JPH05102245A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05102245A JPH05102245A JP3292083A JP29208391A JPH05102245A JP H05102245 A JPH05102245 A JP H05102245A JP 3292083 A JP3292083 A JP 3292083A JP 29208391 A JP29208391 A JP 29208391A JP H05102245 A JPH05102245 A JP H05102245A
- Authority
- JP
- Japan
- Prior art keywords
- base material
- semiconductor element
- resin
- semiconductor device
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/0092—Treatment of the terminal leads as a separate operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＴＡＢモールドパッケージにおける外部リー
ドの変型をなくした半導体装置およびその製造方法を提
供することを第１の目的とする。さらに、部品供給にお
ける位置決め精度の向上、安定化を図った半導体装置お
よびその製造方法を提供することを第２の目的とする。 【構成】 複数のリード１４が配線されてなる絶縁性の
フィルムキャリア１０に外部との入出力接点を有する半
導体素子を搭載してこの半導体素子の入出力接点とフィ
ルムキャリア１０に配線されているリード１４とを電気
的に接続し、上記半導体素子とフィルムキャリア１０と
を上記リード１４の端部を露出させて樹脂で封止した半
導体装置を構成し、上記リード１４の外部に露出した部
分を上記封止した樹脂の表面に沿って固定配置した。さ
らに、フィルムキャリア１０は複数のリード１４が配線
されかつ半導体素子を搭載するための領域枠を所定間隔
毎に連続して複数備えた構成とした。
ドの変型をなくした半導体装置およびその製造方法を提
供することを第１の目的とする。さらに、部品供給にお
ける位置決め精度の向上、安定化を図った半導体装置お
よびその製造方法を提供することを第２の目的とする。 【構成】 複数のリード１４が配線されてなる絶縁性の
フィルムキャリア１０に外部との入出力接点を有する半
導体素子を搭載してこの半導体素子の入出力接点とフィ
ルムキャリア１０に配線されているリード１４とを電気
的に接続し、上記半導体素子とフィルムキャリア１０と
を上記リード１４の端部を露出させて樹脂で封止した半
導体装置を構成し、上記リード１４の外部に露出した部
分を上記封止した樹脂の表面に沿って固定配置した。さ
らに、フィルムキャリア１０は複数のリード１４が配線
されかつ半導体素子を搭載するための領域枠を所定間隔
毎に連続して複数備えた構成とした。
Description
【０００１】
【産業上の利用分野】本発明は基板に表面実装するため
の半導体装置およびその製造方法に関する。
の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体素子のパッケージの１つとして、
ＴＡＢ（ＴＡＰＥＡＵＴＯＭＡＴＥＤ ＢＯＮＤＩＮ
Ｇ）テープに半導体素子を実装して樹脂封止するモール
ドＴＡＢがある。従来のモールドＴＡＢにはキャリアテ
ープとして例えば住友３Ｍ社製のものが用いられてい
る。
ＴＡＢ（ＴＡＰＥＡＵＴＯＭＡＴＥＤ ＢＯＮＤＩＮ
Ｇ）テープに半導体素子を実装して樹脂封止するモール
ドＴＡＢがある。従来のモールドＴＡＢにはキャリアテ
ープとして例えば住友３Ｍ社製のものが用いられてい
る。
【０００３】
【発明が解決しようとする課題】ところが、従来、モー
ルドＴＡＢパッケージの外部リードは、ガルウイング
（ＧＵＬＬＷＩＮＧ）状に形成されていることから、機
械的強度が低いため、回路基板上等に実装される際外部
リードが変型しやすく、リードの平坦性の保持が難しい
という問題があった。また、従来の半導体パッケージは
単体状態のものが個別にキャリアに収納された状態で保
管されているため、キャリア内を動き易く、自動実装作
業等において、部品供給位置がバラつき易く、位置決め
精度を出すのが難しいという問題もあった。
ルドＴＡＢパッケージの外部リードは、ガルウイング
（ＧＵＬＬＷＩＮＧ）状に形成されていることから、機
械的強度が低いため、回路基板上等に実装される際外部
リードが変型しやすく、リードの平坦性の保持が難しい
という問題があった。また、従来の半導体パッケージは
単体状態のものが個別にキャリアに収納された状態で保
管されているため、キャリア内を動き易く、自動実装作
業等において、部品供給位置がバラつき易く、位置決め
精度を出すのが難しいという問題もあった。
【０００４】本発明は、上記課題を解決するためになさ
れたもので、ＴＡＢモールドパッケージにおける外部リ
ードの変型をなくした半導体装置およびその製造方法を
提供することを第１の目的とする。さらに本発明は、部
品供給における位置決め精度の向上、安定化を図った半
導体装置およびその製造方法を提供することを第２の目
的とする。
れたもので、ＴＡＢモールドパッケージにおける外部リ
ードの変型をなくした半導体装置およびその製造方法を
提供することを第１の目的とする。さらに本発明は、部
品供給における位置決め精度の向上、安定化を図った半
導体装置およびその製造方法を提供することを第２の目
的とする。
【０００５】
【課題を解決するための手段】上記課題の第１の目的を
解決するために、本発明の半導体装置は、複数の導線が
配線されてなる絶縁性でしかもしなやかな基材に外部と
の入出力接点を有する半導体素子を搭載してこの半導体
素子の入出力接点と上記基材に配線されている導線とを
電気的に接続し、上記半導体素子と上記基材とを上記導
線の端部を露出させて樹脂で封止した半導体装置におい
て、上記露出した導線を上記封止した樹脂の表面に沿っ
て固定配置して構成した。さらに第２の半導体装置は、
複数の導線が配線されてなる絶縁性でしかもしなやかな
基材に外部との入出力接点を有する半導体素子を搭載し
てこの半導体素子の入出力接点と上記基材に配線されて
いる導線とを電気的に接続し、上記半導体素子と上記基
材とを上記導線の端部を露出させて樹脂で封止した半導
体装置において、上記封止した樹脂の表面に沿って第２
の導線を固定配置し、この第２の導線と上記樹脂から露
出した導線とを電気的に接続して構成した。
解決するために、本発明の半導体装置は、複数の導線が
配線されてなる絶縁性でしかもしなやかな基材に外部と
の入出力接点を有する半導体素子を搭載してこの半導体
素子の入出力接点と上記基材に配線されている導線とを
電気的に接続し、上記半導体素子と上記基材とを上記導
線の端部を露出させて樹脂で封止した半導体装置におい
て、上記露出した導線を上記封止した樹脂の表面に沿っ
て固定配置して構成した。さらに第２の半導体装置は、
複数の導線が配線されてなる絶縁性でしかもしなやかな
基材に外部との入出力接点を有する半導体素子を搭載し
てこの半導体素子の入出力接点と上記基材に配線されて
いる導線とを電気的に接続し、上記半導体素子と上記基
材とを上記導線の端部を露出させて樹脂で封止した半導
体装置において、上記封止した樹脂の表面に沿って第２
の導線を固定配置し、この第２の導線と上記樹脂から露
出した導線とを電気的に接続して構成した。
【０００６】また、本発明の半導体装置の製造方法は、
複数の導線が配線されてなる絶縁性でしかもしなやかな
基材に外部との入出力接点を有する半導体素子を搭載し
てこの半導体素子の入出力接点と上記基材に配線されて
いる導線とを電気的に接続する工程と、この接続工程の
後上記半導体素子と上記基材とを上記導線の端部を露出
させて樹脂で封止する工程と、この封止工程の後上記露
出した導線を上記封止した樹脂の表面に沿って固定配置
する工程とを備えている。また、第２の製造方法は、複
数の導線が配線されてなる絶縁性でしかもしなやかな基
材に外部との入出力接点を有する半導体素子を搭載して
この半導体素子の入出力接点と上記基材に配線されてい
る導線とを電気的に接続する工程と、この接続工程の後
上記半導体素子と上記基材とを上記導線の端部を露出さ
せて樹脂で封止する工程と、この封止工程の後上記封止
した樹脂から露出した導線と電気的に接続した第２の導
線を上記樹脂の表面に沿って固定配置する工程とを備え
ている。
複数の導線が配線されてなる絶縁性でしかもしなやかな
基材に外部との入出力接点を有する半導体素子を搭載し
てこの半導体素子の入出力接点と上記基材に配線されて
いる導線とを電気的に接続する工程と、この接続工程の
後上記半導体素子と上記基材とを上記導線の端部を露出
させて樹脂で封止する工程と、この封止工程の後上記露
出した導線を上記封止した樹脂の表面に沿って固定配置
する工程とを備えている。また、第２の製造方法は、複
数の導線が配線されてなる絶縁性でしかもしなやかな基
材に外部との入出力接点を有する半導体素子を搭載して
この半導体素子の入出力接点と上記基材に配線されてい
る導線とを電気的に接続する工程と、この接続工程の後
上記半導体素子と上記基材とを上記導線の端部を露出さ
せて樹脂で封止する工程と、この封止工程の後上記封止
した樹脂から露出した導線と電気的に接続した第２の導
線を上記樹脂の表面に沿って固定配置する工程とを備え
ている。
【０００７】さらに、本発明は第２の目的を達成するた
めに、半導体装置の基材は複数の導線が配線されかつ半
導体素子を搭載するための領域枠を所定間隔毎に連続し
て複数備えた構成とした。
めに、半導体装置の基材は複数の導線が配線されかつ半
導体素子を搭載するための領域枠を所定間隔毎に連続し
て複数備えた構成とした。
【０００８】
【作用】本発明は、上記構成により半導体装置の導線は
半導体素子を封止した樹脂の表面に固定配置することに
より、導線は樹脂の表面に密着する。このため、導線の
変型を防止することができるほか、この半導体装置の実
装面積の減少が可能となる。さらに、この半導体装置の
基材は半導体素子を搭載するための枠を所定間隔毎に連
続して複数備えているので、半導体装置を基材に載置し
たままで供給することが可能となる。このため、半導体
装置の収納位置がずれないため、自動実装作業等におけ
る半導体装置の位置決め精度を上げることができ、実装
の自動化対応が容易になる。
半導体素子を封止した樹脂の表面に固定配置することに
より、導線は樹脂の表面に密着する。このため、導線の
変型を防止することができるほか、この半導体装置の実
装面積の減少が可能となる。さらに、この半導体装置の
基材は半導体素子を搭載するための枠を所定間隔毎に連
続して複数備えているので、半導体装置を基材に載置し
たままで供給することが可能となる。このため、半導体
装置の収納位置がずれないため、自動実装作業等におけ
る半導体装置の位置決め精度を上げることができ、実装
の自動化対応が容易になる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は、半導体装置において、リード（導
線）をパッケージ（半導体装置）の側面および底面に密
着させた状態を示す斜視図である。図１において、半導
体装置（パッケージ）３２はポリイミド等で作られたフ
レキシブルな基材であるフィルムキャリア１０上に図示
しない半導体素子が実装され、その上をエポキシ樹脂で
封止することにより、樹脂部１２を構成している。さら
にリード（導線）１４は上記樹脂部１２の周囲に沿って
下方に折り曲げられ、図１のパッケージ３２の裏面でそ
の端部を樹脂部１２と接続されている。リード１４は、
図２に示されるようにそのリード１４の他端が形成され
ているフィルムキャリア１０のポリイミド部１６と共に
本体のフィルムキャリア１０から分離され、図３に示さ
れるように樹脂部１２の側面及び底面にかけて周知のエ
ポキシ系あるいはポリイミド系の接着剤１８等の接着手
段で密着成形される。
説明する。図１は、半導体装置において、リード（導
線）をパッケージ（半導体装置）の側面および底面に密
着させた状態を示す斜視図である。図１において、半導
体装置（パッケージ）３２はポリイミド等で作られたフ
レキシブルな基材であるフィルムキャリア１０上に図示
しない半導体素子が実装され、その上をエポキシ樹脂で
封止することにより、樹脂部１２を構成している。さら
にリード（導線）１４は上記樹脂部１２の周囲に沿って
下方に折り曲げられ、図１のパッケージ３２の裏面でそ
の端部を樹脂部１２と接続されている。リード１４は、
図２に示されるようにそのリード１４の他端が形成され
ているフィルムキャリア１０のポリイミド部１６と共に
本体のフィルムキャリア１０から分離され、図３に示さ
れるように樹脂部１２の側面及び底面にかけて周知のエ
ポキシ系あるいはポリイミド系の接着剤１８等の接着手
段で密着成形される。
【００１０】リード１４が成形された半導体パッケージ
３２は図４、図５に示されるようにフィルムキャリア１
０に四角をこのフィルムキャリア１０と同一材質のポリ
イミド等で形成された舌片３４により接続された状態で
完成され、フィルムキャリア１０には半導体パッケージ
３２を搭載した領域枠１１を所定間隔毎に連続して複数
個備えたフィルムキャリアテープの状態で市場に供給さ
れる。舌片３４の切断はこの半導体パッケージ３２をプ
リント基板等に実装する際に行われる。
３２は図４、図５に示されるようにフィルムキャリア１
０に四角をこのフィルムキャリア１０と同一材質のポリ
イミド等で形成された舌片３４により接続された状態で
完成され、フィルムキャリア１０には半導体パッケージ
３２を搭載した領域枠１１を所定間隔毎に連続して複数
個備えたフィルムキャリアテープの状態で市場に供給さ
れる。舌片３４の切断はこの半導体パッケージ３２をプ
リント基板等に実装する際に行われる。
【００１１】一方、図６は、メッキ法によりパッケージ
の側面及び底面に配線部を設ける半導体装置の製造方
法、及び半導体パッケージの形状を示す側面断面図であ
る。以下本実施例を工程順に説明する。まず、図６
（Ａ）に示すようなポリイミド等のフレキシブル基板
（フィルムキャリア）１０上に所定パターンのリード１
４を配したＴＡＢテープ２０に、図６（Ｂ）に示すよう
にリード１４が配されていない方の側から熱可塑性樹脂
をモールドすることによりベース２２を形成する。ＴＡ
Ｂテープ２０上のリード１４は複数本所定のパターンに
形成されている。次にこのベース２２の表面、即ち側面
および底面の一部にかけて、連続する第２のリード（第
２の導線）２４をメッキ法により形成する（図６
（Ｃ））。この第２のリード２４の材料としては、Ｃ
ｕ，Ａｕあるいはそれらを主成分とする導電性材料を使
用する。また、第２のリード２４とフィルムキャリア１
０上のリード１４とはバンプ２８等の所定の接続手段に
より電気的接続される。次に図６（Ｄ）に示すようにＴ
ＡＢテープ２０のリード１４側の所定位置にＩＣチップ
（半導体素子）２６を搭載し、このＩＣチップ２６の所
定の入出力端子とリード１４の所定のリードとを電気的
に接続する。このＩＣチップ２６の上からＩＣチップ２
６を保護するためのエポキシ樹脂３０をモールドして樹
脂封止し（図６（Ｅ））、その後リード１４の余剰部分
を切断する（図６（Ｆ））ことにより、半導体パッケー
ジ３２を形成する。尚、この半導体パッケージ３２も図
４、図５に示す実施例と同様に図６（Ｅ）までの状態で
フィルムキャリア１０上に半導体パッケージ３２を搭載
した領域枠１１を所定間隔毎に連続して複数個備えたフ
ィルムキャリアテープの状態で完成し、市場に供給する
ことができる。そして、リード１４の余剰部分の切断は
この半導体パッケージ３２をプリント基板に実装する際
に行うことができる。
の側面及び底面に配線部を設ける半導体装置の製造方
法、及び半導体パッケージの形状を示す側面断面図であ
る。以下本実施例を工程順に説明する。まず、図６
（Ａ）に示すようなポリイミド等のフレキシブル基板
（フィルムキャリア）１０上に所定パターンのリード１
４を配したＴＡＢテープ２０に、図６（Ｂ）に示すよう
にリード１４が配されていない方の側から熱可塑性樹脂
をモールドすることによりベース２２を形成する。ＴＡ
Ｂテープ２０上のリード１４は複数本所定のパターンに
形成されている。次にこのベース２２の表面、即ち側面
および底面の一部にかけて、連続する第２のリード（第
２の導線）２４をメッキ法により形成する（図６
（Ｃ））。この第２のリード２４の材料としては、Ｃ
ｕ，Ａｕあるいはそれらを主成分とする導電性材料を使
用する。また、第２のリード２４とフィルムキャリア１
０上のリード１４とはバンプ２８等の所定の接続手段に
より電気的接続される。次に図６（Ｄ）に示すようにＴ
ＡＢテープ２０のリード１４側の所定位置にＩＣチップ
（半導体素子）２６を搭載し、このＩＣチップ２６の所
定の入出力端子とリード１４の所定のリードとを電気的
に接続する。このＩＣチップ２６の上からＩＣチップ２
６を保護するためのエポキシ樹脂３０をモールドして樹
脂封止し（図６（Ｅ））、その後リード１４の余剰部分
を切断する（図６（Ｆ））ことにより、半導体パッケー
ジ３２を形成する。尚、この半導体パッケージ３２も図
４、図５に示す実施例と同様に図６（Ｅ）までの状態で
フィルムキャリア１０上に半導体パッケージ３２を搭載
した領域枠１１を所定間隔毎に連続して複数個備えたフ
ィルムキャリアテープの状態で完成し、市場に供給する
ことができる。そして、リード１４の余剰部分の切断は
この半導体パッケージ３２をプリント基板に実装する際
に行うことができる。
【００１２】
【発明の効果】以上説明したように本発明によれば、半
導体装置の導線が半導体素子を封止した樹脂の表面に密
着するため、導線の変型を防止することができる。ま
た、第２の発明によれば、この半導体装置の基材は半導
体素子を搭載するための枠を所定間隔毎に連続して複数
備えているので、半導体装置を基材に載置したままで供
給することが可能となるので、半導体装置の収納位置が
ずれなくなるため、自動実装作業等における半導体装置
の位置決め精度を上げることができ、実装の自動化対応
が容易になる。
導体装置の導線が半導体素子を封止した樹脂の表面に密
着するため、導線の変型を防止することができる。ま
た、第２の発明によれば、この半導体装置の基材は半導
体素子を搭載するための枠を所定間隔毎に連続して複数
備えているので、半導体装置を基材に載置したままで供
給することが可能となるので、半導体装置の収納位置が
ずれなくなるため、自動実装作業等における半導体装置
の位置決め精度を上げることができ、実装の自動化対応
が容易になる。
【図１】本発明の一実施例を示す装置の斜視図である。
【図２】同例装置の樹脂封止後の樹脂部と導線との関係
を示す斜視図である。
を示す斜視図である。
【図３】同例装置の一部切り欠き断面図である。
【図４】同例装置の形成品が基材に整列している状態を
示す斜視図である。
示す斜視図である。
【図５】図４の一部の拡大斜視図である。
【図６】本発明の他の実施例を示す断面図である。
【符号の説明】 １０ 基材 １１ 領域枠 １２ 樹脂 １４ 導線 ２４ 第２の導線 ２６ 半導体素子
Claims (6)
- 【請求項１】 複数の導線が配線されてなる絶縁性でし
かもしなやかな基材に外部との入出力接点を有する半導
体素子を搭載してこの半導体素子の入出力接点と上記基
材に配線されている導線とを電気的に接続し、上記半導
体素子と上記基材とを上記導線の端部を露出させて樹脂
で封止した半導体装置において、上記露出した導線を上
記封止した樹脂の表面に沿って固定配置したことを特徴
とする半導体装置。 - 【請求項２】 基材には複数の導線が配線されかつ半導
体素子を搭載するための領域枠を所定間隔毎に連続して
複数備えていることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 複数の導線が配線されてなる絶縁性でし
かもしなやかな基材に外部との入出力接点を有する半導
体素子を搭載してこの半導体素子の入出力接点と上記基
材に配線されている導線とを電気的に接続する工程と、
この接続工程の後上記半導体素子と上記基材とを上記導
線の端部を露出させて樹脂で封止する工程と、この封止
工程の後上記露出した導線を上記封止した樹脂の表面に
沿って固定配置する工程とを備えたことを特徴とする半
導体装置の製造方法。 - 【請求項４】 複数の導線が配線されてなる絶縁性でし
かもしなやかな基材に外部との入出力接点を有する半導
体素子を搭載してこの半導体素子の入出力接点と上記基
材に配線されている導線とを電気的に接続し、上記半導
体素子と上記基材とを上記導線の端部を露出させて樹脂
で封止した半導体装置において、上記封止した樹脂の表
面に沿って第２の導線を固定配置し、この第２の導線と
上記樹脂から露出した導線とを電気的に接続したことを
特徴とする半導体装置。 - 【請求項５】 基材には複数の導線が配線されかつ半導
体素子を搭載するための領域枠を所定間隔毎に連続して
複数備えていることを特徴とする請求項４記載の半導体
装置。 - 【請求項６】 複数の導線が配線されてなる絶縁性でし
かもしなやかな基材に外部との入出力接点を有する半導
体素子を搭載してこの半導体素子の入出力接点と上記基
材に配線されている導線とを電気的に接続する工程と、
この接続工程の後上記半導体素子と上記基材とを上記導
線の端部を露出させて樹脂で封止する工程と、この封止
工程の後上記封止した樹脂から露出した導線と電気的に
接続した第２の導線を上記樹脂の表面に沿って固定配置
する工程とを備えたことを特徴とする半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3292083A JPH05102245A (ja) | 1991-10-11 | 1991-10-11 | 半導体装置およびその製造方法 |
| US07/958,622 US5349501A (en) | 1991-10-11 | 1992-10-09 | Electronic device adaptive to mounting on a printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3292083A JPH05102245A (ja) | 1991-10-11 | 1991-10-11 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102245A true JPH05102245A (ja) | 1993-04-23 |
Family
ID=17777328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3292083A Pending JPH05102245A (ja) | 1991-10-11 | 1991-10-11 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5349501A (ja) |
| JP (1) | JPH05102245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019411B2 (en) | 2002-03-27 | 2006-03-28 | Hitachi, Ltd. | Energy recovery apparatus and method of operating energy recovering apparatus |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854534A (en) | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
| US5596171A (en) * | 1993-05-21 | 1997-01-21 | Harris; James M. | Package for a high frequency semiconductor device and methods for fabricating and connecting the same to an external circuit |
| AU5924196A (en) | 1995-05-26 | 1996-12-11 | Rambus Inc. | Chip socket assembly and chip file assembly for semiconducto r chips |
| US20020055285A1 (en) * | 1999-12-20 | 2002-05-09 | Rambus, Inc. | Chip socket assembly and chip file assembly for semiconductor chips |
| JP3332308B2 (ja) * | 1995-11-07 | 2002-10-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP3499392B2 (ja) * | 1997-02-12 | 2004-02-23 | 沖電気工業株式会社 | 半導体装置 |
| JP3842444B2 (ja) | 1998-07-24 | 2006-11-08 | 富士通株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854499A (ja) * | 1981-09-25 | 1983-03-31 | 三菱電機株式会社 | 回転体の諸量検出装置 |
| US4873615A (en) * | 1986-10-09 | 1989-10-10 | Amp Incorporated | Semiconductor chip carrier system |
| US5191404A (en) * | 1989-12-20 | 1993-03-02 | Digital Equipment Corporation | High density memory array packaging |
| US5065281A (en) * | 1990-02-12 | 1991-11-12 | Rogers Corporation | Molded integrated circuit package incorporating heat sink |
| JP2515035B2 (ja) * | 1990-04-25 | 1996-07-10 | 株式会社東芝 | 半導体装置のリ―ドフォ―ミング方法 |
| JP2823328B2 (ja) * | 1990-06-27 | 1998-11-11 | アピックヤマダ株式会社 | 樹脂封止半導体装置の外部リード成形方法および外部リード成形装置 |
-
1991
- 1991-10-11 JP JP3292083A patent/JPH05102245A/ja active Pending
-
1992
- 1992-10-09 US US07/958,622 patent/US5349501A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019411B2 (en) | 2002-03-27 | 2006-03-28 | Hitachi, Ltd. | Energy recovery apparatus and method of operating energy recovering apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5349501A (en) | 1994-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5053357A (en) | Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon | |
| US5018005A (en) | Thin, molded, surface mount electronic device | |
| US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
| USRE43443E1 (en) | Leadframe semiconductor integrated circuit device using the same, and method of and process for fabricating the two | |
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| US5557150A (en) | Overmolded semiconductor package | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US20020089053A1 (en) | Package having array of metal pegs linked by printed circuit lines | |
| JPH0828396B2 (ja) | 半導体装置 | |
| KR0177395B1 (ko) | 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법 | |
| KR100282003B1 (ko) | 칩 스케일 패키지 | |
| JPH09252014A (ja) | 半導体素子の製造方法 | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| JPH05102245A (ja) | 半導体装置およびその製造方法 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| KR100614431B1 (ko) | 개선된 수율의 반도체 패키지 디바이스를 제조하기 위한 구조 및 방법 | |
| US7960209B2 (en) | Semiconductor device assembly process | |
| KR0179802B1 (ko) | 반도체 패키지 | |
| JPH0677398A (ja) | オーバモールド形半導体装置及びその製造方法 | |
| US6181003B1 (en) | Semiconductor device packaged in plastic package | |
| JP2933105B2 (ja) | 半導体装置 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP2596606B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH04139737A (ja) | 半導体チップの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980917 |