JPH0492461A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0492461A JPH0492461A JP21116090A JP21116090A JPH0492461A JP H0492461 A JPH0492461 A JP H0492461A JP 21116090 A JP21116090 A JP 21116090A JP 21116090 A JP21116090 A JP 21116090A JP H0492461 A JPH0492461 A JP H0492461A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor chip
- coating
- heat dissipation
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 230000017525 heat dissipation Effects 0.000 claims description 27
- 239000011248 coating agent Substances 0.000 abstract description 25
- 238000000576 coating method Methods 0.000 abstract description 25
- 230000005855 radiation Effects 0.000 abstract description 20
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 description 6
- 230000006355 external stress Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
この発明は混成集積回路に関し、特にその半導体チップ
が取り付けられる放熱ブロックの改良に関するものであ
る。
が取り付けられる放熱ブロックの改良に関するものであ
る。
第３図は従来の混成集積回路の放熱ブロック上に半導体
チップを組み立てた部分の斜視図であり、第４図は第３
図中Ｂ−Ｂ ’線でのキャップを含んだ断面図を示し、
図において、１はその上面に回路パターンを、下面に接
地パターンを有し、混成集積回路の構成のもととなる基
板、２は基板１の上面の回路パターン、３は基板１の下
面の接地パターン、４は上記回路パターン２上に取付け
られた放熱ブロック、５は放熱ブロック上４に取付けら
れた半導体チップ、６は半導体チップ５と回路パターン
２とを電気的に接続するボンディングワイヤ、７は半導
体チップ５とボンディングワイヤ６を保護するコーティ
ング、８は基板１の回路パターン側の全体を保護するキ
ャップ、９は前記接地パターン３に取付けられた放熱フ
ィンである。
チップを組み立てた部分の斜視図であり、第４図は第３
図中Ｂ−Ｂ ’線でのキャップを含んだ断面図を示し、
図において、１はその上面に回路パターンを、下面に接
地パターンを有し、混成集積回路の構成のもととなる基
板、２は基板１の上面の回路パターン、３は基板１の下
面の接地パターン、４は上記回路パターン２上に取付け
られた放熱ブロック、５は放熱ブロック上４に取付けら
れた半導体チップ、６は半導体チップ５と回路パターン
２とを電気的に接続するボンディングワイヤ、７は半導
体チップ５とボンディングワイヤ６を保護するコーティ
ング、８は基板１の回路パターン側の全体を保護するキ
ャップ、９は前記接地パターン３に取付けられた放熱フ
ィンである。
次に動作について説明する。半導体チップ５はボンディ
ングワイヤ６により回路パターン２と接続され動作する
。このとき発生する熱は、放熱ブロック４により、熱伝
導の断面積を拡大され、基板１及び放熱フィン９を通じ
放熱されるため、低熱抵抗を得ている。
ングワイヤ６により回路パターン２と接続され動作する
。このとき発生する熱は、放熱ブロック４により、熱伝
導の断面積を拡大され、基板１及び放熱フィン９を通じ
放熱されるため、低熱抵抗を得ている。
なおコーティング７は半導体チップ５及びボンディング
ワイヤ６を保護し、デバイスの精度を維持するためのも
のであり、キャップ８は回路パターン２及び該回路パタ
ーン２上に取り付けられる半導体チップ５及びその他の
電子部品を外的衝撃等から保護する役割を果たす。
ワイヤ６を保護し、デバイスの精度を維持するためのも
のであり、キャップ８は回路パターン２及び該回路パタ
ーン２上に取り付けられる半導体チップ５及びその他の
電子部品を外的衝撃等から保護する役割を果たす。
従来の混成集積回路は以上のように構成されているので
、コーティング７とキャップ８の内面との間隔が小さい
場合、キャップ８へ外力が加わるとキャップ８が歪み、
コーティング７へ接触し、その力がボンディングワイヤ
６へ加わり、ボンディングワイヤ６が切れる恐れがあり
、これを防ぐためキャンプ８０強度を上げたり、コーテ
ィング７とキャップ８の内面との間隔を大きく取るとい
う方法がとられており、装置の小型化が困難であった。
、コーティング７とキャップ８の内面との間隔が小さい
場合、キャップ８へ外力が加わるとキャップ８が歪み、
コーティング７へ接触し、その力がボンディングワイヤ
６へ加わり、ボンディングワイヤ６が切れる恐れがあり
、これを防ぐためキャンプ８０強度を上げたり、コーテ
ィング７とキャップ８の内面との間隔を大きく取るとい
う方法がとられており、装置の小型化が困難であった。
またコーティング７が横に広がるため、回路パターン２
上に抵抗やコンデンサ等の他の電子部品を取り付ける場
合にコーティング７に接触すると、その接触力がもとで
上記の場合と同様にボンディングワイヤ６切れが起こる
恐れがあり、それゆえ基板１の回路パターン２側でコー
ティング７の回りに十分な広さを取る必要があり、前記
と同様小型化の妨げとなっていた。
上に抵抗やコンデンサ等の他の電子部品を取り付ける場
合にコーティング７に接触すると、その接触力がもとで
上記の場合と同様にボンディングワイヤ６切れが起こる
恐れがあり、それゆえ基板１の回路パターン２側でコー
ティング７の回りに十分な広さを取る必要があり、前記
と同様小型化の妨げとなっていた。
この発明は上記のような問題点を解消するためになされ
たもので、コーティングとキャップの内面との間隔が大
きくならず、またキャップの強度を上げることなく、キ
ャップの外力による歪みによってボンディングワイヤが
切れる可能性を小さくし、かつ、コーティング部分の回
りに他の電子部品との接触防止のための場所を設ける必
要のない混成集積回路を得ることを目的とする。
たもので、コーティングとキャップの内面との間隔が大
きくならず、またキャップの強度を上げることなく、キ
ャップの外力による歪みによってボンディングワイヤが
切れる可能性を小さくし、かつ、コーティング部分の回
りに他の電子部品との接触防止のための場所を設ける必
要のない混成集積回路を得ることを目的とする。
この発明に係る混成集積回路は、半導体チップを搭載し
た放熱ブロックの一部を、半導体チップ取付は面からキ
ャップの内側のまで延長したものである。
た放熱ブロックの一部を、半導体チップ取付は面からキ
ャップの内側のまで延長したものである。
この発明においては、半導体チップを搭載した放熱ブロ
ックの一部を、半導体チップ取付は面からキャップの内
側まで延長したので、キャップからの外力は、放熱ブロ
ックに伝わるようになりコーティング部へ直接力が伝わ
らず、ボンディングワイヤが切れることがなく、その結
果、キャップの強度をあげたり、キャップとコーティン
グ部との間隔を太き（とる必要がなくなる。
ックの一部を、半導体チップ取付は面からキャップの内
側まで延長したので、キャップからの外力は、放熱ブロ
ックに伝わるようになりコーティング部へ直接力が伝わ
らず、ボンディングワイヤが切れることがなく、その結
果、キャップの強度をあげたり、キャップとコーティン
グ部との間隔を太き（とる必要がなくなる。
また放熱ブロックの一部が高くなっているため、高くな
っている方向へはコーティングが広がらず、放熱ブロッ
クの近くに電子部品を設けることができる。
っている方向へはコーティングが広がらず、放熱ブロッ
クの近くに電子部品を設けることができる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による混成集積回路の放熱ブ
ロック上に半導体チップを組み立てた部分の斜視図であ
り、第２図は第１図中Ａ−Ａ ′線でのキャップを含め
た断面図であり、第３図及び第４図と同一符号は同一ま
たは相当部分を示し、１０は放熱ブロックで、その両端
部に鉛直方向に高くした部分１０ａ（延長部）を設け、
断面コ字状としたものである。電気的動作及び放熱につ
いては従来例と同様であるのでここではその説明を省略
し、上記放熱ブロック１０の延長部１０ａの作用効果に
ついて説明する。
ロック上に半導体チップを組み立てた部分の斜視図であ
り、第２図は第１図中Ａ−Ａ ′線でのキャップを含め
た断面図であり、第３図及び第４図と同一符号は同一ま
たは相当部分を示し、１０は放熱ブロックで、その両端
部に鉛直方向に高くした部分１０ａ（延長部）を設け、
断面コ字状としたものである。電気的動作及び放熱につ
いては従来例と同様であるのでここではその説明を省略
し、上記放熱ブロック１０の延長部１０ａの作用効果に
ついて説明する。
キャップ８より外力が加わり、キャップ８が基板ｌ側に
歪んでも、放熱ブロック１０の延長部１０ａがあるため
、その力は放熱ブロック１０に伝わり、ここで受は止め
られ、コーティング７ひいてはボンディングワイヤ６へ
のストレスが非常に小さくなり、ボンディングワイヤ６
の切れる心配が小さくなる。また放熱ブロックの延長部
１０ａの方向にはコーティング７が広がらず放熱ブロッ
ク１０の近くに電子部品を配置することが可能となる。
歪んでも、放熱ブロック１０の延長部１０ａがあるため
、その力は放熱ブロック１０に伝わり、ここで受は止め
られ、コーティング７ひいてはボンディングワイヤ６へ
のストレスが非常に小さくなり、ボンディングワイヤ６
の切れる心配が小さくなる。また放熱ブロックの延長部
１０ａの方向にはコーティング７が広がらず放熱ブロッ
ク１０の近くに電子部品を配置することが可能となる。
このように本実施例によれば、半導体チップ５が搭載さ
れた放熱ブロック１０の両端部を鉛直方向に延長し断面
コ字状としたので、キャップ８が外的応力により歪んだ
場合、外力は放熱ブロック１０の延長部１０ａで受は止
められ、コーティング７やボンディングワイヤ６に直接
作用せず、このためキャップ８とコーティング７との間
に接触防止のための大きな間隔を設ける必要がなく、ま
た上記断面コ字状の放熱ブロック１０の構造により、コ
ーティング７が延長部４ａの方向へ広がらず、該放熱ブ
ロック１０近傍に他の電子部品を設けることができ、混
成集積回路の小型化を図ることができる。
れた放熱ブロック１０の両端部を鉛直方向に延長し断面
コ字状としたので、キャップ８が外的応力により歪んだ
場合、外力は放熱ブロック１０の延長部１０ａで受は止
められ、コーティング７やボンディングワイヤ６に直接
作用せず、このためキャップ８とコーティング７との間
に接触防止のための大きな間隔を設ける必要がなく、ま
た上記断面コ字状の放熱ブロック１０の構造により、コ
ーティング７が延長部４ａの方向へ広がらず、該放熱ブ
ロック１０近傍に他の電子部品を設けることができ、混
成集積回路の小型化を図ることができる。
なお、上記実施例では放熱ブロック１０をコ字形とした
ものを用いて説明したが、放熱ブロックを回路基板の端
部に設置する場合はコーティングの広がりは基板中央方
向のみを考慮すればよく、この場合、放熱ブロックをＬ
字形とすることで、上記実施例と同様の効果を奏するこ
とができる。
ものを用いて説明したが、放熱ブロックを回路基板の端
部に設置する場合はコーティングの広がりは基板中央方
向のみを考慮すればよく、この場合、放熱ブロックをＬ
字形とすることで、上記実施例と同様の効果を奏するこ
とができる。
また、放熱ブロック１０の延長部の構造としては上記実
施例以外に、例えば第５図（ａ）に示すように、半導体
チップ搭載面の幅よりも広い幅を有する延長部１０ｂと
したものや、同図（ｂ）に示すよに半導体チップ搭載面
の幅よりも狭い幅を有する延長部１０ｃとしたものを用
いてもよく上記と同様の効果が得られる。
施例以外に、例えば第５図（ａ）に示すように、半導体
チップ搭載面の幅よりも広い幅を有する延長部１０ｂと
したものや、同図（ｂ）に示すよに半導体チップ搭載面
の幅よりも狭い幅を有する延長部１０ｃとしたものを用
いてもよく上記と同様の効果が得られる。
以上のように、この発明に係る混成集積回路装置によれ
ば、半導体チップが搭載される放熱ブロックの一部を半
導体チップ取付は面からキャップの内側まで延長したの
で、外的応力が直接コーティングやボンディングワイヤ
に加わることがなく、その結果ボンディングワイヤ切れ
の心配がなく、またコーティングとキャップとの間に接
触防止用の大きな間隔を設ける必要がなく、さらにコー
ティングが放熱ブロック周囲に広がらず、放熱ブロック
近傍に他の電子部品を配置することができ、ひいては装
置の小型化を図ることができるという効果がある。
ば、半導体チップが搭載される放熱ブロックの一部を半
導体チップ取付は面からキャップの内側まで延長したの
で、外的応力が直接コーティングやボンディングワイヤ
に加わることがなく、その結果ボンディングワイヤ切れ
の心配がなく、またコーティングとキャップとの間に接
触防止用の大きな間隔を設ける必要がなく、さらにコー
ティングが放熱ブロック周囲に広がらず、放熱ブロック
近傍に他の電子部品を配置することができ、ひいては装
置の小型化を図ることができるという効果がある。
第１図は本発明の一実施例による混成集積回路の放熱ブ
ロック上に半導体チップを組み立てた部分の斜視図、第
２図は第１図中Ａ−Ａ ”線でのキャンプを含めた断面
図、第３図は従来例の混成集積回路の放熱ブロックに半
導体チップを組み立てた部分の斜視図、第４図は第３図
中Ｂ−Ｂ ’線でのキャップを含めた断面図、第５図は
本発明の他の実施例による混成集積回路の放熱ブロック
を示す図である。 １は基板、２は回路パターン、３は接地パターン、５は
半導体チップ、６はボンディングワイヤ、７はコーティ
ング、８はキャップ、９は放熱フィン、１０は放熱ブロ
ック、１０ａ、１０ｂは放熱ブロック１０の高くなった
部分（延長部）である。 なお図中同一符号は同−又は相当部分を示す。 第１図 ７１〃 ２ 、’ Ｑ！２；、’／’９−ン １０ ： ４７ｒ フｏ、、、：） ５ ニー１−＃Ｊメノー−７゛ ６ 友ンフ７ユ、２′、７．）／；・
ロック上に半導体チップを組み立てた部分の斜視図、第
２図は第１図中Ａ−Ａ ”線でのキャンプを含めた断面
図、第３図は従来例の混成集積回路の放熱ブロックに半
導体チップを組み立てた部分の斜視図、第４図は第３図
中Ｂ−Ｂ ’線でのキャップを含めた断面図、第５図は
本発明の他の実施例による混成集積回路の放熱ブロック
を示す図である。 １は基板、２は回路パターン、３は接地パターン、５は
半導体チップ、６はボンディングワイヤ、７はコーティ
ング、８はキャップ、９は放熱フィン、１０は放熱ブロ
ック、１０ａ、１０ｂは放熱ブロック１０の高くなった
部分（延長部）である。 なお図中同一符号は同−又は相当部分を示す。 第１図 ７１〃 ２ 、’ Ｑ！２；、’／’９−ン １０ ： ４７ｒ フｏ、、、：） ５ ニー１−＃Ｊメノー−７゛ ６ 友ンフ７ユ、２′、７．）／；・
Claims (1)
- （１）その上面に回路パターンを、裏面に接地パターン
を有する基板と、 上記回路パターン上に取付けられた放熱ブロックと、 該放熱ブロック上に取付けられた半導体チップと、 上記基板の回路パターン側をカバーするキャップとを備
えた混成集積回路において、 上記放熱ブロックの一部を、半導体チップ取付け面から
キャップの内側まで延長したことを特徴とする混成集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21116090A JPH0492461A (ja) | 1990-08-07 | 1990-08-07 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21116090A JPH0492461A (ja) | 1990-08-07 | 1990-08-07 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0492461A true JPH0492461A (ja) | 1992-03-25 |
Family
ID=16601392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21116090A Pending JPH0492461A (ja) | 1990-08-07 | 1990-08-07 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0492461A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630175A1 (de) * | 1993-06-14 | 1994-12-21 | Blaupunkt-Werke GmbH | Kühlvorrichtung für eine elektrische Baugruppe |
| US5574314A (en) * | 1994-07-28 | 1996-11-12 | Mitsubishi Denki Kabushiki Kaisha | Packaged semiconductor device including shielded inner walls |
-
1990
- 1990-08-07 JP JP21116090A patent/JPH0492461A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630175A1 (de) * | 1993-06-14 | 1994-12-21 | Blaupunkt-Werke GmbH | Kühlvorrichtung für eine elektrische Baugruppe |
| US5574314A (en) * | 1994-07-28 | 1996-11-12 | Mitsubishi Denki Kabushiki Kaisha | Packaged semiconductor device including shielded inner walls |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154371A (en) | Printed circuit board assembly and method | |
| JPH09260537A (ja) | フリップチップセラミック基板 | |
| KR100612165B1 (ko) | 전원 회로 장치 | |
| JP2000058741A (ja) | ハイブリッドモジュール | |
| JPH0492461A (ja) | 混成集積回路 | |
| JP3876770B2 (ja) | 配線構造 | |
| JP2828385B2 (ja) | Ｉｃパッケージの構造 | |
| JP4073682B2 (ja) | シールドキャップ付電子部品 | |
| JP2538636B2 (ja) | 半導体装置 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JP2554040Y2 (ja) | 電子部品取付構造 | |
| JPH1197820A (ja) | 電磁シールド用導体パターンが形成された回路基板 | |
| JP3206545B2 (ja) | 積層可能な半導体装置およびモジュール | |
| JPH0697686A (ja) | 混成集積回路装置 | |
| JPS5956788A (ja) | 電気回路部品 | |
| JP2730388B2 (ja) | 混成集積回路装置 | |
| JP2793553B2 (ja) | 半導体装置用パッケージ | |
| JPH03179796A (ja) | ハイブリッド集積回路 | |
| JPS626697Y2 (ja) | ||
| JP2666792B2 (ja) | 電子部品の実装構造 | |
| JPH0536853A (ja) | 混成集積回路装置 | |
| JPH0727635Y2 (ja) | 高周波混成集積回路 | |
| JPS62252954A (ja) | 半導体装置 | |
| JP2798334B2 (ja) | 半導体装置 | |
| JPS61222138A (ja) | 混成集積回路 |