[go: up one dir, main page]

JPH0490620A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0490620A
JPH0490620A JP2207747A JP20774790A JPH0490620A JP H0490620 A JPH0490620 A JP H0490620A JP 2207747 A JP2207747 A JP 2207747A JP 20774790 A JP20774790 A JP 20774790A JP H0490620 A JPH0490620 A JP H0490620A
Authority
JP
Japan
Prior art keywords
transistor
semiconductor device
external output
output terminal
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2207747A
Other languages
Japanese (ja)
Inventor
Hiroaki Nasu
弘明 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2207747A priority Critical patent/JPH0490620A/en
Publication of JPH0490620A publication Critical patent/JPH0490620A/en
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体装置内の情報を
外部に出方する出方ドライバーの構成に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and more particularly to the configuration of an output driver that outputs information in a semiconductor device to the outside.

〔従来の技術〕[Conventional technology]

第3図は従来装置の出力ドライバーを示すものであり、
第一の電源線であるVDD’に接続されル第一の駆動回
路Pチャンネルトランジスタ1゜と、第二の電源線であ
るGND’に接続される第二の駆動回路Nチャンネルト
ランジスタ2oとによる0MO5構成のインバータを構
成している。
Figure 3 shows the output driver of the conventional device.
0MO5 consisting of a first drive circuit P-channel transistor 1° connected to the first power supply line VDD' and a second drive circuit N-channel transistor 2o connected to the second power supply line GND'. configuring the inverter of the configuration.

ホットエレクトロンによる特性劣化の対策としてPチャ
ンネルトランジスタ1o及びNチャンネルトランジスタ
20には長めのチャンネル長(一般に5μm以上)が−
数的に用いられている。
As a countermeasure against characteristic deterioration due to hot electrons, the P-channel transistor 1o and the N-channel transistor 20 have a long channel length (generally 5 μm or more).
used numerically.

一般に半導体装置を封止するバクケ°−ジまで含めた等
価回路を考えると第4図のようになる。
Generally speaking, an equivalent circuit including a back cage for sealing a semiconductor device is as shown in FIG.

RVD 、LVDはそれぞれVDD端子のリードの寄生
抵抗と寄生インダクタンスである。RVS 。
RVD and LVD are the parasitic resistance and parasitic inductance of the lead of the VDD terminal, respectively. RVS.

LVSはそれぞれVSS端子のリードの寄生抵抗と寄生
インダクタンスである。Rr、Lrはり。
LVS are the parasitic resistance and parasitic inductance of the leads of the VSS terminal, respectively. Rr, Lr beams.

UT端子の寄生抵抗と寄生インダクタンスである。寄生
インダクタンスは通常20〜30nHという値になる。
These are the parasitic resistance and parasitic inductance of the UT terminal. The parasitic inductance typically has a value of 20 to 30 nH.

キャパシタンスOLは半導体装置の外部出力端子DOU
Tに接続される外部付加容量であり、通常数十pF(ピ
コファラッド)から1oQprの容量が接続される。
The capacitance OL is connected to the external output terminal DOU of the semiconductor device.
This is an external additional capacitor connected to T, and usually a capacitance of several tens of pF (picofarad) to 10Qpr is connected.

信号工GP、工GNは出力ドライバーの入力信号であり
、それぞれ、Pチャンネルトランジスタ1D、Nチャン
ネルトランジスタ20のゲートに接続される。VDD’
  、VS S’はそれぞれ半導体装置内の電源線であ
る。
Signals GP and GN are input signals of the output driver, and are connected to the gates of P-channel transistor 1D and N-channel transistor 20, respectively. VDD'
, VSS' are power supply lines within the semiconductor device.

上記のように構成された従来装置の出力ドライバーの動
作は例えば第5図に示される。−数的KPチャンネルト
ランジスタ10とNチャンネルトランジスタ20との貫
通電流を防ぐため、両トランジスタが同時オンとならな
いよう各ゲート入力には位相差がつけられており、第5
図ではtlでPチャンネルトランジスタ10がオフし始
めた後、t2でNチャンネルトランジスタ2oがオンし
始めゐ。またt5.t4の関係も同様である。
The operation of the output driver of the conventional device configured as described above is shown in FIG. 5, for example. - Numerical In order to prevent a through current between the KP channel transistor 10 and the N channel transistor 20, a phase difference is provided to each gate input so that both transistors are not turned on at the same time.
In the figure, after the P-channel transistor 10 starts to turn off at tl, the N-channel transistor 2o starts to turn on at t2. Also t5. The same holds true for t4.

外部出力端子DOUTはt2以後のNチャンネルトラン
ジスタ20の導通によりHighレベルからLOWに変
化した後、t4以後のPチャンネルトランジスタ10の
導通によりHighレベルがらLowに変化する。
The external output terminal DOUT changes from High level to LOW due to the conduction of the N-channel transistor 20 after t2, and then changes from High level to Low due to the conduction of the P-channel transistor 10 after t4.

また外部出力端子DOUTは寄生抵抗、寄生インダクタ
ンス及び寄生容量の影響でオーバーシ−トあるいはアン
ダーシュートとリンギング等の反射波形が生じている。
Further, the external output terminal DOUT has reflected waveforms such as oversheet or undershoot and ringing due to parasitic resistance, parasitic inductance, and parasitic capacitance.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記のような従来の半導体装置は、以上のように構成さ
れているため、以下のような問題がある半導体装置のア
クセスタイムにマージンを持たせるために一般的に駆動
回路のチャンネル幅を大きクシ、大きな駆動電流を取れ
るようにしているが、一定時間に変化する電流量a I
 / a tが太き(なってしまい、寄生インダクタン
スの為に出力波形にオーバーシュートあるいはアンダー
シュートとリンギング等の反射波形が生じてしまってい
た。特に複数の端子が同時に同じレベルに変化する場合
には非常に大きな反射波形が生じ、外部回路が誤動作を
起こしたり半導体装置自体の電源が振られ半導体装置が
誤動作してしまうという大きな問題があった。
Since the conventional semiconductor devices described above are configured as described above, the channel width of the drive circuit is generally increased to provide a margin in the access time of the semiconductor device, which has the following problems. , it is possible to obtain a large drive current, but the amount of current a I that changes over a certain period of time
/ a t becomes thick (and parasitic inductance causes overshoot or undershoot and reflected waveforms such as ringing to occur in the output waveform.Especially when multiple terminals change to the same level at the same time. This has caused a serious problem in that a very large reflected waveform is generated, causing malfunctions in external circuits, or the power supply of the semiconductor device itself is fluctuated, causing the semiconductor device to malfunction.

体において、前記出力ドライバーが少なくとも、外部出
力端子に直接接続される第一のトランジスタと、外部出
力端子に抵抗を介して接続され前記第一のトランジスタ
と並列に接続される第二のトランジスタと、前記第一及
び第二のトランジスタと第一の電源線との間に直列に接
続される第一の駆動回路と、外部出力端子に直接接続さ
れる第三のトランジスタと、外部出力端子に抵抗を介し
て接続され前記第三のトランジスタと並列に接続される
第四のトランジスタと、前記第三及び第四のトランジス
タと第二の電源線との間に直列に接続される第二の駆動
回路とにより構成されることを特徴とする。
In the body, the output driver includes at least a first transistor connected directly to an external output terminal, and a second transistor connected to the external output terminal via a resistor and connected in parallel with the first transistor; a first drive circuit connected in series between the first and second transistors and a first power supply line; a third transistor connected directly to the external output terminal; and a resistor connected to the external output terminal. a fourth transistor connected in parallel with the third transistor; and a second drive circuit connected in series between the third and fourth transistors and a second power supply line. It is characterized by being composed of.

2) 本発明の半導体装置は、前記第一、第二。2) The semiconductor device of the present invention is the first and second semiconductor device described above.

第三及び第四のトランジスタ選択的に0N10FFが可
能であることを特徴とする。
A feature is that the third and fourth transistors can be selectively set to 0N10FF.

〔課題を解決するための手段〕〔作用〕1) 本発明の
半導体装置は、半導体装置内の情   本発明の上記の
構成によれば、出方、、、イ2.−報を外部に出力する
出力ドライバーを備える牛導  の駆動回路の駆動方を
プログラマブルに可変することが可能であり、使用用途
に合わせた駆動力を選択することが出来、外部出力端子
のオーバーシュート等の電位変動を減少させることρ・
出来る。
[Means for Solving the Problems] [Operations] 1) The semiconductor device of the present invention provides information within the semiconductor device. -It is possible to programmably change the driving method of the drive circuit of the cow guide, which is equipped with an output driver that outputs the signal to the outside.It is possible to select the driving force according to the intended use, and it is possible to prevent overshoot of the external output terminal. To reduce potential fluctuations such as ρ・
I can do it.

〔実施例〕〔Example〕

第1図は本発明にかかる出力ドライバーの一実施例を示
す図である。第1図において、Pチャンネルトランジス
タ12は、ドレイン電極カ外部出力端子DOUTに接続
され、そのゲートは選択信号SP1に接続されるトラン
ジスタである。Pチャンネルトランジスタ15は、ドレ
イン電極がダンピング抵抗R11を介して外部出力端子
DOUTに接続され、そのゲートは選択信号SP2に接
続されるトランジスタである。Pチャンネルトランジス
タ14は、ドレイン電極がダンピング抵抗R12を介し
て外部出力端子DoUTに接続される他のトランジスタ
である。Nチャンネルトランジスタ16は、ドレイン電
極が外部出力端子り。
FIG. 1 is a diagram showing an embodiment of an output driver according to the present invention. In FIG. 1, a P-channel transistor 12 is a transistor whose drain electrode is connected to an external output terminal DOUT and whose gate is connected to a selection signal SP1. The P-channel transistor 15 is a transistor whose drain electrode is connected to the external output terminal DOUT via the damping resistor R11, and whose gate is connected to the selection signal SP2. P-channel transistor 14 is another transistor whose drain electrode is connected to external output terminal DoUT via damping resistor R12. The drain electrode of the N-channel transistor 16 is an external output terminal.

UTに接続され、そのゲートは選択信号SN1に接続さ
れるトランジスタである。
It is a transistor connected to UT and whose gate is connected to selection signal SN1.

Nチャンネルトランジスタ17は、ドレイン電極がダン
ピング抵抗R21を介して外部出力端子DOUTに接続
され、そのゲートは選択信号SN2に接続されるトラン
ジスタである。Nチャンネルトランジスタ18は、ドレ
イン電極がダンピング抵抗R22を介して外部出力端子
DOUTに接続され、そのゲートは選択信号SNSに接
続される他のトランジスタである。
The N-channel transistor 17 is a transistor whose drain electrode is connected to the external output terminal DOUT via the damping resistor R21, and whose gate is connected to the selection signal SN2. The N-channel transistor 18 is another transistor whose drain electrode is connected to the external output terminal DOUT via the damping resistor R22, and whose gate is connected to the selection signal SNS.

第一の駆動回路は、第一の電源線であるVDD’に接続
され、前記12,13.14のPチャンネルトランジス
タに直列に接続され、ゲート電極が出力ドライバーの入
出力信号であ石工GPに接続され、るPチャンネルトラ
ンジスタ11により構成され、第二の駆動回路は、第二
の電源線である■ss’に接続され、前記16,17.
18のNチャンネルトランジスタに直列に接続され、ゲ
ート電極が出力ドライバーの入力信号である1GNに接
続されるNチャンネルトランジスタ15により構成され
る。
The first drive circuit is connected to VDD', which is the first power supply line, and is connected in series to the P-channel transistors 12, 13, and 14, and the gate electrode is connected to the masonry GP by input/output signals of the output driver. The second drive circuit is connected to the second power supply line SS', and is connected to the P-channel transistors 11, 16, 17, .
It is composed of an N-channel transistor 15 connected in series to 18 N-channel transistors, and whose gate electrode is connected to 1GN, which is the input signal of the output driver.

具体例として、前記従来装置のトランジスタサイズが Pch   W=800  μ7W/L=3.6  μ
7WN  Ch   W”6 0 0  μ771/ 
L: 3.0 11mである出力ドライバーに本発明を
適用し、各トランジスタのサイズを、 Pch  W=8°001”’/ I、= 1.8pm
NCh  w=6oopm/L=15pmR1i  R
=20Ω R12R=40 0 R21R==200 R22R=400 としたものを考える。このとき、Pチャンネルトランジ
スタ11,12,15.14及びNチャンネルトランジ
スタ15,16,17.18のチャンネル長の和は従来
装置と同一であり、従って耐ホツトエレクトロン特性は
従来装置と同一となる、。また、出力ドライバーの入力
信号である工GP、工GNの負荷容量は従来装置の1/
2となる。
As a specific example, the transistor size of the conventional device is Pch W=800 μ7W/L=3.6 μ
7WN Ch W”6 0 0 μ771/
Applying the present invention to an output driver with L: 3.0 11m, the size of each transistor is Pch W=8°001”'/I,=1.8pm
NCh w=6oopm/L=15pmR1i R
=20Ω R12R=40 0 R21R==200 R22R=400. At this time, the sum of the channel lengths of P-channel transistors 11, 12, 15.14 and N-channel transistors 15, 16, 17.18 is the same as that of the conventional device, so the hot electron resistance characteristics are the same as that of the conventional device. . In addition, the load capacity of the input signals of the output driver, GP and GN, is 1/1 of that of the conventional device.
It becomes 2.

第2図は本発明の実施例の動作波形を示すものである。FIG. 2 shows operating waveforms of an embodiment of the present invention.

外部負荷容量が小さいときには、選択信号sp1〜SP
5.SNi〜SN5により外部負荷容量を駆動するのに
十分な駆動力を選択し、出力信号に不用なオーバーシュ
ートあるいはアンダーシュートとリンギングが生じるこ
とを防ぐことが可能となる。また大きな駆動力が必要に
なる場合にはダンピング抵抗の抵抗値の低い駆動力の取
れるトランジスタか、ダンピング抵抗の付いていないト
ランジスタを選択して、得ることができる〔発明の効果
〕 以上のように本発明によれば、半導体装置の出力ドライ
バーの駆動力を負荷に合わせてプログラマブルに選択す
ることが可能となり、不用なオーパージスートあるいは
アンダー7ユートとリンギングを防ぐことが出来、半導
体装置を基板に実装した際の誤動作を防止できる。
When the external load capacitance is small, the selection signals sp1 to SP
5. It is possible to select a driving force sufficient to drive the external load capacitance by SNi to SN5, and prevent unnecessary overshoot or undershoot and ringing from occurring in the output signal. In addition, when a large driving force is required, it can be obtained by selecting a transistor with a low damping resistor that can provide a driving force, or a transistor without a damping resistor. [Effects of the Invention] As described above, According to the present invention, it is possible to programmably select the driving force of the output driver of a semiconductor device according to the load, and it is possible to prevent unnecessary overflow soot or undercut and ringing. Malfunctions can be prevented when installed.

また本発明によれば、半導体装置を基板に実装した状態
で、基板に合った駆動力の出力ドライバーを実装した状
態で選択することが可能となる。
Further, according to the present invention, it is possible to select a semiconductor device mounted on a board and an output driver with a driving force suitable for the board mounted.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す半導体装置の回路図で
あり、第2図は上記実施例の動作波形を示す図である。 第3図は従来例における半導体装置の回路図であり、第
4図は第5図の装置の等価回路図であり、第5図は第5
図の装置の動作波形を示す図である。 尚、図中同一符号は同一 もしくは相当部を示す。 ・・・・・・・・・・・・・・・・・・・・・第一の駆
動回路・・・・・・・・・・・・・・・・・・・・・第
二の駆動回路・・・・・・・・・・・・・・・・・・・
・・Pチャンネルトランジスタ、14・・・・・・・・
・・・・Pチャンネルトランジスタ・・・・・・・・・
・・・・・・・・・・・・Nチャンネルトランジスタ、
18・・・・・・・・・・・・Nチャンネルトランジス
タ1、R12・・・・・・抵 抗 1、R22・・・・・・抵 抗 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鉛末喜三部(他1名)s5 ss
FIG. 1 is a circuit diagram of a semiconductor device showing one embodiment of the present invention, and FIG. 2 is a diagram showing operating waveforms of the above embodiment. 3 is a circuit diagram of a conventional semiconductor device, FIG. 4 is an equivalent circuit diagram of the device of FIG. 5, and FIG.
It is a figure which shows the operation waveform of the apparatus of a figure. Note that the same reference numerals in the figures indicate the same or equivalent parts.・・・・・・・・・・・・・・・・・・First drive circuit・・・・・・・・・・・・・・・・・・Second Drive circuit・・・・・・・・・・・・・・・・・・
...P-channel transistor, 14...
...P-channel transistor...
・・・・・・・・・・・・N-channel transistor,
18... N-channel transistor 1, R12... Resistor 1, R22... Resistor or more Applicant Seiko Epson Corporation Agent Patent attorney Lead Sueki Sanbe (1 other person) s5 ss

Claims (2)

【特許請求の範囲】[Claims] (1)半導体装置内の情報を外部に出力する出力ドライ
バーを備える半導体装置において、前記出力ドライバー
が少なくとも、外部出力端子に直接接続される第一のト
ランジスタと、外部出力端子に抵抗を介して接続され前
記第一のトランジスタと並列に接続される第二のトラン
ジスタと、前記第一及び第二のトランジスタと第一の電
源線との間に直列に接続される第一の駆動回路と、外部
出力端子に直接接続される第三のトランジスタと、外部
出力端子に抵抗を介して接続され前記第三のトランジス
タと並列に接続される第四のトランジスタと、前記第三
及び第四のトランジスタと第二の電源線との間に直列に
接続される第二の駆動回路とにより構成されることを特
徴とする半導体装置。
(1) In a semiconductor device that includes an output driver that outputs information in the semiconductor device to the outside, the output driver includes at least a first transistor that is directly connected to an external output terminal, and a first transistor that is connected to the external output terminal via a resistor. a second transistor connected in parallel with the first transistor; a first drive circuit connected in series between the first and second transistors and a first power supply line; and an external output. a third transistor directly connected to the terminal; a fourth transistor connected to the external output terminal via a resistor and connected in parallel with the third transistor; and the third and fourth transistors and the second transistor. and a second drive circuit connected in series between the power supply line and the second drive circuit.
(2)前記第一、第二、第三及び第四のトランジスタ選
択的にON/OFFが可能であることを特徴とする請求
項1記載の半導体装置。
(2) The semiconductor device according to claim 1, wherein the first, second, third, and fourth transistors can be selectively turned on and off.
JP2207747A 1990-08-06 1990-08-06 Semiconductor device Pending JPH0490620A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2207747A JPH0490620A (en) 1990-08-06 1990-08-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2207747A JPH0490620A (en) 1990-08-06 1990-08-06 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0490620A true JPH0490620A (en) 1992-03-24

Family

ID=16544873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2207747A Pending JPH0490620A (en) 1990-08-06 1990-08-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0490620A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326590A (en) * 1993-05-14 1994-11-25 Nec Corp Semiconductor device and its manufacture
US5949254A (en) * 1996-11-26 1999-09-07 Micron Technology, Inc. Adjustable output driver circuit
US6069504A (en) * 1997-01-06 2000-05-30 Micron Technnology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326590A (en) * 1993-05-14 1994-11-25 Nec Corp Semiconductor device and its manufacture
US5949254A (en) * 1996-11-26 1999-09-07 Micron Technology, Inc. Adjustable output driver circuit
US6084434A (en) * 1996-11-26 2000-07-04 Micron Technology, Inc. Adjustable output driver circuit
US6069504A (en) * 1997-01-06 2000-05-30 Micron Technnology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements

Similar Documents

Publication Publication Date Title
JPS63234622A (en) Data output circuit
KR0170009B1 (en) Static type semiconductor memory device with high low voltage operation margin
JPH011200A (en) semiconductor integrated circuit
KR910003598B1 (en) Semiconductor device with data output buffer circuit connected in the independent current path
US6621329B2 (en) Semiconductor device
JP3526100B2 (en) Mode setting circuit
US5121036A (en) Semiconductor integrated circuit with pads and power supply lines
JPH0490620A (en) Semiconductor device
JPH0216062B2 (en)
JPH08307240A (en) Low power supply voltage semiconductor device input buffer
JPH0222917A (en) semiconductor equipment
JPS61292412A (en) Output circuit
JP2001229676A (en) Integrated circuit
JP2644115B2 (en) Semiconductor device
JPH04189026A (en) Semiconductor
JP2560732B2 (en) Output circuit of MOS memory device
JPH01112815A (en) Semiconductor integrated circuit
KR19980082531A (en) Power line device of semiconductor device
KR0153615B1 (en) Sense amplifier circuit with better equalizing action
JPH02308495A (en) semiconductor equipment
JPH04192717A (en) Mos transistor output circuit
JP2917356B2 (en) Semiconductor output circuit
JPS58208992A (en) Semiconductor circuit
JPH06104714A (en) Output circuit for semiconductor integrated circuit
JPH04333277A (en) Semiconductor memory device