[go: up one dir, main page]

JPH0488897A - Motor driving circuit - Google Patents

Motor driving circuit

Info

Publication number
JPH0488897A
JPH0488897A JP2202035A JP20203590A JPH0488897A JP H0488897 A JPH0488897 A JP H0488897A JP 2202035 A JP2202035 A JP 2202035A JP 20203590 A JP20203590 A JP 20203590A JP H0488897 A JPH0488897 A JP H0488897A
Authority
JP
Japan
Prior art keywords
circuit
transistor
comparison
signal
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2202035A
Other languages
Japanese (ja)
Other versions
JP2645907B2 (en
Inventor
Masao Mizumoto
水本 正夫
Tomio Tashiro
田代 富雄
Juichi Uno
寿一 宇野
Hiromitsu Nakano
中野 博充
Masahiro Yasohara
正浩 八十原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Panasonic Holdings Corp
Original Assignee
Sanyo Electric Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2202035A priority Critical patent/JP2645907B2/en
Publication of JPH0488897A publication Critical patent/JPH0488897A/en
Application granted granted Critical
Publication of JP2645907B2 publication Critical patent/JP2645907B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Electric Motors In General (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Control Of Direct Current Motors (AREA)

Abstract

PURPOSE:To turn OFF a driving transistor when a load for disturbing the rotation of a motor is applied and to reduce power consumption by providing a flip-flop, a setter, a controller, a charging/discharging circuit, a second comparator, an invalidating circuit, a resetter, and a varying circuit. CONSTITUTION:If a load for disturbing the rotation of a motor is applied, the terminal voltage Vf of a detecting resistor Rf is raised. When the voltage Rf of the resistor Rf becomes equal to a reference voltage VT1 at a time t0, a set/reset signal of a flip-flop 4 becomes 'L', and control transistors Q16, Q26, Q36 are turned ON. That is, the bases of drive transistors Q13, Q23, Q33 are grounded, and drivers 1U, 1V, 1W are not operated, and the voltage VRf of the resistor Rf becomes zero. Simultaneously, since a transistor Q52 is turned OFF, a capacitor C is started to be charged through a transistor Q49.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、モータ駆動回路に関するものである。[Detailed description of the invention] (b) Industrial application fields The present invention relates to a motor drive circuit.

(ロ)従来の技術 第3図は、従来のモータ駆動回路を示す要部回路図であ
る。
(b) Prior Art FIG. 3 is a circuit diagram of a main part of a conventional motor drive circuit.

第3図において、駆動回路(ltJ) flV) (I
W)は、駆動コイルU、、V、Wに駆動電流を供給する
ものである。駆動回路flU) flV) (IW)に
おいて、ロジック信号5Lll、 SO2,SVI、 
5V21 Sv+、 SW2は、駆動コイルU、V、W
に駆動電流を供給する状態に応じて「H」(ハイレベル
)又はrLJ (ローレベル)に設定される。駆動回路
(IU)において、駆動トランジスタQzQ+□は、ダ
ーリントン接続され、ロジック信号$υ1が供給される
ことによって動作する。駆動トランジスタQ 13Q 
14Q +sはダーリントン接続され、ロジック信号5
L11!が供給されることによって動作する。制御トラ
ンジスタQ+eは、駆動トランジスタQ13のベースと
アースどの間に接続され、駆動トランジスタQ13Q1
4Q1、の動作を制御する。尚、駆動回路(、IU) 
(IVI (IW)は同一回路の為、駆動回路(lVj
 (telの説明は省略する。検出抵抗R,は、駆動ト
ランジスタQ 、、Q 25Q、5の共通エミッタとア
ースとの間に接続され、駆動トランジスタQ +2Q 
IS、 Q 22Q 25. Q 32Qssの駆動電
流を検出するものである。即ち、後述する様に、モータ
の回転を妨げるための負荷がかかった場合、検出抵抗R
,の端子電圧Vq(は人となり、また、モータの回転を
妨げるための負荷がかからない場合、検出抵抗R7の端
子電圧■。
In FIG. 3, the drive circuit (ltJ) flV) (I
W) supplies drive current to the drive coils U, , V, and W. In the drive circuit flU) flV) (IW), logic signals 5Lll, SO2, SVI,
5V21 Sv+, SW2 are drive coils U, V, W
It is set to "H" (high level) or rLJ (low level) depending on the state in which drive current is supplied to rLJ. In the drive circuit (IU), the drive transistor QzQ+□ is Darlington-connected and operates by being supplied with the logic signal $υ1. Drive transistor Q 13Q
14Q +s is Darlington connected, logic signal 5
L11! It operates by being supplied with The control transistor Q+e is connected between the base of the drive transistor Q13 and the ground, and is connected between the base of the drive transistor Q13 and the ground.
Controls the operation of 4Q1. Furthermore, the drive circuit (,IU)
(IVI (IW) is the same circuit, so the drive circuit (lVj
(Description of tel is omitted. The detection resistor R, is connected between the common emitter of the drive transistors Q , , Q 25Q, 5 and the ground, and the detection resistor R,
IS, Q 22Q 25. This detects the drive current of Q32Qss. That is, as will be described later, when a load is applied to prevent the motor from rotating, the detection resistor R
, and when no load is applied to prevent the rotation of the motor, the terminal voltage of the detection resistor R7 is .

は小となる。becomes small.

比較回路(2)は、検出抵抗R,の端子電圧■□と基準
電圧■ア、とを比較し、駆動トランジスタQ16Q25
Q36の駆動電流を制御するものである。比較回路(2
)において、トランジスタQ 1Q 2 Q s Q 
−及び電流源101は、差動回路であり、検出抵抗R1
の端子電圧VRjと基準電圧■、1とを比較する。
The comparison circuit (2) compares the terminal voltage of the detection resistor R, and the reference voltage A, and compares the terminal voltage of the detection resistor R,
This controls the drive current of Q36. Comparison circuit (2
), the transistor Q 1Q 2 Q s Q
- and the current source 101 are differential circuits, and the detection resistor R1
The terminal voltage VRj of is compared with the reference voltage ■,1.

トランジスタQsQsは、電流ミラー回路であり、トラ
ンジスタQ2のコレクタ電流に応じて動作する。トラン
ジスタQ7は、トランジスタQ 4 Q eのコレクタ
電流の差電流に応じて動作する。トランジスタQ、は、
定電圧Vア2とアースとの間に接続され、電流源ID2
の供給電流とトランジスタQ7のコレクタ電流との差電
流に応じて動作する。即ち、制御トランジスタQ+eQ
2sQasは、定電圧Vア2によって生じる定電流とト
ランジスタQ8のコレクタ電流との差電流に応じて動作
することになる。尚、モータの通常の駆動状態において
、検出抵抗Rrの端子電圧V□は、基準電圧vT1より
小に設定されるものとする。
Transistor QsQs is a current mirror circuit and operates according to the collector current of transistor Q2. Transistor Q7 operates according to the difference current between the collector currents of transistors Q4Qe. Transistor Q is
Connected between constant voltage VA2 and ground, current source ID2
It operates according to the difference current between the supply current of Q7 and the collector current of transistor Q7. That is, control transistor Q+eQ
2sQas operates according to the difference current between the constant current generated by the constant voltage VA2 and the collector current of the transistor Q8. It is assumed that in the normal driving state of the motor, the terminal voltage V□ of the detection resistor Rr is set to be smaller than the reference voltage vT1.

以上の駆動回路(IU) (IV) (IW) 、検出
抵抗R9、及び比較回路(2)は、モータの最大駆動電
流を制限するためのループを形成し、モータ駆動回路を
保護しようとするものである。
The above drive circuit (IU) (IV) (IW), detection resistor R9, and comparison circuit (2) form a loop to limit the maximum drive current of the motor and protect the motor drive circuit. It is.

例えば、モータの回転を妨げるための負荷がかかった場
合、他の負帰還ループ(図示せず)が検出抵抗Rrの端
子電圧■□に応じて動作する為、駆動トランジスタQ1
□Q 1a、 Q 22Q 25. Q 3□Q0の駆
動電流はモータの回転を妨げまいとして大となり、検出
抵抗Rrの端子電圧VR+も犬となる。
For example, when a load is applied to prevent the motor from rotating, another negative feedback loop (not shown) operates according to the terminal voltage of the detection resistor Rr, so the drive transistor Q1
□Q 1a, Q 22Q 25. The drive current of Q3□Q0 becomes large in order not to disturb the rotation of the motor, and the terminal voltage VR+ of the detection resistor Rr also becomes small.

従って、トランジスタQ IQ 2 Q 3Q−は検出
抵抗R2の端子電圧■1が基準電圧■ア、と等しくなっ
た時点で平衡状態となり、即ち、駆動トランジスタQ 
12Q 1s、 Q 2□Q 2a、 Q 32Q 3
5の最大駆動電流は検出抵抗R2の端子電圧■+t−が
基準電圧■ア1と等しくなった時点の値に制限され、こ
れによってモータ駆動回路は保護されていた。
Therefore, the transistor Q IQ 2 Q 3Q- is in an equilibrium state when the terminal voltage 1 of the detection resistor R2 becomes equal to the reference voltage 2A, that is, the drive transistor Q
12Q 1s, Q 2□Q 2a, Q 32Q 3
The maximum drive current of No. 5 is limited to the value at the time when the terminal voltage (2) + t- of the detection resistor R2 becomes equal to the reference voltage (2) A1, thereby protecting the motor drive circuit.

(ハ)発明が解決しようとする課題 しかしながら、モータの最大駆動電流を制限する方式の
為、消費電力を大としてしまう問題点があった。
(c) Problems to be Solved by the Invention However, since the method limits the maximum drive current of the motor, there is a problem in that the power consumption increases.

そこで、本発明は、モータの回転を妨げるための負荷が
かかった時に駆動トランジスタをオフして消費電力を小
とでき、更に、駆動トランジスタがオンして貫通電流が
流れた時に比較回路の比較信号を無効とできるモータ駆
動回路を提供することを目的とする。
Therefore, the present invention makes it possible to reduce power consumption by turning off the drive transistor when a load that prevents the rotation of the motor is applied, and furthermore, when the drive transistor is turned on and a through current flows, the comparison signal of the comparison circuit is The purpose of the present invention is to provide a motor drive circuit that can disable the

(ニ)課題を解決するための手段 本発明は、前記問題点を解決する為に成されたものであ
り、モータを駆動するための駆動トランジスタの駆動電
流を検出する検出抵抗と、前記検出抵抗による検出信号
と第1の基準信号とを比較する第1の比較回路と、前記
第1の比較回路の比較信号に基づいて、前記駆動トラン
ジスタをオフする制御トランジスタと、を備えたモータ
駆動回路において、フリップフロップ回路と、前記第1
の比較回路の比較信号に基づいて、前記フリップフロッ
プ回路をセットするセント回路と、前言己フリップフロ
ップ回路のセットリセット信号に基づいて、前記制御ト
ランジスタをオンオフする制御回路と、前記フリップフ
ロップ回路のセットリセット信号に基づいて、コンデン
サの電荷の充放電を行う充放電回路と、前記充放電回路
による充放電信号と第2の基準信号とを比較する第2の
比較回路と、前記第2の比較回路の比較信号に基づいて
、前記第1の比較回路の比較信号を無効とす゛る無効回
路と、前記第2の比較回路の比較信号に基づいて、前記
フリップフロップ回路をリセットするリセット回路と、
前記第2の比較回路の比較信号に基づいて、前記第2の
基準信号を第1のレベル又は第2のレベルに可変する可
変回路と、を備え、前記第2の基準信号が第1のレベル
から第2のレベルに保持される期間、前記第1の比較回
路の比較信号を無効とし、前記第1の比較回路による誤
動作を防止することを特徴とする。
(d) Means for Solving the Problems The present invention has been made to solve the above problems, and includes a detection resistor for detecting the drive current of a drive transistor for driving a motor, and a detection resistor for detecting the drive current of a drive transistor for driving a motor. A motor drive circuit comprising: a first comparison circuit that compares a detection signal obtained by the detection signal with a first reference signal; and a control transistor that turns off the drive transistor based on the comparison signal of the first comparison circuit. , a flip-flop circuit, and the first
a control circuit that turns on and off the control transistor based on a set reset signal of the flip-flop circuit; and a set of the flip-flop circuits. a charging/discharging circuit that charges and discharges the charge of a capacitor based on a reset signal; a second comparison circuit that compares a charging/discharging signal from the charging/discharging circuit with a second reference signal; and the second comparison circuit. an invalidation circuit that invalidates the comparison signal of the first comparison circuit based on the comparison signal of the second comparison circuit; and a reset circuit that resets the flip-flop circuit based on the comparison signal of the second comparison circuit.
a variable circuit that varies the second reference signal to a first level or a second level based on a comparison signal of the second comparison circuit, wherein the second reference signal is at the first level. The comparison signal of the first comparison circuit is disabled during the period during which the first comparison signal is held at the second level, thereby preventing malfunction of the first comparison circuit.

(ホ)作用 本発明によれば、モータの回転を妨げるための負荷がか
かった時、駆動トランジスタがオフして消費電力は小と
なる。更に、駆動トランジスタがオンして貫通電流が流
れた時、比較回路の比較信号が無効となって該比較回路
による誤動作は防止される。
(E) Function According to the present invention, when a load is applied to prevent rotation of the motor, the drive transistor is turned off and power consumption is reduced. Further, when the drive transistor is turned on and a through current flows, the comparison signal of the comparison circuit becomes invalid, thereby preventing the comparison circuit from malfunctioning.

(へ)実施例 本発明の詳細を図面に従って具体的に説明する。(f) Example The details of the present invention will be specifically explained with reference to the drawings.

第1図は、本発明のモータ駆動回路の一実施例を示す回
路図であり、1チツプ上に集積化されるものとする。尚
、第1図及び第2図の同一素子には同一符号を付すもの
とする。
FIG. 1 is a circuit diagram showing one embodiment of the motor drive circuit of the present invention, which is assumed to be integrated on one chip. Note that the same elements in FIGS. 1 and 2 are given the same reference numerals.

第1図において、第1の比較回路(3)は、検出抵抗R
tの端子電圧VBIと基準電圧V T 1とを比較する
ものである。尚、モータの通常の駆動状態において、検
出抵抗Rtの端子電圧VFIIは、基準電圧■ア、より
小に設定されるものとする。
In FIG. 1, the first comparison circuit (3) includes a detection resistor R
The terminal voltage VBI of t and the reference voltage V T 1 are compared. It is assumed that in the normal driving state of the motor, the terminal voltage VFII of the detection resistor Rt is set to be smaller than the reference voltage (2).

フリップフロップ回路(4)は、セット・リセット型で
ある。フリップフロップ回路(4)において、トランジ
スタQ4□Q 43は、電源電圧VOOとトランジスタ
Q40のベースとの間に直列接続され、フリップフロッ
プ回路(4)の初期状態を設定する。トランジスタQ6
.(セント回路)は、電流源I。2の供給電流とトラン
ジスタQ7のコレクタ電流との差電流に応じて動作し、
フリップフロップ回路(4)をセットするものである。
The flip-flop circuit (4) is a set/reset type. In the flip-flop circuit (4), the transistor Q4□Q43 is connected in series between the power supply voltage VOO and the base of the transistor Q40, and sets the initial state of the flip-flop circuit (4). transistor Q6
.. (cent circuit) is current source I. It operates according to the difference current between the supply current of Q2 and the collector current of transistor Q7,
This is to set the flip-flop circuit (4).

制御回路(5)は、フリップフロップ回路(4)のセン
トリセット信号に基づいて、制御トランジスタQ +e
Q zaQ asを動作制御するものである。制御回路
(5)において、トランジスタQ 44は、フリップフ
ロップ回路(4)のセットリセット信号が供給されて動
作する。トランジスタQasは、定電圧V、2とアース
との間に接続され、電流源103の供給電流とトランジ
スタQ 44のコレクタ電流との差電流に応じて動作す
る。即ち、制御トランジスタQ+aQzeQ3sは、フ
リップフロップ回路(4)のセントリセット信号がrH
Jの時にオフし、フリップフロップ回路(4)のセント
リセット信号が「L」の時にオンすることになる。
The control circuit (5) controls the control transistor Q+e based on the cent reset signal of the flip-flop circuit (4).
It controls the operation of Q zaQ as. In the control circuit (5), the transistor Q44 is operated by being supplied with the set/reset signal of the flip-flop circuit (4). Transistor Qas is connected between a constant voltage V,2 and ground, and operates according to the difference current between the supply current of current source 103 and the collector current of transistor Q44. That is, the control transistor Q+aQzeQ3s is controlled when the center reset signal of the flip-flop circuit (4) is rH.
It is turned off when the voltage is "J" and turned on when the cent reset signal of the flip-flop circuit (4) is "L".

充放電回路(6)は、フリップフロップ回路(4)のセ
ットリセット信号に基づいて、外部接続されたコンデン
サCの電荷の充放電を行うものである。充放電回路(6
)において、トランジスタQ46は、電流源ID3の供
給電流とトランジスタQ 44のコレクタ電流との差電
流に応じて動作する。トランジスタQ 4 ?は、定電
圧VtSが印加されて動作する。尚、トランジスタQ4
□のコレクタ電流は、外部接続された抵抗R1によって
定電流となる。トランジスタQ 4aQ −sQ a。
The charging/discharging circuit (6) charges and discharges the charge of the externally connected capacitor C based on the set/reset signal of the flip-flop circuit (4). Charge/discharge circuit (6
), transistor Q46 operates according to the difference current between the supply current of current source ID3 and the collector current of transistor Q44. Transistor Q4? operates by applying a constant voltage VtS. In addition, transistor Q4
The collector current of □ becomes a constant current due to the externally connected resistor R1. Transistor Q4aQ-sQa.

は、電流ミラー回路であり、トランジスタQ 4?のコ
レクタ電流によって動作する。トランジスタQ s +
 Q a 2は、電流ミラー回路であり、トランジスタ
Q48QSOのコレクタ電流の差電流に応じて動作する
。即ち、フリップフロップ回路(4)のセットリセット
信号が「H」の時、コンデンサC及びトランジスタQa
eは放電ループを形成し、フリップフロップ回路(4)
のセットリセット信号が「L」の時、コンデンサC及び
トランジスタQ 4Gは充電ループを形成することにな
る。
is a current mirror circuit, and transistor Q4? It operates with a collector current of . Transistor Q s +
Q a 2 is a current mirror circuit, which operates according to the difference current between the collector currents of the transistor Q48QSO. That is, when the set reset signal of the flip-flop circuit (4) is "H", the capacitor C and the transistor Qa
e forms a discharge loop and flip-flop circuit (4)
When the set/reset signal of is "L", capacitor C and transistor Q4G form a charging loop.

第2の比較回路(7)は、コンデンサCの端子電圧■。The second comparison circuit (7) detects the terminal voltage of the capacitor C (■).

と基準電圧V75とを比較するものである。and reference voltage V75 are compared.

第2の比較回路(7)において、トランジスタQ、3Q
 54Q s5Q sa及び電流源I。5は、差動回路
であり、コンデンサCの端子電圧■oと基準電圧VT6
とを比較する。トランジスタQs7Qsaは、電流ミラ
ー回路であり、トランジスタQ saのコレクタ電流に
応じて動作する。トランジスタQsoは、トランジスタ
QS4Q58のコレクタ電流の差電流に応じて動作する
。即ち、トランジスタQ、。は、コンデンサCの端子電
圧■cが基準電圧Vy6より犬の時に動作せず、コンデ
ンサCの端子電圧■。が基準電圧■、5より小の時に動
作することになる。トランジスタqa、f無効回路)は
、電流源ID4の供給電流とトランジスタQ、。のコレ
クタ電流との差電流に応じて動作し、第1の比較回路(
3)の比較結果を無効とするものである。トランジスタ
Q、2(リセット回路)は、電流源104の供給電流と
トランジスタQsoのコレクタ電流との差電流に応じて
動作し、フリップフロップ回路(4)をリセットするも
のである。
In the second comparison circuit (7), transistors Q, 3Q
54Q s5Q sa and current source I. 5 is a differential circuit, in which the terminal voltage o of the capacitor C and the reference voltage VT6
Compare with. Transistor Qs7Qsa is a current mirror circuit and operates according to the collector current of transistor Qsa. Transistor Qso operates according to the difference current between the collector currents of transistors QS4Q58. That is, transistor Q. does not operate when the terminal voltage of capacitor C (■c) is lower than the reference voltage Vy6, and the terminal voltage of capacitor C (■). It will operate when the reference voltage is smaller than 5. Transistors qa, f (ineffective circuit) are connected to the supply current of current source ID4 and transistor Q. The first comparator circuit (
This invalidates the comparison result of 3). The transistor Q, 2 (reset circuit) operates according to the difference current between the supply current of the current source 104 and the collector current of the transistor Qso, and resets the flip-flop circuit (4).

可変回路(8)は、基準電圧■ア、を可変するものであ
る。可変回路(8)において、抵抗R4Rsは、定電圧
V74とアースとの間に直列接続され、抵抗R6は、ト
ランジスタQssのベースとアースとの間に接続される
。トランジスタQ asは、電流源■D4の供給電流と
トランジスタQaoのコレクタを流との差電流に応じて
動作し、抵抗R5R,を並列接続する。即ち、基準電圧
V 75は、トランジスタQI13の動作状態に応じて
変化し、ヒステリシスを有することになる。尚、第1の
比較回路(3)の比較結果が少なくとも駆動回路(IU
) (It/) (IW)の貫通電流の発生期間だけ無
効となる様に、抵抗R4Rs Roの抵抗値は設定され
る。
The variable circuit (8) is for varying the reference voltage (1). In the variable circuit (8), resistor R4Rs is connected in series between constant voltage V74 and ground, and resistor R6 is connected between the base of transistor Qss and ground. The transistor Qas operates according to the difference current between the current supplied from the current source D4 and the current flowing through the collector of the transistor Qao, and connects the resistor R5R in parallel. That is, the reference voltage V75 changes depending on the operating state of the transistor QI13 and has hysteresis. It should be noted that the comparison result of the first comparison circuit (3) is at least equal to the drive circuit (IU
) (It/) (IW) The resistance value of the resistor R4RsRo is set so that it is ineffective only during the generation period of the through current of (IW).

以下、第2図の波形図に基づいて、第1図の動作を説明
する。
The operation of FIG. 1 will be described below based on the waveform diagram of FIG. 2.

まず1モータの回転を妨げるための負荷がかからない場
合、検出抵抗R,の端子電圧V R+が基準電圧VT、
より小となる為、フリップフロップ回路(4)のセント
リセット信号が「H」となり、制御トランジスタQ 1
.aQ 26Q 38はオフする。即ち、第3図の駆動
回路いtl) tlV) (lW+は、駆動コイルU■
、Wに駆動電流を供給する状態に応じて動作することに
なる。この時、トランジスタQ52がオンする為、コン
デンサCの電荷はトランジスタQ!2を介して放電され
た状態である。従って、トランジスタQsaがオフする
為、トランジスタQ83がオフし、基準電圧V丁aは抵
抗R4Rsを分圧した値7丁BOF+Fである。
First, when no load is applied to prevent the rotation of one motor, the terminal voltage V R+ of the detection resistor R is the reference voltage VT,
Since it becomes smaller, the cent reset signal of the flip-flop circuit (4) becomes "H", and the control transistor Q1
.. aQ 26Q 38 is turned off. That is, the drive circuit in FIG. 3 (tl) tlV) (lW+ is the drive coil U
, W are operated depending on the state in which the drive current is supplied to them. At this time, transistor Q52 turns on, so the charge on capacitor C increases to transistor Q! It is in a state where it is discharged through 2. Therefore, since the transistor Qsa is turned off, the transistor Q83 is turned off, and the reference voltage V is equal to the value obtained by dividing the resistor R4Rs by BOF+F.

次に、モータの回転を妨げるための負荷がかかった場合
、検出抵抗R1の端子電圧VIHは大となる。そして、
時刻t0において、検出抵抗R7の端子電圧■□が基準
電圧■ア、と等しくなると、フリップフロップ回路(4
)のセットリセット信号が「し」となり、制御トランジ
スタQ teQ 26Q saはオンする。即ち、駆動
トランジスタQ teQ 23Q 33のベースがアー
スされて駆動回路(IU) (IV) (IJ)は動作
しなくなり、検出抵抗R7の端子電圧V p (は零と
なる。同時に、トランジスタQ5□がオフする為、コン
デンサCの電荷はトランジスタQ 49を介して充電さ
れ始める。そして、時刻t1において、コンデンサCの
端子電圧V0が基準電圧V75゜1と等しくなると、ト
ランジスタQssがオンする為、トランジスタQ e 
1がオンし、第1の比較回路(3)の比較結果は無効と
なる。同時に、フリップフロップ回路(4)のセントリ
セット信号が「H」となり、駆動回路(IU) (IV
) (IW)は動作すル、マた、トランジスタQ 52
がオンし、コンデンサCの電荷はトランジスタQ52を
介して放電され始める。同時に、トランジスタQa3が
オンし、基準電圧Vア、は抵抗R4Rs Reを分圧し
た値Vtaos(<V?!0FF)となる、しかしなが
ら、何れかの駆動トランジスタQ +6Q 26Q 3
sが瞬時にオンする為、当該駆動回路(IU) (IV
) (17)内の駆動トランジスタQ 12Q2□Q3
□のエミッタ電位は略アース電位まで瞬時に下降するが
、そのベース電位はそのベース・工ミンク間の寄生容量
によって瞬時に下降できず、そのベース・エミッタ間電
位差はオンするのに十分な状態となる。つまり、当該駆
動トランジスタQ +2Q +s、 Q 22Q 25
. Q 3□Qssには貫通電流(大電流)が−瞬流れ
、検出抵抗Rtの端子電圧■1は極めて犬(> V T
 l )となる。従って、第1の比較回路(3)からは
モータの回転を妨げるための負荷がかかった状態と同一
の比較結果(誤信号)が得られるが、該比較結果がトラ
ンジスタQ e +によって無効となる為、第1の比較
回路(3)による誤動作は防止されることになる。そし
て、時刻t2において、コンデンサCの端子電圧VCが
基準電圧V丁5゜、と等しくなると、トランジスタQs
aがオフする為、トランジスタQ e +がオフし、第
1の比較回路(3)の比較結果は無効解除されてトラン
ジスタQ5、に供給される。即ち、第1の比較回路(3
)の比較結果は基準電圧■T、のヒステリシスで定まる
時刻t、〜t2だけ無効となるのである。同時に、トラ
ンジスタQ 63がオフし、基準電圧VTBは再び抵抗
R4Rsを分圧した値V、5゜□となる。そして、コン
デンサCの端子電圧V0がトランジスタQ52を介して
放電され終わると、第1図回路は時刻t。以前の状態に
戻ることになる。
Next, when a load is applied to prevent the rotation of the motor, the terminal voltage VIH of the detection resistor R1 becomes large. and,
At time t0, when the terminal voltage ■□ of the detection resistor R7 becomes equal to the reference voltage ■A, the flip-flop circuit (4
) becomes "off", and the control transistor Q teQ 26Q sa turns on. That is, the base of the drive transistor Q teQ 23Q 33 is grounded, the drive circuit (IU) (IV) (IJ) stops operating, and the terminal voltage V p (of the detection resistor R7 becomes zero. At the same time, the transistor Q5□ To turn off, capacitor C starts to be charged via transistor Q49. Then, at time t1, when terminal voltage V0 of capacitor C becomes equal to reference voltage V75°1, transistor Qss turns on, so transistor Q e
1 is turned on, and the comparison result of the first comparison circuit (3) becomes invalid. At the same time, the cent reset signal of the flip-flop circuit (4) becomes "H", and the drive circuit (IU) (IV
) (IW) is a working transistor Q 52
turns on, and the charge in capacitor C begins to be discharged via transistor Q52. At the same time, the transistor Qa3 turns on, and the reference voltage Va becomes the value Vtaos (<V?!0FF) obtained by dividing the resistor R4RsRe. However, any drive transistor Q +6Q 26Q 3
Since s turns on instantly, the corresponding drive circuit (IU) (IV
) Drive transistor Q in (17) 12Q2□Q3
The emitter potential of □ drops instantaneously to approximately ground potential, but its base potential cannot drop instantly due to the parasitic capacitance between its base and the emitter, and the potential difference between its base and emitter is not sufficient to turn it on. Become. In other words, the drive transistor Q +2Q +s, Q 22Q 25
.. A through current (large current) momentarily flows through Q3□Qss, and the terminal voltage ■1 of the detection resistor Rt is extremely low (> V T
l). Therefore, the first comparison circuit (3) provides the same comparison result (erroneous signal) as when a load is applied to prevent the rotation of the motor, but this comparison result is invalidated by the transistor Q e +. Therefore, malfunction by the first comparator circuit (3) is prevented. Then, at time t2, when the terminal voltage VC of the capacitor C becomes equal to the reference voltage V5°, the transistor Qs
Since a is turned off, the transistor Q e + is turned off, and the comparison result of the first comparison circuit (3) is canceled and supplied to the transistor Q5. That is, the first comparison circuit (3
) is invalidated only at times t, .about.t2 determined by the hysteresis of the reference voltage (T). At the same time, the transistor Q63 is turned off, and the reference voltage VTB becomes the value V, which is obtained by dividing the voltage of the resistor R4Rs, again by 5°□. Then, when the terminal voltage V0 of the capacitor C finishes being discharged through the transistor Q52, the circuit of FIG. 1 reaches the time t. It will return to its previous state.

尚、その後、モータの回転を妨げるための負荷が再びか
かった場合、以上の動作を繰り返すことになる。
Note that if a load to prevent rotation of the motor is applied again after that, the above operation will be repeated.

以上より、モータの回転を妨げるための負荷がかかった
時、駆動トランジスタQ +sQ 21iQ ssがオ
フし即ち駆動回路flU) (IV、) (1’W)が
動作せず、従って、消費電力は小となる。更に、駆動ト
ランジスタQ +sQ 25Q ssが瞬時にオンして
貫通電流が流れた時、第1の比較回路(3)の比較結果
が基準電圧■ア、のヒステリシスで定まる時閘帯だけ無
効となり、従って、第1の比較回路(3)による誤動作
は防止されることになる。
From the above, when a load is applied to prevent the motor from rotating, the drive transistor Q +sQ 21iQ ss is turned off, that is, the drive circuit flU) (IV,) (1'W) does not operate, and therefore the power consumption is small. becomes. Furthermore, when the drive transistor Q + sQ 25Q ss is turned on instantaneously and a through current flows, the comparison result of the first comparator circuit (3) becomes invalid only in the time delay band determined by the hysteresis of the reference voltage (a). , malfunction by the first comparator circuit (3) is prevented.

(ト)発明の効果 本発明によれば、モータの回転を妨げるための負荷がか
かった時、駆動トランジスタをオフして消費電力を小と
でき、更に、駆動トランジスタがオンして貫通電流が流
れた時、第1の比較回路の比較信号を無効として該比較
回路による誤動作を防止できる等の利点が得られる。
(g) Effects of the Invention According to the present invention, when a load is applied to prevent the rotation of the motor, the drive transistor can be turned off to reduce power consumption, and furthermore, the drive transistor is turned on and a through current flows. At this time, advantages such as the ability to invalidate the comparison signal of the first comparison circuit to prevent malfunction by the comparison circuit can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図、第2図は第1
図の状態を示す波形図、第3図は従来回路を示す回路図
である。 [2!i:1 (3)・ ・第1の比較回路、(4)・フリフブフロン
プ回路、(5)・・制御回路、(6)・・・充放電回路
、(7) 第2の比較回路、(8)・・・可変回路、Q
 +2Q 15Q 22Q 25Q 32Q 35・・
駆動トランジスタ、Q 16Q 26Q 38 ・・制
御トランジスタ、R。 検出抵抗、C・ ・コンデンサ。
Fig. 1 is a circuit diagram showing one embodiment of the present invention, and Fig. 2 is a circuit diagram showing an embodiment of the present invention.
FIG. 3 is a waveform diagram showing the state shown in the figure, and FIG. 3 is a circuit diagram showing a conventional circuit. [2! i:1 (3)・・First comparator circuit, (4)・Flip-flop circuit, (5)・・Control circuit, (6)・・Charge/discharge circuit, (7)・Second comparator circuit, (8 )...variable circuit, Q
+2Q 15Q 22Q 25Q 32Q 35...
Drive transistor, Q 16Q 26Q 38...Control transistor, R. Detection resistor, C... Capacitor.

Claims (1)

【特許請求の範囲】[Claims] (1)モータを駆動するための駆動トランジスタの駆動
電流を検出する検出抵抗と、前記検出抵抗による検出信
号と第1の基準信号とを比較する第1の比較回路と、前
記第1の比較回路の比較信号に基づいて、前記駆動トラ
ンジスタをオフする制御トランジスタと、を備えたモー
タ駆動回路において、 フリップフロップ回路と、 前記第1の比較回路の比較信号に基づいて、前記フリッ
プフロップ回路をセットするセット回路と、 前記フリップフロップ回路のセットリセット信号に基づ
いて、前記制御トランジスタをオンオフする制御回路と
、 前記フリップフロップ回路のセットリセット信号に基づ
いて、コンデンサの電荷の充放電を行う充放電回路と、 前記充放電回路による充放電信号と第2の基準信号とを
比較する第2の比較回路と、 前記第2の比較回路の比較信号に基づいて、前記第1の
比較回路の比較信号を無効とする無効回路と、 前記第2の比較回路の比較信号に基づいて、前記フリッ
プフロップ回路をリセットするリセット回路と、 前記第2の比較回路の比較信号に基づいて、前記第2の
基準信号を第1のレベル又は第2のレベルに可変する可
変回路と、を備え、 前記第2の基準信号が第1のレベルから第2のレベルに
保持される期間、前記第1の比較回路の比較信号を無効
とし、前記第1の比較回路による誤動作を防止すること
を特徴とするモータ駆動回路。
(1) A detection resistor that detects a drive current of a drive transistor for driving a motor, a first comparison circuit that compares a detection signal from the detection resistor with a first reference signal, and the first comparison circuit. a control transistor that turns off the drive transistor based on a comparison signal of the first comparison circuit; a flip-flop circuit; and a control transistor that sets the flip-flop circuit based on the comparison signal of the first comparison circuit. a set circuit; a control circuit that turns on and off the control transistor based on a set reset signal of the flip-flop circuit; and a charge/discharge circuit that charges and discharges a capacitor based on the set reset signal of the flip-flop circuit. , a second comparison circuit that compares the charge/discharge signal from the charge/discharge circuit with a second reference signal, and invalidates the comparison signal of the first comparison circuit based on the comparison signal of the second comparison circuit. a reset circuit that resets the flip-flop circuit based on the comparison signal of the second comparison circuit; and a reset circuit that resets the second reference signal based on the comparison signal of the second comparison circuit. a variable circuit that varies from the first level to the second level, and during a period when the second reference signal is held from the first level to the second level, the comparison signal of the first comparison circuit A motor drive circuit characterized in that the first comparator circuit is disabled to prevent malfunctions caused by the first comparison circuit.
JP2202035A 1990-07-30 1990-07-30 Motor drive circuit Expired - Lifetime JP2645907B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2202035A JP2645907B2 (en) 1990-07-30 1990-07-30 Motor drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2202035A JP2645907B2 (en) 1990-07-30 1990-07-30 Motor drive circuit

Publications (2)

Publication Number Publication Date
JPH0488897A true JPH0488897A (en) 1992-03-23
JP2645907B2 JP2645907B2 (en) 1997-08-25

Family

ID=16450854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2202035A Expired - Lifetime JP2645907B2 (en) 1990-07-30 1990-07-30 Motor drive circuit

Country Status (1)

Country Link
JP (1) JP2645907B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129671A (en) * 2004-11-01 2006-05-18 Sanyo Electric Co Ltd Protective circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169377A (en) * 1983-03-16 1984-09-25 Hitachi Ltd Motor drive circuit
JPH01164287A (en) * 1987-12-18 1989-06-28 Toshiba Corp Motor driving gear
JPH02123989A (en) * 1988-10-31 1990-05-11 Matsushita Electric Ind Co Ltd Coil-burning preventive device for brushless motor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169377A (en) * 1983-03-16 1984-09-25 Hitachi Ltd Motor drive circuit
JPH01164287A (en) * 1987-12-18 1989-06-28 Toshiba Corp Motor driving gear
JPH02123989A (en) * 1988-10-31 1990-05-11 Matsushita Electric Ind Co Ltd Coil-burning preventive device for brushless motor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129671A (en) * 2004-11-01 2006-05-18 Sanyo Electric Co Ltd Protective circuit

Also Published As

Publication number Publication date
JP2645907B2 (en) 1997-08-25

Similar Documents

Publication Publication Date Title
JPH0145806B2 (en)
US5585701A (en) Current mirror circuit constituted by FET (field effect transistor) and control system using the same
US5838526A (en) Load actuation circuit with a surge protecting function
JPH0488897A (en) Motor driving circuit
JPH03186770A (en) Current detection circuit of mos type transistor for power
US4242605A (en) Transient array drive for bipolar ROM/PROM
JP2923985B2 (en) EEPROM device
US3934157A (en) TTL circuit
KR100292607B1 (en) Semiconductor integrated circuit device
US3898625A (en) Analogue recursive process control system
JPH05283998A (en) Current switch circuit
US3806740A (en) Timing control device having a monostable multivibrator
JPH03203345A (en) Semiconductor integrated circuit device provided with test mode
JPS5854844Y2 (en) load protection circuit
JPS63285049A (en) Circuit devices in integrated circuit bus lines
JPH1127845A (en) Overcurrent protection circuit
JP3220595B2 (en) IC memory card with backup power supply
JP3145753B2 (en) Intermediate potential generation circuit
JPS6324716A (en) Excess current protection circuit
JPH0566680B2 (en)
JPH05315903A (en) Memory device used inside power control circuit
KR200213022Y1 (en) Real time controller power supply circuit
JP2540984B2 (en) Semiconductor memory device
JPS587688Y2 (en) Transistor amplifier protection circuit
JPS6022827A (en) current switch

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100509

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 14