JPH0488534A - メモリアクセス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ホストより指示されるメモリに対するリー
ドアクセスを制御するメモリアクセス制御装置に関する
ものである。

［従来の技術１ 従来、この種のメモリコントローラにおいては、メモリ
の特定アドレスに記憶されたデータの読み出しを要求す
るホスト（主としてＣＰＵ、ＤＭＡＣ等）からデータに
対するリード要求がなされると、すぐに有効なデータを
出力するのではなく、ある一定の時間が過ぎてから有効
なデータを出力する。こ、の一定の時間中は、データの
リード要求を行ったホスト側からみると待ち時間となり
、処理速度に影響を及ぼすこととなる。

一般に、メモリに対するリード要求は、アドレスが連続
して行われることが多く、従来より種々の方式によりメ
モリアクセスに関する処理速度の改善がなされている。

例えばデータのリード要求が行われたアドレスに「１」
を加算し、要求されたアドレスに連続するアドレスが示
すメモリの内容を事前に先読みし、次にデータのリード
要求が行われた時、リード要求されたアドレスと先読み
したデータのアドレスとが等しければ、先読みしたデー
タをメモリのデータとして待ち時間なしでデータ要求先
に返す処理を行っている。

［発明が解決しようとする課題１ ところが、データとして画像データのように特定の領域
に集中するようなデータ構造を有する場合、例えば第４
図に示すようにデイスプレィに表示する画像データ■を
想定すると、画像データ■に対するリードアドレスは全
てが連続ではない。

第５図は、第４図に示した画像データ■に対す画像メモ
リのメモリマツプを示す模式図である。

この図から分かるように、画像データ■は、デイスプレ
ィに対するデータとメモリ上のデータとは１対１に対応
するビットマツプに記憶されており、画像データ■を連
続してリードすると、その当該リードアドレスは一定の
差分を持って変化する特性を持つデータ構造となる。

従って、従来のように連続するアドレスに対してのみ有
効となる先読みアクセス処理では、上記のような画像デ
ータを高速に読み出すことはできず、画像データ処理効
率が著しく低下するといった問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、読出しアドレスが一定の差分を持って周期的に格
納されるといったデータの構造に着目し、メモリに格納
されたデータに対する読出しサイクル中に要求されたリ
ードアドレスを監視して最適な先読みアドレスを予測す
ることにより、特定のデータ構造を有するメモリ内デー
タを高速に読出し処理できるメモリアクセス制御装置を
得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るメモリアクセス制御装置は、アクセス要
求手段から相前後して要求されるリードアドレスを順次
監視してアドレス差分を検出する検圧手段と、この検出
手段により検出されたアドレス差分に基づいて次回のリ
ードアドレスを予測演算する演算手段と、この演算手段
により演算されたアドレスに基づいてメモリから先読み
された先読みデータを保持する保持手段と、アクセス要
求手段から要求されるメモリに対する次回のリードアク
セス時に、演算手段により演算されたリードアドレスと
アクセス要求手段から要求されるアドレスとを順次比較
して、保持手段に保持された先読みデータのアクセス要
求手段への転送を制御する制御手段とを設けたものであ
る。

［作用］ この発明においては、アクセス要求手段よりメモリに対
するリードサイクルが開始されると、検出手段がアクセ
ス要求手段から相前後して要求されるリードアドレスを
順次監視してアドレス差分を検出する。この検出したア
ドレス差分から演算手段がアドレス差分に基づいて次回
のリードアドレスを予測演算する。そして、保持手段が
演算されたアドレスに基づいてメモリから先読みされた
先読みデータを保持し、アクセス要求手段から要求され
るメモリに対する次回のリードアクセス時に、制御手段
が演算された次回のリードアドレスとアクセス要求手段
から要求されるアドレスとを順次比較して保持手段に保
持された先読みデータのアクセス要求手段への転送を制
御し、アクセス要求手段から要求されたデータとして先
読みデータを転送することを可能とする。

［実施例１ 第１図はこの発明の一実施例を示すメモリアクセス制御
装置の構成を説明するブロック図であり、１はメモリア
クセスコントローラで、画像メモリ３に対してデータの
リード要求を行うアクセス要求手段となる要求装置２（
例えばＤＭＡＣ。

ＭＰＵ等）からのアドレス線Ｌ１を介してメモリアクセ
スを受は付け、画像メモリ３から読み出された画像デー
タをデータ線Ｌ２を介して返信する。

１１はセレクタで、制御部１２から送出される切り換え
制御信号に基づいてアドレスレジスタ１３またはアドレ
スレジスタ１４の何れかを順次相互に選択しながら要求
されたリードアドレスを書き込む。アドレスレジスタ１
３またはアドレスレジスタ１４にはセレクタ１１により
順次最近の２回のリードアドレスが保持される。１５は
検出手段として機能する差分検出器で、アドレスレジス
タ１３またはアドレスレジスタ１４に保持されるリード
アドレスが有効である場合に、各アドレスデータに基づ
いて新しい方のアドレスデータから古い方のアドレスデ
ータを差し引いて差分アドレスを検出し、その差分アド
レスを加算器１７に出力する。１６はセレクタで、制御
部１２から゛送出される選択制御信号に基づいてアドレ
スレジスタ１３またはアドレスレジスタ１４の何れかの
うちから新しい方のリードアドレスを選択して、当該新
しいリードアドレスを順次加算器１７に送出する。制御
部１２は、セレクタ１１．差分検出器１５、セレクタ１
６を制御するためのもので、アドレスレジスタ１３．１
４に格納されているアドレスデータの有効性と、どちら
に新しいアドレスデータが格納されているかを管理し、
その状態をセレクタ１１．差分検出器１５．セレクタ１
６に通知する。１７は加算器で、差分検出器１５より出
力されるアドレスの差分とセレクタ１６より出力される
アドレスのデータの加算を行う。１８はメモリアクセス
制御部で、加算器１７の出力するデータが有効ならばそ
のデータをアドレスデータとして画像メモリ３へのデー
タの先読み処理を制御し、先読みされた画像データはデ
ータレジスタ２１に格納される。

１９は比較器で、要求装置２が画像メモリ３にリード要
求を行った時のアドレスと加算器１７より出力される画
像メモリ３への先読みを行った先読みアドレスを比較判
定し、その結果をメモリアクセス制御部１８およびセレ
クタ２０に通知する。メモリアクセス制御部１８は先に
示した先読み制御の他に比較器１９の通知して（る比較
判定の結果が現在、要求装置２が画像メモリ３に対して
行っているリード要求のアドレスとデータの先読みを行
ったアドレスが異なることを示すものである場合には、
画像メモリ３に対して要求装置２の要求するリード要求
のアドレスについて画像メモリ３にデータのリードも行
う。

この結果、画像メモリ３より出力されるデータは、セレ
クタ２０に入力される。セレクタ２０は比較器１９の通
知してくる結果が、現在要求装置２が画像メモリ３に対
して行っているリード要求のアドレスとデータの先読み
を行ったアドレスとが等しいことを示すものであれば、
データレジスタ２１に格納されている先読みしたデータ
を、さもなければメモリアクセス制御部１８が画像メモ
リ３に対して行うデータのリード結果を要求装置２に返
すための切り換えを行う。Ｌ３はアドレス線で、画像メ
モリ３に対して行われるリード要求のアドレスを指示す
る。Ｌ４はデータ線で、リード要求に対して読み出され
たデータをデータレジスタ２１またはセレクタ２０に出
力する。

このように構成されたメモリアクセス制御装置において
、アクセス要求手段となる要求装置２よリメモリ（この
実施例では画像メモリ３）に対するリードサイクルが開
始されると、検出手段（この実施例では差分検出器１５
）が要求装置２から相前後して要求されるリードアドレ
スを順次監視してアドレス差分を検出する。この検出し
たアドレス差分から演算手段（この実施例では力す算器
１７）がアドレス差分に基づいて次回のリードアドレス
を予測演算する。そして、保持手段（この実施例ではデ
ータセレクタ２１）が演算されたアドレスに基づいてメ
モリから先読みされた先読みデータを保持し、要求装置
２から要求される画像メモリ３に対する次回のリードア
クセス時に、制御手段（この実施例ではメモリアクセス
制御部１８、比較器１９．セレクタ２０等により構成）
が演算された次回のリードアドレスと要求装置２から要
求されるアドレスとを順次比較してデータレジスタ２１
に保持された先読みデータのアクセス要求手段への転送
を制御し、要求装置２から要求されたデータとして先読
みデータを転送する。

次に、第２図、第３図を参照しながらこの発明に係るメ
モリアクセス制御装置におけるデータ処理動作について
説明する。

第２図は、第１図に示したメモリアクセスコントローラ
１と要求装置２とのデータ処理状態を説明する模式図で
あり、横軸は時間を示す。

図において、ＴＯ，Ｔ２．Ｔ４はリードタイミングを示
し、この間に要求装置２が画像メモリ３に対してデータ
のリードを行っていることを示す。Ｔｌ、Ｔ３．Ｔ５は
先読み処理タイミングを示し、リードタイミングＴｏ、
Ｔ２．Ｔ４とは競合しない空き時間を利用して、差分ア
ドレスに対応するデータがデータレジスタ２１に格納さ
れる。

なお、リードタイミングＴｏ、Ｔ２．Ｔ４は要求装置２
の行うリード処理の最短の時間を示し、この発明に係る
先読み処理を実行しない場合には、リードタイミングＴ
ｏ、Ｔ２．Ｔ’４において画像メモリ３のデータが有効
となるまでの時間を満たす時間が加算される。

第３図はこの発明に係るメモリアクセス処理手順の一例
を説明するフローチャートである。なお、（１）〜（７
）は各ステップを示す。

先ず、要求装置２が画像メモリ３にデータのリード要求
を行ったかどうかを判断しく１）、リード要求が行われ
たら、アドレスレジスタ１３．１４に格納されているデ
ータの有効性（例えば現在までに要求装置２が画像メモ
リ３に対して一度もリード要求を行っていないか、また
は−度しかリード要求を行っていない状態であれば、ア
ドレスレジスタ１３．１４の開方もしくは一方に格納さ
れているデータは無効である）を詭べ、さらにアドレス
レジスタ１３およびアドレスレジスタ１４に格納されて
いるデータが有効であれば、比較器１９の通知してくる
比較判定結果を調べ（２）、比較器１９の通知して（る
比較判定結果が加算器１７の出力によって示される画像
メモリ３に対するデータの先読みを行ったアドレスと現
在の要求装置２が画像メモリ３に対してリード要求を行
っているアドレスとが等しいことを示すものである場合
には、ステップ（３）に進み、さもなければステップ（
４）に進む。

すなわち、アドレスレジスタ１３．１４の内容がともに
有効で、かつ画像メモリ３に対してデータの先読みを行
ったアドレスと現在の要求装置２が画像メモリ３に対し
てリード要求を行っているアドレスが等しいかどうかを
判断しく２）　　ＹＥＳならば要求装置２が現在画像メ
モリ３に対してリード要求の結果として、先読みされて
いるデータが正しいものとしてデータレジスタ２１に格
納されているデータを要求装置２に返しく３）、ステッ
プ（５）以降に進み、Ｎｏならば先読みされているデー
タは無効として、メモリアクセス制御部１８が現在の要
求装置２が画像メモリ３に対して行っているリード要求
を実行しく４）、その結果を要求装置２に返信する。

次いで、要求装置２が画像メモリ３に対して要求したリ
ード要求のアドレスをアドレスレジスタ１３またはアド
レスレジスタ１４のどちらかに格納する（５）　　なお
、格納するアドレスレジスタ１３．１４の選択は、制御
部１２によって行われ、より古いアドレスデータを保持
しているレジスタに対して新しいアドレスが格納される
。

次いで、アドレスレジスタ１３．１４に格納されている
データの有効性を判定しく６）　　Ｎｏならばステップ
（１）に戻り、ＹＥＳ、すなわちともにデータが有効で
あれば、制御部１２の通知してくる内容に従ってアドレ
スレジスタ１３およびアドレスレジスタ１４に格納され
ているデータに基づいてアドレス差分の検出を行い、そ
して、画像メモリ３に対して先読みを行うアドレスを生
成し、メモリアクセス制御部１８によって先読みを行い
、その結果をデータレジスタ２１に格納して（７）　　
一連の処理が終了したらステップ（１）に戻る。

なお、上記実施例では２つのアドレスレジスタ１３．１
４を有し、各アドレスレジスタ１３゜１４に最近２回の
画像メモリ３に対するリード要求のアドレスを保持する
ことで、差分の検出および先読みするアドレスの保持を
達成しているが、これに限定されるものではなく、他の
構成であっても良い。

また、上記実施例では画像メモリ３に対してリード要求
を行う要求装置２とメモリアクセスコントローラ１とが
独立する構成とする場合について説明したが、このよう
な構成に限定されるものではなく、例えば画像メモリ３
に対してリード要求を行う装置中に組み込まれる構成で
あっても差し支えない。

［発明の効果〕 以上説明したように、この発明はアクセス要求手段から
相前後して要求されるリードアドレスを順次監視してア
ドレス差分を検出する検出手段と、この検出手段により
検出されたアドレス差分に基づいて次回のリードアドレ
スを予測演算する演算手段と、この演算手段により演算
されたアドレスに基づいてメモリから先読みされた先読
みデータを保持する保持手段と、アクセス要求手段から
要求されるメモリに対する次回のリードアクセス時に、
演算手段により演算されたリードアドレスとアクセス要
求手段から要求されるアドレスとを順次比較して、保持
手段に保持された先読みデータのアクセス要求手段への
転送を制御する制御手段とを設けたので、連続したアド
レスでなく一定の差分をもったアドレスの連続アクセス
が行われるようなメモリに対してリードサイクルを実行
する場合、アクセス要求手段に対して有効なデータを先
読みすることができる。従って、特定のデータ構造を有
するメモリ内データを高速に読出し処理できる等の効果
を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すメモリアクセス制御
装置の構成を説明するブロック図、第２図は、第１図に
示したメモリアクセスコントローラと要求装置とのデー
タ処理状態を説明する模式図、第３図はこの発明に係る
メモリアクセス処理手順の一例を説明するフローチャー
ト、第４図は表示用の画像データの構造を説明する模式
図、第５図は、第４図に示した画像データに対す画像メ
モリのメモリマツプを示す模式図である。 図中、１はメモリアクセスコントローラ、２は要求装置
、３は画像メモリ、１１，１６．２０はセレクタ、１２
は制御部、１３．１４はアドレスレジスタ、１５は差分
検出器、１７は加算器、１８はメモリアクセス制御部、
１９は比較器、２１はデータセレクタである。 第２図 を 第４図 朱 図 弔 図

Claims (1)

【特許請求の範囲】
1. 　メモリに対してデータのリード要求を行うアクセス要
   求手段と、このアクセス要求手段からのリードアドレス
   に基づいて前記メモリから読み出されたデータを前記ア
   クセス要求手段に転送するアクセス制御手段とを備えた
   メモリアクセス制御装置において、前記アクセス要求手
   段から相前後して要求されるリードアドレスを順次監視
   してアドレス差分を検出する検出手段と、この検出手段
   により検出されたアドレス差分に基づいて次回のリード
   アドレスを予測演算する演算手段と、この演算手段によ
   り演算されたアドレスに基づいて前記メモリから先読み
   された先読みデータを保持する保持手段と、前記アクセ
   ス要求手段から要求される前記メモリに対する次回のリ
   ードアクセス時に、前記演算手段により演算されたリー
   ドアドレスと前記アクセス要求手段から要求されるアド
   レスとを順次比較して、前記保持手段に保持された先読
   みデータの前記アクセス要求手段への転送を制御する制
   御手段とを具備したことを特徴とするメモリアクセス制
   御装置。