JPH0486997A - フィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は周期計測をしてアナログメータを駆動するシ
ステムのフィルタ回路に関する。

【従来の技術】

従来のフィルタ回路としては例えば第３図および第４図
に示すようなものがある。第３図において、ｌはパルス
カウント方式〇カウンタで、このカウンタ１はセンサ（
図示せず）が検出した入力周波数ｆを一定のゲート時間
Ｔ、たけ計数するものである。 すなわち、パルスカウント方式は第５図（ａ）に示すよ
うにゲート信号（パルス）の立上りから立下りまでの時
間Ｔｓにカウンタ１に入力される入力周波数ｆの計数結
果を計測値出力としてアナログメータを駆動する信号処
理方式である。 また、第４図において、２は周期計測方式〇カウンタで
、このカウンタ２は一定の周波数のクロック信号ｃｋを
センサ（図示せず）が検出した入力信号ｆの周期時間Ｔ
ｓだけ計数するものである。 周期計測方式は第５図（ｂ）に示すように入力信号ｆの
周期時間Ｔ８に入力されるクロック信号ｃｋを計数した
計数結果を計測値としてアナログメータを駆動する信号
処理方式である。

【発明が解決しようとする課題】

しかしながら、第３図に示すような従来のフィルタ回路
にあっては、入力周波数を積分するため周波数変動（周
期変動）に対する針振れ（サンプリングエラー）は小さ
いが、応答性がゲート時間で制限されるため、扱う周波
数が低いときは応答性が遅くなるという問題点があった
。 また、第４図に示すような従来のフィルタ回路は入力周
波数の一周期毎にデータが更新されるため、応答性は早
いが周期変動があった場合（第５図（１））参照）、針
振れ（サンプリングエラー）となるという問題点があっ
た。 この発明は上記のような問題点を解消するためになされ
たもので、周期計測により早い応答性を確保し、サンプ
リングエラーを防止し、さらに周期を周波数に変換した
後、平均化処理を行うようにするフィルタ回路を得るこ
とを目的とする。

【課題を解決するための手段】

この発明に係るフィルタ回路はセンサから出力されるパ
ルス信号の周期を求める周期計測部と、この周期計測部
から時系列的に出力される周期信号の移動平均を求める
周期平均化処理回路と、この周期平均化処理回路で求め
た周期平均を逆算し、周期平均に対する周波数を求める
周波数算出回路と、この周波数算出回路からの出力信号
の周波数平均を求める周波数平均化処理回路と、この周
波数平均化処理回路の出力信号に比例した出力を発生し
、振れ角を決定する駆動回路とで構成されている。

【作用】

この発明におけるフィルタ回路はセンサから出力される
パルス信号の周期を周期計測部により求め、この周期計
測部から時系列的に出力される周期信号の移動平均を求
めると共に、求めた周期平均を逆算し、周期平均に対す
る周波数を求め、求めた周波数から周波数平均を求めて
その出力信号に比例した出力を発生し、振れ角を決定し
てメータを駆動するようにしたことにより早い応答性を
確保し、サンプリングエラーを防止すると共に、周波数
の平均化により適度な応答性と滑らかなムーブメントの
動きが得られる。

【実施例】

以下、この発明を図面に基づいて詳細に説明する。 第１図はこの発明の一実施例を示すブロンク図、第２図
は第１のフローチャートである。まず構成を説明すると
、３は入力信号ｆ７の周期計測部、４は周期計測部３で
周期計測されたｍ＋１個のデータを保持するシフトレジ
スタ、５はシフトレジスタ４が保持するｍ＋１個のデー
タを加算し、その結果をｍ＋１で割算する周期平均化処
理回路、６は周期平均化処理回路５０周期平均Ｔ。を保
持するレジスタで、これら周期計測部３、シフトレジス
タ４、周期平均化処理回路５およびレジスタ６により周
期フィルタ７を構成する。 ８は一定時間Ｔｓ毎に周期Ｔ０をサンプリングして周波
数Ｆａに変換する周波数算出回路である逆算回路、９は
逆算回路８の演算結果を保持するシフトレジスタ、ｌＯ
はシフトレジスタ９が保持するｎ個の周波数を加算し、
その結果をｎで割り算する周波数平均化処理回路、１１
は周波数平均化処理回路１０よりの周波数平均Ｆ。に比
例した出力を発生し、アナログメータ１２を駆動する駆
動回路で、逆算回路８、シフトレジスタ９、周期平均化
処理回路工０および駆動回路ＩＩにより周波数フィルタ
１３を構成する。 次に動作について説明する。 まず、周期計測部３において入力信号ｆ７のエツジ毎に
クコツクｃｋによりその周期Ｔ１を計測する。この周期
計測と同期して周期平均化処理回路５により過去ｍ＋１
個の周期Ｔ７を加算し、その結果をｍ、＋１で割り算し
て周期平均化処理して周期平均Ｔ０を求める。この結果
はレジスタ６にストアしておく。 一方、これとは非同期に一定時間Ｔ５おきに周期平均Ｔ
０をサンプリングし、逆算回路８により周期を逆算して
周波数Ｆ、を求める。そして、今まで求めたｎ＋１個の
周波数Ｆ１を加算し、その結果を周波数平均化処理回路
１０によりｎ＋１で割り算して平均化処理して周波数平
均Ｆ０を求める。駆動回路１１は求めた周波数平均Ｆ０
の値に対し振れ角を決定し、アナログメータ１２を駆動
する。 なお、上記実施例では周期平均化処理回路５により求め
る周期平均Ｔ。の求め方を としたが、 ｍ　　　　　　　　ｍ であっても良い。 また、上記実施例では周波数平均化処理回路１０により
求める周波数平均Ｆ。の求め方をとしたが、 ｎ　　　　　　　　ｎ であっても良い。

【発明の効果】

以上説明してきたようにこの発明によれば、その構成を
センサから出力されるパルス信号の周期を求める周期計
測部と、この周期計測部から時系列的に出力される周期
信号の移動平均を求める周期平均化処理回路と、この周
期平均化処理回路で求めた周期平均を逆算し、周期平均
に対する周波数を求める周波数算出回路と、この周波数
算出回路からの出力信号の周波数平均を求める周波数平
均化処理回路と、この周波数平均化処理回路の出力信号
に比例した出力を発生し、振れ角を決定する駆動回路と
したため、周期計測による応答性の改善を可能とし、周
期データの平均化によるサンプリングエラーを防止し、
周波数の平均化による適度な応答性と滑らかなムーブメ
ントの動きが可能となるという効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の動作を説明するフローチャート、第３図は従
来のフィルタ回路の一例を示すブロック図、第４図は従
来のフィルタ回路の他の例を示すブロック図、第５図（
ａ）は第３図の動作を説明するフローチャート、同図（
ｂ）は第４図の動作を説明するフローチャートである。 ３・・・周期計測部　　　５・・・周期平均化処理回路
８・・・周波数算出回路 １０・・・周波数平均化処理回路 １１・・・駆動回路

Claims (1)

【特許請求の範囲】
1. 　センサから出力されるパルス信号の周期を求める周期
   計測部（３）と、この周期計測部から時系列的に出力さ
   れる周期信号の移動平均を求める周期平均化処理回路（
   ５）と、この周期平均化処理回路で求めた周期平均を逆
   算し、周期平均に対する周波数を求める周波数算出回路
   （８）と、この周波数算出回路からの出力信号の周波数
   平均を求める周波数平均化処理回路（１０）と、この周
   波数平均化処理回路の出力信号に比例した出力を発生し
   、振れ角を決定する駆動回路（１１）とを備えたフィル
   タ回路。