[go: up one dir, main page]

JPH0481894B2 - - Google Patents

Info

Publication number
JPH0481894B2
JPH0481894B2 JP61255023A JP25502386A JPH0481894B2 JP H0481894 B2 JPH0481894 B2 JP H0481894B2 JP 61255023 A JP61255023 A JP 61255023A JP 25502386 A JP25502386 A JP 25502386A JP H0481894 B2 JPH0481894 B2 JP H0481894B2
Authority
JP
Japan
Prior art keywords
gate
voltage
source
resistor
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61255023A
Other languages
Japanese (ja)
Other versions
JPS63153916A (en
Inventor
Yukio Iitaka
Shuichiro Yamaguchi
Takeshi Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to US07/078,791 priority Critical patent/US4801822A/en
Priority to CA 543599 priority patent/CA1275708C/en
Priority to KR1019870008570A priority patent/KR900005818B1/en
Priority to GB8718919A priority patent/GB2194699B/en
Priority to FR8711362A priority patent/FR2602620B1/en
Priority to SE8703111A priority patent/SE500062C2/en
Priority to IT4829587A priority patent/IT1211712B/en
Priority to DE19873726682 priority patent/DE3726682A1/en
Publication of JPS63153916A publication Critical patent/JPS63153916A/en
Publication of JPH0481894B2 publication Critical patent/JPH0481894B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は、光信号によつて動作する半導体スイ
ツチ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a semiconductor switch circuit operated by an optical signal.

(背景技術) 第3図に従来の半導体スイツチ回路を示す。こ
の回路においては、2つの光起電力ダイオードア
レイ1,10を用いており、入射光が同時に2つ
の光起電力ダイオードアレイ1,10に照射され
るようにしている。入射光が有る場合には、デプ
レツシヨンモードのJFETよりなる駆動用FET4
は光起電力ダイオードアレイ10の出力電圧によ
りオフ状態とされ、出力用のMOSFET3のゲー
ト・ソース間容量は光起電力ダイオードアレイ1
の出力により急速に充電される。次に、入射光が
無い場合には、デプレツシヨンモードの駆動用
FET4のゲート・ソース間に蓄積されていた電
荷は抵抗器9を介して放電され、駆動用FET4
のゲート・ソース間の電位差は無くなる。しがた
つて、デプレツシヨンモードの駆動用FET4は
オン状態となつて、出力用MOSFET3のゲー
ト・ソース間容量に蓄えられた電荷を急速に放電
し、出力用MOSFET3をオフさせる。
(Background Art) FIG. 3 shows a conventional semiconductor switch circuit. In this circuit, two photovoltaic diode arrays 1 and 10 are used so that incident light is simultaneously irradiated onto the two photovoltaic diode arrays 1 and 10. When there is incident light, the driving FET 4 consisting of a depletion mode JFET
is turned off by the output voltage of the photovoltaic diode array 10, and the gate-source capacitance of the output MOSFET 3 is set to the output voltage of the photovoltaic diode array 1.
The output of the battery charges the battery quickly. Next, when there is no incident light, it is used for depletion mode driving.
The charge accumulated between the gate and source of FET4 is discharged through resistor 9, and
The potential difference between the gate and source disappears. Eventually, the depletion mode driving FET 4 turns on, rapidly discharging the charge stored in the gate-source capacitance of the output MOSFET 3, and turning the output MOSFET 3 off.

この従来例にあつては、出力用MOSFET3の
ゲート・ソース間容量を急速に充・放電するため
に、光起電力ダイオードアレイ10と、抵抗器
9、及び、デプレツシヨンモードの駆動用FET
4を用いているが、光起電力ダイオードアレイ1
0は光起電力ダイオードを十数個直列に並べて構
成する必要があり、第3図の破線で囲まれた出力
用MOSFET3の駆動回路を1チツプの半導体集
積回路で製作しようとする場合に、チツプ上に光
起電力ダイオードアレイ10が大きなスペースを
占めることになり、チツプ面積が増大し、歩留ま
りが低下するという問題があつた。
In this conventional example, in order to rapidly charge and discharge the gate-source capacitance of the output MOSFET 3, a photovoltaic diode array 10, a resistor 9, and a depletion mode driving FET are used.
4, but photovoltaic diode array 1
0 needs to be constructed by arranging ten or more photovoltaic diodes in series, and when trying to manufacture the drive circuit for the output MOSFET 3 surrounded by the broken line in Fig. 3 using a single-chip semiconductor integrated circuit, the chip The problem is that the photovoltaic diode array 10 occupies a large space on top, increasing the chip area and reducing yield.

(発明の目的) 本発明は、上述のような点に鑑みてなされたも
のであり、その目的とするとことは、1シリーズ
の光起電力ダイオードアレイのみにより、出力用
MOSFETのゲート・ソース間容量を急速に充放
電できるようにして、入力感度を上げ、且つ、高
速動作を可能とした半導体スイツチ回路を提供す
るにある。
(Object of the Invention) The present invention has been made in view of the above-mentioned points, and its purpose is to provide output power using only one series of photovoltaic diode arrays.
To provide a semiconductor switch circuit which can rapidly charge and discharge the gate-source capacitance of a MOSFET, increase input sensitivity, and enable high-speed operation.

(発明の開示) 本発明に係る半導体スイツチ回路は、第1図ま
たは第2図に示すように、光信号を受光して光起
電力を発生する光起電力ダイオードアレイ1と、
光起電力ダイオードアレイ1と直列的に接続され
た抵抗器2と、光起電力ダイオードアレイ1の光
起電力を前記抵抗2を介してゲート・ソース間に
印加されて第1のインピーダンス状態から第2の
インピーダンス状態に切替わる出力用MOSFET
3と、出力用MOSFET3のゲート・ソース間に
ドレイン・ソース間を接続され、前記抵抗器2の
両端にゲート・ソース間を接続されて、光起電力
ダイオードアレイ1の電圧発生時には前記抵抗器
2の両端電圧にてオフ状態にバイアスされるデプ
レツシヨンモードの駆動用FET4と、一対の端
子を前記抵抗器2の一対の端部にそれぞれ接続さ
れ、前記一対の端子間に前記デプレツシヨンモー
ドの駆動用FET4のスレシヨルド電圧よりも絶
対値として高い電圧が前記デプレツシヨンモード
の駆動用FET4をオフ状態にバイアスする方向
に印加されているときに当該方向に導通するノー
マリ・オフ素子5とを有し、前記ノーマリ・オフ
素子5は前記一対の端子のみを介して電圧を印加
され、導通時の通電電流にて前記出力用
MOSFET3のゲート・ソース間容量を充電する
ように接続して成るものである。
(Disclosure of the Invention) As shown in FIG. 1 or 2, the semiconductor switch circuit according to the present invention includes a photovoltaic diode array 1 that receives an optical signal and generates a photovoltaic force;
A resistor 2 is connected in series with the photovoltaic diode array 1, and the photovoltaic force of the photovoltaic diode array 1 is applied between the gate and source via the resistor 2 to change the impedance state from the first impedance state to the first impedance state. Output MOSFET that switches to 2 impedance states
3, and the drain and source are connected between the gate and source of the output MOSFET 3, and the gate and source are connected to both ends of the resistor 2, so that when the photovoltaic diode array 1 generates a voltage, the resistor 2 A depletion mode driving FET 4 is biased into the off state with a voltage across the terminals, and a pair of terminals are respectively connected to the pair of ends of the resistor 2, and the depletion mode When a voltage higher in absolute value than the threshold voltage of the driving FET 4 in the depletion mode is applied in a direction that biases the driving FET 4 to the off state, the normally-off element 5 conducts in that direction. A voltage is applied to the normally-off element 5 only through the pair of terminals, and the output current is applied to the normally-off element 5 when it is conductive.
It is connected to charge the gate-source capacitance of MOSFET3.

以下、本発明の実施例について説明する。 Examples of the present invention will be described below.

実施例 1 第1図は本発明の一実施例の回路である。本実
施例にあつては、前記ノーマリ・オフ素子5とし
て、ツエナーダイオード5aを用いており、この
ツエナーダイオード5aは駆動用FET4のスレ
シヨルド電圧よりも高いツエナー電圧を有してお
り、導通時にはそのツエナー電流にて出力用
MOSFET3のゲート・ソース間容量を充電する
ような極性に接続されている。
Embodiment 1 FIG. 1 shows a circuit of an embodiment of the present invention. In this embodiment, a Zener diode 5a is used as the normally-off element 5, and this Zener diode 5a has a Zener voltage higher than the threshold voltage of the drive FET 4, and when conductive, the Zener diode 5a For output with current
The polarity is connected to charge the gate-source capacitance of MOSFET3.

出力用MOSFET3としては、エンハンスメン
トモードのNチヤンネルMOSFETを用いてお
り、ドレイン側がソース側に対して正電位となる
ように、負荷7及び電源8を接続されている。ま
た、本実施例にあつては、デプレツシヨンモード
の駆動用FET4としては、接合型FET(JFET)
を用いている。光起電力ダイオードアレイ1に
は、発光ダイオードのような発光素子からの光信
号が入射される。
As the output MOSFET 3, an enhancement mode N-channel MOSFET is used, and the load 7 and power supply 8 are connected so that the drain side has a positive potential with respect to the source side. In addition, in this embodiment, the depletion mode driving FET 4 is a junction FET (JFET).
is used. The photovoltaic diode array 1 receives optical signals from light emitting elements such as light emitting diodes.

以下、第1図実施例回路の動作について説明す
る。光信号が受光されると、光起電力ダイオード
アレイ1は電流を発生する。この電流は常時はオ
ン状態にある駆動用FET4を介して抵抗器2に
流れる。抵抗器2の両端に発生する電圧が、駆動
用FET4のスレシヨルド電圧を越えると、駆動
用FET4がオフする。これによつて、光起電力
ダイオードアレイ1からの電流は、出力用
MOSFET3のゲート・ソース間容量を充電し、
MOSFET3のゲート電位を上昇させて、
MOSFET3をOFF状態からON状態へと移行さ
せる。この過渡的な状態の時、MOSFET3のド
レイン電位は電源電圧からゼロ電位にまで低下す
る。そのため、MOSFET3のゲート・ドレイン
間電位差も大きく変化し、その間の容量に蓄えら
れた電荷を光起電力ダイオードアレイ1を通して
放電する必要がある。この放電時間が、回路全体
の応答時間の大部分を占めている。この放電時間
を決定するのが、光起電力ダイオードアレイ1と
抵抗器2を流れる電流であり、抵抗器2の抵抗値
が大きいと、ここを流れる電流が少なくなり、応
答時間が遅くなる。反面、この抵抗器2の抵抗値
が大きいと、少しの光電流で駆動用FET4を
OFFさせることができ、入力感度が良くなる。
そこで、入力感度は良くしたままで、応答時間も
速くするために、抵抗器2の両端にツエナーダイ
オード5aを接続し、出力用MOSFET3がOFF
状態からON状態へ移行する過渡的な時間におい
ては、ツエナーダイオード5aを通つて電流が流
れ、応答時間を短くする。過渡的な状態が終了す
ると、つまり、出力用MOSFET3のゲート・ド
レイン間容量の放電と、ゲート・ソース間容量の
充電が完了して、出力用MOSFET3のゲート・
ソース間電圧が上昇すると、抵抗器2を流れる電
流は少なくなり、この部分の電圧降下が小さくな
つて、ツエナー電圧以下となつた時点でツエナー
ダイオード5aは非導通状態となる。その後は、
駆動用FET4のドレイン・ソース間を介して僅
かな電流が流れ、抵抗器2に生じる電圧によつて
駆動用FET4が高インピーダンス状態に保持さ
れるようになつている。
The operation of the circuit according to the embodiment shown in FIG. 1 will be explained below. When an optical signal is received, the photovoltaic diode array 1 generates a current. This current flows to the resistor 2 via the drive FET 4 which is normally in an on state. When the voltage generated across the resistor 2 exceeds the threshold voltage of the drive FET 4, the drive FET 4 is turned off. This allows the current from the photovoltaic diode array 1 to be directed to the output
Charge the gate-source capacitance of MOSFET3,
By increasing the gate potential of MOSFET3,
Move MOSFET3 from OFF state to ON state. During this transient state, the drain potential of MOSFET 3 drops from the power supply voltage to zero potential. Therefore, the potential difference between the gate and drain of the MOSFET 3 also changes significantly, and it is necessary to discharge the charge stored in the capacitance between them through the photovoltaic diode array 1. This discharge time occupies most of the response time of the entire circuit. This discharge time is determined by the current flowing through the photovoltaic diode array 1 and the resistor 2. If the resistance value of the resistor 2 is large, the current flowing therethrough will be small and the response time will be slow. On the other hand, if the resistance value of this resistor 2 is large, the drive FET 4 can be activated by a small amount of photocurrent.
It can be turned off, improving input sensitivity.
Therefore, in order to speed up the response time while maintaining good input sensitivity, a Zener diode 5a is connected across resistor 2, and output MOSFET 3 is turned off.
During the transition time from the ON state to the ON state, current flows through the Zener diode 5a, shortening the response time. When the transient state ends, that is, the discharge of the gate-drain capacitance of the output MOSFET 3 and the charging of the gate-source capacitance are completed, and the gate-drain capacitance of the output MOSFET 3 is completed.
When the source-to-source voltage increases, the current flowing through the resistor 2 decreases, and the voltage drop in this portion decreases, and the Zener diode 5a becomes non-conductive when the voltage drops below the Zener voltage. After that,
A small amount of current flows between the drain and source of the driving FET 4, and the voltage generated across the resistor 2 keeps the driving FET 4 in a high impedance state.

光信号が入射されなくなると、光起電力ダイオ
ードアレイ1からの電流がなくなる。このめ、駆
動用FET4のゲート・ソース間電圧が下がり、
駆動用FE4がオン状態となつて、出力用
MOSFET3のゲート・ソース間容量に蓄積され
ていた電荷が駆動用FET4を通つて急速に放電
される。これによつて、出力用MOSFET3はオ
フ状態となり、リレー出力端子6,6′間が遮断
される。なお、駆動用FET4のゲート・ソース
間容量の蓄積電荷は抵抗器2を介して放電される
ことになるが、駆動用FET4は出力用MOSFET
3に比べると遥かに容量が小さいので、その放電
に要する時間は短い。
When no optical signal is incident, the current from the photovoltaic diode array 1 disappears. For this reason, the gate-source voltage of drive FET4 decreases,
Drive FE4 turns on and output
The charge accumulated in the gate-source capacitance of MOSFET 3 is rapidly discharged through drive FET 4. As a result, the output MOSFET 3 is turned off, and the connection between the relay output terminals 6 and 6' is cut off. Note that the accumulated charge in the gate-source capacitance of the drive FET 4 will be discharged via the resistor 2, but the drive FET 4 is connected to the output MOSFET.
Since the capacity is much smaller than that of Type 3, the time required for its discharge is short.

実施例 2 第2図は本発明の他の実施例である。本実施例
にあつては、前記ノーマリ・オフ素子5として、
ゲート・ドレイン間を短絡したエンハンスメント
モードのFET5bを用いており、このFET5b
は駆動用FET4のスレシヨルド電圧よりも高い
スレシヨルド電圧を有しており、導通時にはその
ドレイン電流にて出力用MOSFET3のゲート・
ソース間容量を充電するような極性に接続されて
いる。
Embodiment 2 FIG. 2 shows another embodiment of the present invention. In this embodiment, the normally-off element 5 includes:
An enhancement mode FET5b with the gate and drain shorted is used, and this FET5b
has a threshold voltage higher than the threshold voltage of drive FET 4, and when conductive, its drain current flows through the gate of output MOSFET 3.
Connected to the polarity to charge the source-to-source capacitance.

エンハスメントモードのFET5bは、ゲー
ト・ソース間に電圧が印加されていないときに
は、ドレイン・ソース間がOFF状態となつてお
り、ゲート・ソース間に所定のスレシヨルド電圧
以上の電圧が印加されると、ドレイン・ソース間
が導通状態となる。したがつて、ゲート・ドレイ
ン間を短絡して使用すれば、ドレイン・ソース間
の電圧が所定のスレシヨルド電圧以上となつたと
きにのみドレイン・ソース間が導通状態となるよ
うに作用し、第1図実施例におけるツエナーダイ
オード5aと置き換えることができる。第2図実
施例のその他の動作については、第1図実施例と
同様であるので、重複する説明は省略する。
In enhancement mode FET 5b, when no voltage is applied between the gate and source, the drain and source are in the OFF state, and when a voltage higher than a predetermined threshold voltage is applied between the gate and source, The drain and source become conductive. Therefore, if the gate and drain are used with a short circuit, the drain and source will become conductive only when the voltage between the drain and source exceeds a predetermined threshold voltage, and the first It can be replaced with the Zener diode 5a in the illustrated embodiment. The other operations of the embodiment shown in FIG. 2 are the same as those of the embodiment shown in FIG. 1, and therefore redundant explanation will be omitted.

なお、前記各実施例においては、デプレツシヨ
ンモードの駆動用FET4として、接合型のFET
(JFET)を用いているが、デプレツシヨンモー
ドのMOSFETやSITを用いても構わない。また、
出力用MOSFET3についても、Pチヤンネル型
のものやデプレツシヨンモードのものに置き換え
ることが可能である。
In each of the above embodiments, a junction type FET is used as the depletion mode driving FET 4.
(JFET), but a depletion mode MOSFET or SIT may also be used. Also,
The output MOSFET 3 can also be replaced with a P-channel type or depletion mode type.

(発明の効果) 以上のように、本発明においては、光起電力ダ
イオードアレイの光起電力を抵抗器を介して出力
用MOSFETのゲート・ソース間に印加し、出力
用MOSFETのゲート・ソース間に接続されたデ
プレツシヨンモードの駆動用FETを前記抵抗器
の両端電圧にてバイアス・オフするようにしたか
ら、1シリーズの光起電力ダイオードアレイによ
り出力用MOSFETと駆動用FETとを制御するこ
とができ、また、前記抵抗器と並列に駆動用
FETのスレシヨルド電圧よりも絶対値として高
い電圧が前記デプレツシヨンモードの駆動用
FETをオフ状態にバイアスする方向に印加され
ているときに導通するノーマリ・オフ素子を接続
したから、光起電力ダイオードアレイが電圧を発
生した過渡期においては、前記ノーマリ・オフ素
子を介して出力用MOSFETのゲート・ドレイン
間容量の放電を急速に行うことができ、したがつ
て、スイツチング時間を短縮することができると
いう効果がある。
(Effects of the Invention) As described above, in the present invention, the photovoltaic force of the photovoltaic diode array is applied between the gate and source of the output MOSFET via the resistor, and the photovoltaic force is applied between the gate and source of the output MOSFET. Since the depletion mode drive FET connected to is biased off by the voltage across the resistor, the output MOSFET and drive FET are controlled by a 1 series photovoltaic diode array. Can also be used for driving in parallel with the resistor
A voltage higher in absolute value than the threshold voltage of the FET is used to drive the depletion mode.
Since we connected a normally-off element that conducts when the voltage is applied in a direction that biases the FET into the off state, during the transient period when the photovoltaic diode array generates voltage, the output is output via the normally-off element. This has the effect that the gate-drain capacitance of the MOSFET can be rapidly discharged, and the switching time can therefore be shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の回路図、第2図は
本発明の他の実施例の回路図、第3図は従来例の
回路図である。 1は光起電力ダイオードアレイ、2は抵抗器、
3は出力用MOSFET、4は駆動用FET、5はノ
ーマリ・オフ素子、5aはツエナーダイオード、
5bはエンハンスメントモードのFETである。
FIG. 1 is a circuit diagram of one embodiment of the present invention, FIG. 2 is a circuit diagram of another embodiment of the present invention, and FIG. 3 is a circuit diagram of a conventional example. 1 is a photovoltaic diode array, 2 is a resistor,
3 is an output MOSFET, 4 is a drive FET, 5 is a normally-off element, 5a is a Zener diode,
5b is an enhancement mode FET.

Claims (1)

【特許請求の範囲】 1 光信号を受光して光起電力を発生する光起電
力ダイオードアレイと、光起電力ダイオードアレ
イと直列的に接続された抵抗器と、光起電力ダイ
オードアレイの光起電力を電気抵抗器を介してゲ
ート・ソース間に印加されて第1のインピーダン
ス状態から第2のインピーダンス状態に切替わる
出力用MOSFETと、出力用MOSFETのゲー
ト・ソース間にドレイン・ソース間を接続され、
前記抵抗器の両端にゲート・ソース間を接続され
て、光起電力ダイオードアレイの電圧発生時には
前記抵抗器の両端電圧にてオフ状態にバイアスさ
れるデプレツシヨンモードの駆動用FETと、一
対の端子を前記抵抗器の一対の端部にそれぞれ接
続され、前記一対の端子間に前記デプレツシヨン
モードの駆動用FETのスレシヨルド電圧よりも
絶対値として高い電圧が前記デプレツシヨンモー
ドの駆動用FETをオフ状態にバイアスする方向
に印加されているときに当該方向に導通するノー
マリ・オフ素子とを有し、前記ノーマリ・オフ素
子は前記一対の端子のみを介して電圧を印加さ
れ、導通時の通電電流にて前記出力用MOSFET
のゲート・ソース間容量を充電するように接続さ
れていることを特徴とする半導体スイツチ回路。 2 前記ノーマリ・オフ素子は、駆動用FETの
スレシヨルド電圧よりも絶対値として高いツエナ
ー電圧を有するツエナーダイオードであることを
特徴とする特許請求の範囲第1項記載の半導体ス
イツチ回路。 3 前記ノーマリ・オフ素子は、駆動用FETの
スレシヨルド電圧よりも絶対値として高いスレシ
ヨルド電圧を有するエンハンスメントモードの
FETであつて、該FETのゲート・ドレイン間は
短絡されていることを特徴とする特許請求の範囲
第1項記載の半導体スイツチ回路。
[Claims] 1. A photovoltaic diode array that receives an optical signal and generates a photovoltaic force, a resistor connected in series with the photovoltaic diode array, and a photovoltaic diode array that generates a photovoltaic force. The output MOSFET is switched from the first impedance state to the second impedance state by applying power between the gate and source via an electrical resistor, and the drain and source are connected between the gate and source of the output MOSFET. is,
A depletion mode driving FET is connected between the gate and the source to both ends of the resistor, and is biased to an off state by the voltage across the resistor when voltage is generated for the photovoltaic diode array; The depletion mode driving FET has terminals connected to the pair of ends of the resistor, and a voltage higher in absolute value than the threshold voltage of the depletion mode driving FET is applied between the pair of terminals. and a normally-off element that conducts in that direction when a voltage is applied in a direction that biases the terminal to an off state, and the normally-off element conducts in that direction when a voltage is applied only through the pair of terminals, The output MOSFET is
A semiconductor switch circuit characterized in that the semiconductor switch circuit is connected to charge the gate-source capacitance of the semiconductor switch circuit. 2. The semiconductor switch circuit according to claim 1, wherein the normally-off element is a Zener diode having a Zener voltage higher in absolute value than a threshold voltage of a driving FET. 3 The normally off element is an enhancement mode element having a threshold voltage higher in absolute value than the threshold voltage of the driving FET.
2. The semiconductor switch circuit according to claim 1, wherein the semiconductor switch circuit is a FET, and the gate and drain of the FET are short-circuited.
JP61255023A 1986-08-11 1986-10-27 Semiconductor switching circuit Granted JPS63153916A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US07/078,791 US4801822A (en) 1986-08-11 1987-07-28 Semiconductor switching circuit
CA 543599 CA1275708C (en) 1986-08-11 1987-07-31 Semiconductor switching circuit
KR1019870008570A KR900005818B1 (en) 1986-08-11 1987-08-05 Semiconductor switching circuit
GB8718919A GB2194699B (en) 1986-08-11 1987-08-10 Semiconductor switching circuit
FR8711362A FR2602620B1 (en) 1986-08-11 1987-08-10 SEMICONDUCTOR SWITCHING CIRCUIT
SE8703111A SE500062C2 (en) 1986-08-11 1987-08-10 Electronic power switch
IT4829587A IT1211712B (en) 1986-08-11 1987-08-11 SEMICONDUCTOR SWITCHING CIRCUIT
DE19873726682 DE3726682A1 (en) 1986-08-11 1987-08-11 SEMICONDUCTOR CIRCUIT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18827286 1986-08-11
JP61-188272 1986-08-11

Publications (2)

Publication Number Publication Date
JPS63153916A JPS63153916A (en) 1988-06-27
JPH0481894B2 true JPH0481894B2 (en) 1992-12-25

Family

ID=16220761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61255023A Granted JPS63153916A (en) 1986-08-11 1986-10-27 Semiconductor switching circuit

Country Status (2)

Country Link
JP (1) JPS63153916A (en)
KR (1) KR900005818B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757438B2 (en) * 1989-03-17 1998-05-25 松下電工株式会社 Optically coupled relay circuit
JPH0812992B2 (en) * 1990-10-26 1996-02-07 松下電工株式会社 Semiconductor relay circuit
JPH03238918A (en) * 1990-02-15 1991-10-24 Matsushita Electric Works Ltd Semiconductor relay circuit
JPH0812993B2 (en) * 1990-10-26 1996-02-07 松下電工株式会社 Semiconductor relay circuit
US5138177A (en) * 1991-03-26 1992-08-11 At&T Bell Laboratories Solid-state relay
JP2009147022A (en) * 2007-12-12 2009-07-02 Toshiba Corp Optical semiconductor relay
JP7357562B2 (en) * 2020-02-04 2023-10-06 日清紡マイクロデバイス株式会社 high frequency switch circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5629458B2 (en) * 1973-07-02 1981-07-08
JPS5368066A (en) * 1976-11-30 1978-06-17 Hitachi Ltd Semiconductor switch
JPS553259A (en) * 1978-06-21 1980-01-11 Fujitsu Ltd Switching circuit
JPS5529972U (en) * 1978-08-16 1980-02-27
US4492883A (en) * 1982-06-21 1985-01-08 Eaton Corporation Unpowered fast gate turn-off FET
JPS61165210A (en) * 1985-01-17 1986-07-25 Ishikawajima Harima Heavy Ind Co Ltd Rolling mill
JPH0478210A (en) * 1990-07-18 1992-03-12 Miharu Tsushin Kk Automatic frequency control method for notch filter or band eliminate filter

Also Published As

Publication number Publication date
KR900005818B1 (en) 1990-08-11
JPS63153916A (en) 1988-06-27
KR880003483A (en) 1988-05-17

Similar Documents

Publication Publication Date Title
CA1275708C (en) Semiconductor switching circuit
JPH0412631B2 (en)
EP0398246B1 (en) Photocoupler apparatus capable of shortening switching time of output contact
US5138186A (en) Solid state switch with last state memory
US5514996A (en) Photo-coupler apparatus
JPH0481894B2 (en)
JPS62296617A (en) Semiconductor relay circuit
JPH0365816A (en) Optical coupling type relay circuit
JPH0477015A (en) Optical coupling type relay circuit
JP3470488B2 (en) Semiconductor relay circuit
JPH10308529A (en) Semiconductor relay
JP2731654B2 (en) Optically coupled relay circuit
JPH05343972A (en) Semiconductor relay circuit
JPH05191244A (en) Semiconductor relay
JPH0420010A (en) Optical coupling type relay circuit
JP2731655B2 (en) Optically coupled relay circuit
JPH0479175B2 (en)
JP2003115756A (en) Drive circuit for semiconductor switch element and semiconductor relay using it
JPH0998079A (en) Semiconductor relay
JPH04159811A (en) Optical coupling type relay circuit
JPH02100417A (en) Optical MOS relay
JPH01129528A (en) Optical coupling type relay circuit
JPH0290720A (en) Semiconductor relay circuit
JPH02253718A (en) Solid-state relay
JPH01235414A (en) Optically coupled relay circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term