JPH0481872B2

JPH0481872B2 -

Info

Publication number: JPH0481872B2
Application number: JP59098028A
Authority: JP
Inventors: Toshibumi Yoshikawa; Masaru Kubo; Atsushi Kagisawa; Nobuhiro Nishimoto
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1984-05-15
Filing date: 1984-05-15
Publication date: 1992-12-25
Also published as: JPS60240174A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ホトカプラに適した受光素子である
ホトダイオードを備えた半導体装置及びホトダイ
オードとバイポーラICを１チツプ化した半導体
装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor device including a photodiode which is a light receiving element suitable for a photocoupler, and a semiconductor device in which the photodiode and a bipolar IC are integrated into one chip.

（従来技術）ホトカプラは、発光素子と受光素子とを外光を
遮断した一つのパツケージ内に組み合わせ、光を
媒体として信号の伝達を行う素子である。出力側
が入力側と電気的に絶縁されていることが、一つ
の特徴である。(Prior Art) A photocoupler is an element that combines a light-emitting element and a light-receiving element in one package that blocks external light, and transmits signals using light as a medium. One feature is that the output side is electrically isolated from the input side.

第３図は、発光素子としての発光ダイオード１
と受光素子２とが組み合わされたホトカプラ３を
利用したスイツチング回路の一例を示す。発光ダ
イオード１の発光は、発光ダイオード１に加えら
られる電圧V_iにより制御され、他方、受光素子２
は、発光ダイオード１の放射する光を受光すると
導通状態又は遮断状態になり、抵抗R_Lを介して、
電圧V₀に変換する。 Figure 3 shows a light emitting diode 1 as a light emitting element.
An example of a switching circuit using a photocoupler 3 in which a photodetector 2 and a photodetector 2 are combined is shown. The light emission of the light emitting diode 1 is controlled by the voltage V _i applied to the light emitting diode 1, and the light receiving element 2
When it receives the light emitted by the light emitting diode 1, it becomes conductive or cut off, and through the resistor R _L ,
Convert to voltage V ₀ .

一般に、ホトカプラは、第４図に示すように、
発光素子１１、受光素子１２をそれぞれフレーム
１３，１４に支持し、両者の間を透明樹脂１５、
その外を不透明樹脂１６にてモールドしている。
また、発光素子・受光素子間に透明フイルム、ガ
ラス等を入れ、電気的に分離した方式もある。 In general, photocouplers, as shown in Figure 4,
The light emitting element 11 and the light receiving element 12 are supported by frames 13 and 14, respectively, and transparent resin 15,
The outside is molded with opaque resin 16.
There is also a method in which a transparent film, glass, etc. is inserted between the light emitting element and the light receiving element to electrically isolate them.

受光素子は、装置の小型化と高信頼化の要請か
ら、ホトダイオードと、これに接続する信号処理
用のバイポーラICとを組み合わせて一体化され
ている。一体化した受光素子の一例を第５図に示
す。この素子は、ホトダイオード部とバイポーラ
IC部とからなる。ここで、バイポーラIC部とし
ては、トランジスタのみを示す。Ｐ型基板２１
に、N⁺埋込層２２，２２，…を形成し、次にＮ
型エピタキシヤル層２３；２４，２４，…とP⁺
型分離領域２５，２５，…とを形成する。次に、
ホトダイオード部には、P⁺型領域２６を形成す
る。バイポーラIC部のトランジスタには、P⁺型
領域（ベース）２７，２７，…を形成する。さら
に、N⁺型領域（エミツタ）２８，２８，…をP⁺
型領域（ベース）２７，２７，…内に形成し、同
時に、Ｎ型エピタキシヤル層２４，２４，…にも
N⁺型領域（コレクタ）２９，２９，…を成形す
る。さらに、同時に、ホトダイオード部のＮ型エ
ピタキシヤル層２４にもN⁺型領域３０を形成す
る。次に、表面にSiO₂保護膜３１を形成する。
なお、図示しないが、Al配線を行なう。 Due to the demand for smaller devices and higher reliability, the photodetector is integrated by combining a photodiode and a bipolar IC for signal processing connected to it. An example of an integrated light receiving element is shown in FIG. This element has a photodiode section and a bipolar
It consists of an IC section. Here, only transistors are shown as the bipolar IC section. P-type substrate 21
, N ⁺ buried layers 22, 22,... are formed, and then N+ buried layers 22, 22,... are formed.
Type epitaxial layer 23; 24, 24,... and P ⁺
Mold separation regions 25, 25, . . . are formed. next,
A P ⁺ type region 26 is formed in the photodiode section. P ⁺ type regions (bases) 27, 27, . . . are formed in the transistors of the bipolar IC section. Furthermore, N ⁺ type regions (emitters) 28, 28,... are P ⁺
It is formed in the type region (base) 27, 27, . . . and also in the N-type epitaxial layer 24, 24, .
N ⁺ type regions (collectors) 29, 29, . . . are formed. Furthermore, at the same time, an N ⁺ type region 30 is also formed in the N type epitaxial layer 24 in the photodiode section. Next, a SiO ₂ protective film 31 is formed on the surface.
Although not shown, Al wiring is performed.

ところで、一般に、発光素子と受光素子との間
隔は、0.1〜1.0mm程度である。この結果、発光素
子と受光素子とは、容量C_GL-OPにより電磁結合
（主に静電結合）されている。 By the way, generally, the distance between the light emitting element and the light receiving element is about 0.1 to 1.0 mm. As a result, the light emitting element and the light receiving element are electromagnetically coupled (mainly electrostatically coupled) by the capacitor C _GL-OP .

したがつて、ホトカプラの発光素子と受光素子
間に、急峻なパルス電圧Ｖが印加されると、変位
電流i_D（∝C_GL-OP×dV／dt）がホトダイオード、
バイポーラIC部、配線部等にとびこみ、増幅さ
れる。このため、受光素子が誤動作することがあ
る。 Therefore, when a steep pulse voltage V is applied between the light emitting element and the light receiving element of the photocoupler, the displacement current i _D (∝C _GL-OP × dV/dt) is applied to the photodiode,
It jumps into the bipolar IC section, wiring section, etc. and is amplified. Therefore, the light receiving element may malfunction.

（発明の目的）本発明の目的は、ホトダイオードを含む、また
は、ホトダイオードとバイポーラICとを一体化
した受光素子を用いたホトカプラにおいて、発光
素子と受光素子との間の静電結合の影響による誤
動作を防止できる構造を有する半導体装置を提供
することである。(Object of the Invention) An object of the present invention is to prevent malfunctions caused by electrostatic coupling between the light emitting element and the light receiving element in a photocoupler using a light receiving element that includes a photodiode or integrates a photodiode and a bipolar IC. An object of the present invention is to provide a semiconductor device having a structure capable of preventing the above.

（発明の構成）発光素子と受光素子を相対向して配置した光結
合半導体装置は、上記受光素子はＮ型領域とP⁺
型領域とからなるホトダイオード部を有してな
り、上記P⁺型領域の大部分を覆う上記Ｎ型領域
から広がるN⁺型領域を形成するとともに、上記
P⁺型領域又は上記N⁺型領域はイオン注入により
不純物濃度が低く且つキヤリアの緩和時間を短く
形成したことを特徴とする。(Structure of the Invention) In an optically coupled semiconductor device in which a light emitting element and a light receiving element are arranged facing each other, the light receiving element has an N type region and a P ⁺
The photodiode part has a photodiode section consisting of a type region, and forms an N ⁺ type region extending from the N type region covering most of the P ⁺ type region, and
The P ⁺ type region or the N ⁺ type region is characterized by being formed by ion implantation to have a low impurity concentration and a short carrier relaxation time.

（作用および効果）本発明に係るホトダイオードを備えた半導体装
置においては、ホトダイオード部の表層部の大部
分に形成した半導体層を定電位に接続することに
より、静電シールドが可能になる。(Operations and Effects) In the semiconductor device including the photodiode according to the present invention, electrostatic shielding is possible by connecting the semiconductor layer formed on most of the surface layer of the photodiode portion to a constant potential.

また、不純物濃度が低く、接合容量が小さく形
成されることにより、ホトダイオードの応答速度
を従来の構造のホトダイオードの応答速度と同程
度にできる。 Further, since the impurity concentration is low and the junction capacitance is formed to be small, the response speed of the photodiode can be made comparable to the response speed of a photodiode with a conventional structure.

また、本発明に係る半導体装置は、ホトダイオ
ードの受光部以外を多層配線技術を用いた金属層
を定電位に接続することにより、静電シールドが
可能になる。 Further, in the semiconductor device according to the present invention, electrostatic shielding is possible by connecting a metal layer other than the light-receiving portion of the photodiode to a constant potential using multilayer wiring technology.

（実施例）第１図は、本発明による実施例を示す図式的な
断面図である。ここで、参照番号２１〜３１は、
第５図に示した従来例と同じものを指す。上記の
誤動作を防止するために、バイポーラIC部に対
しては、SiO₂膜３１と図示していないAl配線と
の上に、ポリイミド系樹脂３２を被覆し、この
Al配線を絶縁する。ポリイミド系樹脂の代りに、
SiO₂等を用いてもよい。次に、その上に、第２
のAl電極３３を形成し、その電位をGND又は定
電位に固定する。その結果、第２のAl電極３３
の下のIC部は、ホトダイオードに対してシール
ドされる。この場合、第２のAl電極３３を浮か
せても効果がある。また、この第２のAl電極３
３は、その下のIC部を光に対して遮蔽する効果
も有する。(Example) FIG. 1 is a schematic sectional view showing an example according to the present invention. Here, reference numbers 21 to 31 are
This refers to the same thing as the conventional example shown in FIG. In order to prevent the above-mentioned malfunction, polyimide resin 32 is coated on the SiO ₂ film 31 and Al wiring (not shown) for the bipolar IC section.
Insulate Al wiring. Instead of polyimide resin,
SiO ₂ or the like may also be used. Then, on top of that, add the second
An Al electrode 33 is formed, and its potential is fixed to GND or a constant potential. As a result, the second Al electrode 33
The IC section below is shielded from the photodiode. In this case, floating the second Al electrode 33 is also effective. Moreover, this second Al electrode 3
3 also has the effect of shielding the IC section underneath from light.

一方、ホトダイオード部については、第５図に
おいてホトダイオードのP⁺型領域２６へとびこ
む変位電流を低減させる必要がある。なぜなら、
N⁺型領域３０はV_cc又は定電位に接続されている
のに対し、P⁺型領域２６は、IC部の増幅部に接
続されているからである。そこで、第２図により
詳しく示すように、N⁺型層３４，３５の領域を
拡げ、P⁺型領域２６の表面を必要な部分を除き
N⁺型層３４，３５で覆う方式を用いる。ここで、
N⁺型拡散層３４，３５で、通常、バイポーラIC
部のエミツタ領域２８，２８，…と同時に形成す
る。この結果、N⁺型層３４，３５はV_ccまたは定
電位に接続されるので、ホトダイオード部も、
N⁺型層３４，３５で静電シールドされることに
なる。 On the other hand, regarding the photodiode section, it is necessary to reduce the displacement current flowing into the P ⁺ type region 26 of the photodiode in FIG. because,
This is because the N ⁺ type region 30 is connected to _Vcc or a constant potential, whereas the P ⁺ type region 26 is connected to the amplification section of the IC section. Therefore, as shown in more detail in FIG. 2, the regions of the N ⁺ type layers 34 and 35 are expanded, and the surface of the P ⁺ type region 26 is
A method of covering with N ⁺ type layers 34 and 35 is used. here,
N ⁺ type diffusion layers 34, 35, usually bipolar IC
The emitter regions 28, 28, . . . are formed at the same time. As a result, the N ⁺ type layers 34 and 35 are connected to _Vcc or a constant potential, so the photodiode section also
Electrostatic shielding is provided by the N ⁺ type layers 34 and 35.

ところで、ホトダイオードの応答速度t_PDは、
ホトダイオードの容量C_PD、等価負荷抵抗R_L（す
なわち、ホトダイオード側からみたバイポーラ
ICの抵抗）及び緩和時間t_re（少数キヤリアの拡散
時間等）により決定されている。 By the way, the response speed t _PD of the photodiode is
Photodiode capacitance C _PD , equivalent load resistance R _L (i.e. bipolar as seen from the photodiode side)
IC resistance) and relaxation time t _re (diffusion time of minority carriers, etc.).

t_PD＝C_PD×R_L＋t_re (1) ホトダイオードの応答速度t_PDを決める要素の
うち、容量C_PDと緩和時間t_reとは、PN接合の構
造を工夫することにより小さくできる。 t _PD = C _PD × R _L + t _re (1) Among the factors that determine the response speed t _PD of the photodiode, the capacitance C _PD and the relaxation time t _re can be made smaller by devising the structure of the PN junction.

本発明に係るホトダイオード（以下、シールド
型とよぶ）においては、イオン注入を用いて容量
C_PDと緩和時間t_reを小さくし、応答速度t_PDを改善
できる。 In the photodiode according to the present invention (hereinafter referred to as shield type), capacitance is increased using ion implantation.
It is possible to reduce C _PD and relaxation time t _re and improve response speed t _PD .

イオン注入法の特長は、低濃度ドーピングを精
度よく均一に行えることであり、また、不純物ド
ーピングの位置を制御できることである。このイ
オン注入工程は、分離拡散工程における表面への
不純物の拡散（デポジシヨン）の直後でも、また
は、内部への拡散（ドライブイン）の途中でも、
または、P⁺型領域（ベース）２６のデポジシヨ
ンの後でもよい。接合の深さは、注入の時期によ
り変化でき、また、表面不純物濃度（P⁺型領域
の不純物濃度）は、注入量により変化できる。 The advantage of the ion implantation method is that low concentration doping can be performed uniformly and accurately, and the position of impurity doping can be controlled. This ion implantation process can be performed either immediately after the impurity is diffused onto the surface (deposition) in the isolation diffusion process, or during the internal diffusion (drive-in).
Alternatively, it may be performed after the deposition of the P ⁺ type region (base) 26. The depth of the junction can be changed depending on the timing of implantation, and the surface impurity concentration (the impurity concentration in the P ⁺ type region) can be changed depending on the amount of implantation.

次に、イオン注入を用いたことによる容量C_PD
と緩和時間t_reの減少について説明する。 Next, the capacitance C _PD due to the use of ion implantation
and the decrease in relaxation time t _re .

はじめに、イオン注入を用いたことによる容量
C_PDの減少を説明する。 First, the capacity achieved by using ion implantation
C Explain the decrease in _PD .

比較のためにまずN⁺型領域が形成されていな
い従来型のホトダイオードの容量C_PDを考える。
このホトダイオードにおいて、いま、Ｎ型エピタ
キシヤル層２３の比抵抗を１Ω・cmとし、ホトダ
イオードへの逆バイアス電圧を1Vとする。従来
の通常の拡散法において、P⁺型領域２６の表面
不純物濃度が５×10¹⁸cm^-3、接合の深さX_jが1.5μ
ｍの場合、接合容量の周知の公式より、容量C_PD
は、1.6×10⁴pF／cm²である。 For comparison, first consider the capacitance C _PD of a conventional photodiode in which an N ⁺ type region is not formed.
In this photodiode, the resistivity of the N-type epitaxial layer 23 is 1 Ω·cm, and the reverse bias voltage to the photodiode is 1V. In the conventional normal diffusion method, the surface impurity concentration of the P ⁺ type region 26 is 5×10 ¹⁸ cm ^-3 and the junction depth X _j is 1.5 μ.
m, from the well-known formula for junction capacitance, the capacitance C _PD
is 1.6×10 ⁴ pF/cm ² .

ところが、本発明と同じくP⁺型領域２６又は
N⁺型領域３４を形成したダイオード（以下、シ
ールド型とよぶ。特公昭63−29427号公報参照。）
であつても、比較のため従来の拡散法を用いて
P⁺型領域２６又はN⁺型領域３４を形成すると、
上で求めたＮ型層２３とP⁺型領域２６との接合
における容量（C_CBとよぶ）1.6×10pF／cm²の他
に、P⁺型領域２６とN⁺型領域３４との接合に
も、容量C_EBが生じる。N⁺型領域３４の表面不純
物濃度を５×10²⁰cm^-3とし、Ｐ型領域２６の不純
物濃度を均一に５×10¹⁷cm^-3であると仮定する
と、接合の深さが1.0μｍの場合、容量C_EBは、８
×10₄pF／cm²である。したがつて、拡散法による
シールド型のホトダイオードの容量C_PDは、両者
の和C_CB＋C_EBで9.6×10⁴pF／cm²である。このよう
に、シールド型のホトダイオードにおいてP⁺型
領域２６とN⁺型領域３４とを従来の拡散法で形
成すると、同じく拡散法で形成した（N⁺型領域
が形成されていない）従来型のホトダイオードの
容量1.6×10⁴pF／cm²と比べて、容量が大きくなり
応答速度がかなり遅くなる。そこで、本実施例に
おいては、イオン注入法を用いて、P⁺型領域２
６を形成する。 However, as in the present invention, the P ⁺ type region 26 or
A diode with an N ⁺ type region 34 (hereinafter referred to as a shield type. See Japanese Patent Publication No. 63-29427.)
Even if the conventional diffusion method is used for comparison,
When the P ⁺ type region 26 or the N ⁺ type region 34 is formed,
In addition to the capacitance at the junction between the N type layer 23 and the P ⁺ type region 26 (called C _CB ) of 1.6×10 pF/cm ² determined above, the capacitance at the junction between the P ⁺ type region 26 and the N ⁺ type region 34 is Also, the capacitance C _EB occurs. Assuming that the surface impurity concentration of the N ⁺ type region 34 is 5 × 10 ²⁰ cm ^-3 and the impurity concentration of the P type region 26 is uniformly 5 × 10 ¹⁷ cm ^-3 , the junction depth is 1.0 μm. In this case, the capacity C _EB is 8
×10 ₄ pF/cm ² . Therefore, the capacitance C _PD of the shielded photodiode formed by the diffusion method is the sum of both C _CB +C _EB , which is 9.6×10 ⁴ pF/cm ² . In this way, when the P ⁺ type region 26 and the N ⁺ type region 34 are formed by the conventional diffusion method in a shield type photodiode, the P + type region 26 and the N + type region 34 are formed by the conventional diffusion method (no N ⁺ type region is formed). Compared to the photodiode's capacitance of 1.6×10 ⁴ pF/cm ² , the capacitance is large and the response speed is considerably slow. Therefore, in this embodiment, the P ⁺ type region 2 is
form 6.

次に、イオン注入法を用いてP⁺型領域２６又
はN⁺型領域３４を形成した場合の接合容量の減
少を説明する。ここで、拡散法を用いる場合に比
べ、不純物濃度を小さく、接合の深さを深くす
る。 Next, the reduction in junction capacitance when the P ⁺ type region 26 or the N ⁺ type region 34 is formed using the ion implantation method will be explained. Here, the impurity concentration is lowered and the junction depth is increased compared to when using the diffusion method.

いま、ホトダイオードのP⁺型領域２６をイオ
ン注入で形成する場合を考える。P⁺型領域２６
の表面不純物濃度が１×10¹⁷cm^-3、且つ、接合の
深さが5μｍの場合、接合容量C_CBIは、8.0×
10³pF／cm²となる。N⁺型領域３４を通常の拡散法
で形成すると、N⁺型領域３４の表面不純物濃度
が５×10²⁰cm^-3であり、P⁺型領域２６の不純物濃
度が均一に５×10¹⁶cm^-3とすると、N⁺型領域３
４とP⁺型領域２６との接合容量C_EBIは、接合の深
さが1.0μｍの場合、4.0×10⁴pF／cm²となる。した
がつて、 C_PD＝C_CBI＋C_EBI＝4.8×10⁴pF／cm²．さらに、N⁺型領域３４をイオン注入により形
成する場合を考える。この場合、イオン注入は、
ベース工程のデポジシヨンの後、ベース工程のド
ライブの途中、エミツタ工程のデポジシヨンの
後、ドライブ工程の途中、又は、ドライブ工程の
後で実施してもよい。N⁺型領域３４の表面不純
物濃度が５×10¹⁸cm^-3であり、P⁺型領域２６の不
純物濃度が均一に３×10¹⁶cm^-3であり、接合の深
さが2.0の場合、接合容量C_EIBIは、2.2×10⁴pF／
cm²である。したがつて、 C_PD＝C_CBI＋C_EIBI＝3.0×10⁴pF／cm²．以上に説明した各ホトダイオードの容量を次に
まとめてします。 Now, consider the case where the P ⁺ type region 26 of the photodiode is formed by ion implantation. P ⁺ type region 26
When the surface impurity concentration of is 1×10 ¹⁷ cm ^-3 and the junction depth is 5 μm, the junction capacitance C _CBI is 8.0×
10 ³ pF/cm ² . When the N ⁺ type region 34 is formed by a normal diffusion method, the surface impurity concentration of the N ⁺ type region 34 is 5 × 10 ²⁰ cm ^-3 and the impurity concentration of the P ⁺ type region 26 is uniformly 5 × 10 ¹⁶ cm ^-3 , N ⁺ type region 3
When the junction depth is 1.0 μm, the junction capacitance C _EBI between the P ⁺ type region 26 and the P + type region 26 is 4.0×10 ⁴ pF/cm ² . Therefore, C _PD = C _CBI + C _EBI = 4.8×10 ⁴ pF/cm ² . Furthermore, consider the case where the N ⁺ type region 34 is formed by ion implantation. In this case, the ion implantation is
It may be carried out after the deposition of the base process, during the drive of the base process, after the deposition of the emitter process, during the drive process, or after the drive process. When the surface impurity concentration of the N ⁺ type region 34 is 5×10 ¹⁸ cm ^-3 , the impurity concentration of the P ⁺ type region 26 is uniformly 3×10 ¹⁶ cm ^-3 , and the junction depth is 2.0, Junction capacitance C _EIBI is 2.2×10 ⁴ pF/
^cm2 . Therefore, C _PD = C _CBI + C _EIBI = 3.0×10 ⁴ pF/cm ² . The capacity of each photodiode explained above is summarized below.

従来型（比較例） C_PD＝C_CB＝1.6×10⁴pF／cm² シールド型［拡散法ベース＋拡散法エミツ
タ］（比較例） C_PD＝C_CB＋C_EB＝9.6×10⁴pF／cm² シールド型［イオン注入法（P⁺）＋拡散法エ
ミツタ］ C_PD＝C_CBI＋C_EBI＝4.8×10⁴pF／cm² シールド型［イオン注入法（P⁺）＋イオン注
入法（N⁺）］ C_PD＝C_CBI＋C_EIBI＝3.0×10⁴pF／cm² このように、本発明に係るシールド型ホトダイ
オードを二重イオン注入で形成すると、容量低減
に大きな効果があり、ホトダイオードの応答速度
を従来と同程度に維持できる。なお、以上の数値
は、単なる一例であり、さらに容量を低減するこ
ともできる。 Conventional type (comparative example) C _PD = C _CB = 1.6 x 10 ⁴ pF/cm ² Shield type [diffusion method base + diffusion method emitter] (comparative example) C _PD = C _CB + C _EB = 9.6 x 10 ⁴ pF/cm ² shield type [ion implantation method (P ⁺ ) + diffusion method emitter] C _PD = C _CBI + C _EBI = 4.8×10 ⁴ pF/cm ² shield type [ion implant method (P ⁺ ) + ion implantation method (N ⁺ ) ] C _PD = C _CBI + C _EIBI = 3.0×10 ⁴ pF/cm ² As described above, forming the shielded photodiode according to the present invention by double ion implantation has a large effect in reducing the capacitance and increases the response speed of the photodiode. It can be maintained at the same level as before. Note that the above numerical values are just examples, and the capacity can be further reduced.

次に、イオン注入法による緩和時間t_reの減少
について述べる。ホトダイオードの部分拡大図
（第２図）に示すように、空乏層４１，４２は、
PN境界面４３，４４の両側に広がる。空乏層４
１，４２の幅は、PN接合４３，４４への印加電
圧により変化する。いま、光の吸収によりＡ点に
て、正孔・電子対（〇と●）が発生した場合を考
える。Ｎ型層２３においては少数キヤリアである
正孔は、Ｐ型領域２６に向つて拡散して移動す
る。この正孔の拡散による移動時間t_difは、Ａ点
から空乏層４１までの距離Ｌの二乗に比例する。 Next, we will discuss the reduction of relaxation time t _re by ion implantation. As shown in the partially enlarged view of the photodiode (Fig. 2), the depletion layers 41 and 42 are
It spreads on both sides of the PN boundary surfaces 43 and 44. depletion layer 4
The widths of 1 and 42 change depending on the voltage applied to PN junctions 43 and 44. Now, consider the case where a hole-electron pair (〇 and ●) is generated at point A due to absorption of light. Holes that are minority carriers in the N-type layer 23 diffuse and move toward the P-type region 26 . The travel time t _dif due to this hole diffusion is proportional to the square of the distance L from point A to the depletion layer 41.

t_dif∝L². (2) さらに、正孔は、空乏層４１内を内部電界によ
り移動し通りぬける。この空乏層４１内の移動時
間をt_drとすると、緩村時間t_reは、２つの移動時
間の和として表わせる。 t _dif ∝L ² . (2) Furthermore, holes move and pass through the depletion layer 41 due to the internal electric field. If the travel time in the depletion layer 41 is t _dr , then the loose time t _re can be expressed as the sum of two travel times.

t_re＝t_dif＋t_dr． (3) 一般に、t_dif≫t_drであるので、 t_ret_dif． (4) イオン注入法を用いると、PN接合の深さX_jを
深くできるので、Ｎ型層２３の厚さが一定である
とＬを短かくできる。したがつて、従来の拡散法
によるＰ型領域２６の形成に比べて、緩和時間
t_reを短かくできる。 t _re = t _dif + t _dr . (3) Generally, since t _dif ≫ t _dr , t _re t _dif . (4) If the ion implantation method is used, the depth X _j of the PN junction can be increased, so if the thickness of the N-type layer 23 is constant, L can be shortened. Therefore, compared to forming the P-type region 26 by the conventional diffusion method, the relaxation time is
t _re can be shortened.

一例として、Ｎ型層２３の厚みが12μｍの場合
を考える。（Ｎ型層２３の厚みは、ICの耐圧等に
より決定される。）従来の拡散法の場合、N⁺型領
域３４の深さX_jが1μｍであると、空乏層４１の
幅を無視して、 t_re＝（12−１）²B＝121B. (5) 一方、イオン注入法の場合、N⁺型領域３４の
深さX_jが5μｍであるとすると、空乏層４１の幅
を無視して、 t_re＝（12−５）²B＝49B. (6) ここに、Ｂは定数である。したがつて、緩和時
間t_reは、イオン注入法において、約2.5倍短かく
できる。(5)、(6)式の値は、概算値である。 As an example, consider a case where the thickness of the N-type layer 23 is 12 μm. (The thickness of the N-type layer 23 is determined by the breakdown voltage of the IC, etc.) In the case of the conventional diffusion method, if the depth X _j of the N ⁺ type region 34 is 1 μm, the width of the depletion layer 41 is ignored. Therefore, t _re = (12-1) ² B = 121B. (5) On the other hand, in the case of ion implantation, assuming that the depth X _j of the N ⁺ type region 34 is 5 μm, the width of the depletion layer 41 is ignored. Then, t _re = (12-5) ² B = 49B. (6) Here, B is a constant. Therefore, the relaxation time t _re can be shortened by about 2.5 times in the ion implantation method. The values of equations (5) and (6) are approximate values.

以上の考え方は、P⁺型領域２６内の緩和時間
にも応用できる。つまり、Ｎ型シールド領域３
４，３５を作ることにより、P⁺型領域２６内で
発生した少数キヤリアは、N⁺型領域２３と３４，
３５の両方に移動でき、緩和時間を低減できる。
さらに、この効果により、ホトダイオードの光感
度の向上もはかれる。 The above idea can also be applied to the relaxation time within the P ⁺ type region 26. In other words, N-type shield region 3
4, 35, the minority carriers generated in the P ⁺ type region 26 are transferred to the N ⁺ type regions 23 and 34,
35, and the relaxation time can be reduced.
Furthermore, this effect also improves the photosensitivity of the photodiode.

ホトダイオードの応答時間t_PDは、(1)式に示す
ように、容量に比例する項と緩和時間t_reとの和
で表わされる。したがつて、この項の重みを考慮
して、イオン注入量と注入条件を最適に選ぶこと
により、ホトダイオードの応答時間t_PDを短縮で
きる。これによりホトダイオードとバイポーラ
ICとを一体化した光電変換素子において、応答
を高速化できる。 The response time t _PD of the photodiode is expressed as the sum of a term proportional to the capacitance and the relaxation time t _re as shown in equation (1). Therefore, by considering the weight of this term and optimally selecting the ion implantation amount and implantation conditions, the response time t _PD of the photodiode can be shortened. This allows the photodiode and bipolar
In a photoelectric conversion element integrated with an IC, response speed can be increased.

なお、以上の考え方は、ホトダイオード単独に
も適用できる。 Note that the above concept can also be applied to a photodiode alone.

[Brief explanation of the drawing]

第１図は、本発明による実施例の図式的な部分
断面図である。第２図は、第１図の部分拡大断面
図である。第３図は、ホトカプラの入出力を示す
回路図である。第４図は、ホトカプラの図式的断
面図である。第５図は、従来のホトダイオードと
バイポーラIC部とを一体化した半導体装置の図
式的な部分断面図である。１……発光ダイオード、２……受光素子、３…
…ホトカプラ、１１……発光ダイオード、１２…
…受光素子、１３，１４……フレーム、１５……
透明樹脂、１６……不透明樹脂、２１……Ｐ型基
板、２２，２２，… ……N⁺埋込層、２３；２
４，２４，… ……Ｎ型エピタキシヤル層、２
５，２５，… ……Ｐ型分離領域、２６；２７，
２７，… ……Ｐ型領域、２８，２８，２９，２
９，３０……Ｎ型領域、３１……SiO₂保護膜、
３２……ポリイミド系樹脂、３３……Al電極、
４１，４２……空乏層、４３，４４……PN境界
面。 FIG. 1 is a schematic partial sectional view of an embodiment according to the invention. FIG. 2 is a partially enlarged sectional view of FIG. 1. FIG. 3 is a circuit diagram showing the input and output of the photocoupler. FIG. 4 is a schematic cross-sectional view of the photocoupler. FIG. 5 is a schematic partial sectional view of a semiconductor device in which a conventional photodiode and a bipolar IC section are integrated. 1... Light emitting diode, 2... Light receiving element, 3...
...Photocoupler, 11...Light emitting diode, 12...
...Photodetector, 13, 14...Frame, 15...
Transparent resin, 16... Opaque resin, 21... P-type substrate, 22, 22,...... N ⁺ embedded layer, 23; 2
4, 24,... N-type epitaxial layer, 2
5, 25, ... ... P-type isolation region, 26; 27,
27, ... ... P-type region, 28, 28, 29, 2
9, 30...N-type region, 31...SiO ₂ protective film,
32...Polyimide resin, 33...Al electrode,
41, 42... Depletion layer, 43, 44... PN boundary surface.

Claims

[Scope of Claims] 1. An optically coupled semiconductor device in which a light emitting element and a light receiving element are arranged facing each other, wherein the light receiving element has a photodiode section consisting of an N type region and a P ⁺ type region, and the above P An N ⁺ type region extending from the N type region covering most of the ⁺ type region is formed, and the P ⁺ type region or the N ⁺ type region is formed by ion implantation to have a low impurity concentration and a short carrier relaxation time. An optically coupled semiconductor device characterized by: 2. The light receiving element includes the photodiode section and a signal processing circuit section for processing signals from the photodiode section, and the surface of the light receiving element except for the light receiving section of the photodiode section is coated with a metal layer. An optically coupled semiconductor device according to claim 1, characterized in that: