JPH0478826A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0478826A JPH0478826A JP2192944A JP19294490A JPH0478826A JP H0478826 A JPH0478826 A JP H0478826A JP 2192944 A JP2192944 A JP 2192944A JP 19294490 A JP19294490 A JP 19294490A JP H0478826 A JPH0478826 A JP H0478826A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- gate
- gate wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は非晶質シリコン（以下ａ −Ｓ ｉと略す）を
用いた薄膜トランジスタＣ以下ＴＰＴと略す）アクティ
ブマトリクス駆動形の液晶表示装置に関する。 ［従来の技術］ 従来の液晶表示装置は、第２図に示すような構造のＴＰ
Ｔ基板が用いられていた。第２図（、）はその部分平面
図、第２図（ｂ）は、そのａａ線断面におけるゲート配
線の断面図、第２図（ｃ）はそのｂｂ’線断面における
ＴＦＴ部の断面図である。同図において、１はガラス基
板、２はＣｒ、３はＡｌ、４はゲート絶縁膜であるＳｉ
Ｎ膜、５はａ−８ｉ膜、７．７′は金属からなるドレイ
ン電極、ソース電極、６は透明電極、Ｇ１、Ｇ２はゲー
ト配線、Ｄは信号配線、Ａ、Ｂ、Ｃは各々、ＴＰＴのゲ
ート電極、配線交差部、付加容量部を示す。 ここで注目すべきは、第２図（ｂ）に示すようにゲート
配線がＣｒとＡｌとの２層になっているのにＴＰＴのゲ
ート電極、付加容量部がＣｒだけになっている点である
。この理由を以下に述べる。 Ｃｒはガラス基板やａ−８ｉ膜との接着性が良く、しか
もａ−Ｓｉ膜との反応性が極めて小さいことから、ａ−
８ｉ ＴＦＴでは最も多用されている金属である。し
かしながら、Ｃｒは抵抗が高く固有抵抗値で５０μΩ・
Ｃｍもある。従って、Ｃｒだけではゲート配線抵抗が高
くなり、ゲート遅延が生じる。これを避けるためにＡｌ
を重ねている。 Ａｌは固有抵抗値３μΩ・ｃｍと低く、このＡｌの併用
でゲート配線の抵抗は低減できる。 また、特開昭５８−９３０９２に示されている液晶表示
装置のＴＰＴ基板は、ゲート電極及び蓄積コンデンサー
電極をＡｌで形成し、ゲート絶縁膜及び蓄積コンデンサ
ーの誘電体をＡｌ、○、で形成したものである。
用いた薄膜トランジスタＣ以下ＴＰＴと略す）アクティ
ブマトリクス駆動形の液晶表示装置に関する。 ［従来の技術］ 従来の液晶表示装置は、第２図に示すような構造のＴＰ
Ｔ基板が用いられていた。第２図（、）はその部分平面
図、第２図（ｂ）は、そのａａ線断面におけるゲート配
線の断面図、第２図（ｃ）はそのｂｂ’線断面における
ＴＦＴ部の断面図である。同図において、１はガラス基
板、２はＣｒ、３はＡｌ、４はゲート絶縁膜であるＳｉ
Ｎ膜、５はａ−８ｉ膜、７．７′は金属からなるドレイ
ン電極、ソース電極、６は透明電極、Ｇ１、Ｇ２はゲー
ト配線、Ｄは信号配線、Ａ、Ｂ、Ｃは各々、ＴＰＴのゲ
ート電極、配線交差部、付加容量部を示す。 ここで注目すべきは、第２図（ｂ）に示すようにゲート
配線がＣｒとＡｌとの２層になっているのにＴＰＴのゲ
ート電極、付加容量部がＣｒだけになっている点である
。この理由を以下に述べる。 Ｃｒはガラス基板やａ−８ｉ膜との接着性が良く、しか
もａ−Ｓｉ膜との反応性が極めて小さいことから、ａ−
８ｉ ＴＦＴでは最も多用されている金属である。し
かしながら、Ｃｒは抵抗が高く固有抵抗値で５０μΩ・
Ｃｍもある。従って、Ｃｒだけではゲート配線抵抗が高
くなり、ゲート遅延が生じる。これを避けるためにＡｌ
を重ねている。 Ａｌは固有抵抗値３μΩ・ｃｍと低く、このＡｌの併用
でゲート配線の抵抗は低減できる。 また、特開昭５８−９３０９２に示されている液晶表示
装置のＴＰＴ基板は、ゲート電極及び蓄積コンデンサー
電極をＡｌで形成し、ゲート絶縁膜及び蓄積コンデンサ
ーの誘電体をＡｌ、○、で形成したものである。
【発明が解決しようとする課題１
上記従来技術の前者は、Ａｌは固有抵抗値が低いが、温
度ストレスによりヒロックが発生しやすい等のために付
加容量部やＴＰＴのゲート電極には使用できず、そのた
め、第２図（ａ）のように、Ａｌを使用できる範囲が限
定されることについて配慮されていなかった。Ａｌの併
用でゲート配線の抵抗はかなり低減できるものの、１０
インチ級のＴＰＴ基板ではゲート配線抵抗は１０にΩ近
くもあり、画面の左右で明るさが異なる等実用上の障害
があるという問題があった。 また、上記従来技術の後者は、ゲート配線の線幅が細く
、ゲート配線と信号配線との交差部と同じ線幅であるた
め、ゲート配線抵抗は十分低減していないという問題が
あった。 本発明の目的は、ＴＰＴ基板のゲート配線抵抗を十分低
減し、画質の向上した液晶表示装置を提供することにあ
る。 【課題を解決するための手段】 上記目的は、（１）絶縁性基板上に形成された複数本の
ゲート配線と、これと交差して配置された複数本の信号
配線と、該ゲート配線と該信号配線との交差部近傍に配
置された薄膜トランジスタと、該薄膜トランジスタと隣
接するゲート配線との間に形成された付加容量とを有す
る薄膜トランジスタ基板、該薄膜トランジスタ基板に相
対して設けられた対抗電極を有する透光性基板及び両者
の間に配置された液晶よりなる液晶表示装置において、
上記ゲート配線、付加容量及び薄膜トランジスタのゲー
ト電極から構成されるゲート配線パターンがＡｌ又はＡ
ｌを主体とする金属からなり、該ゲート配線パターンの
線幅は、上記交差部を除いて４０μｍ以上であることを
特徴とする液晶表示装置、（２）上記１記載の液晶表示
装置において、上記薄膜トランジスタのゲート絶縁膜、
上記交差部におけるＭＪＩ膜及び上記付加容量部の誘電
体膜が上記Ａｌ又はＡｌ１を主体とする金属の陽極酸化
膜を含むことを特徴とする液晶表示装置、（３）上記２
記載の液晶表示装置において、上記陽極酸化膜は、上記
薄膜トランジスタのゲート絶縁膜、上記交差部における
絶縁膜及び上記付加容量部の誘電体膜のみに存在してい
ることを特徴とする液晶表示装置、（４）上記１．２又
は３記載の液晶表示装置において、上記ゲート配線パタ
ーンは、上記交差部を除いて、交差部の位置より一方の
側に４０μｍ以上広がっていることを特徴とする液晶表
示装置、（５）上記１．２又は３記載の液晶表示装置に
おいて、上記ゲート配線パターンは、上記交差部を除い
て、交差部の位置よりその両側に広がっていることを特
徴とする液晶表示装置により達成される。 本発明において、ゲート配線、付加容量部、薄膜トラン
ジスタのゲート電極すべてにＡｌもしくはＡｌを主体と
する金属を用いている。Ａｌを主体とする金属としては
、ＰｄやＳｉを含むＡｌ等が用いられ、Ａｌよりもヒロ
ックの発生が減少する。ＰｄやＳｉの濃度は１％（ａｔ
、％、以下同じ）以下が望ましく、０．１から０．３の
範囲がより好ましい。１％を越えると、陽極酸化により
生成したＡｌ２０３の耐圧が低下する。 また、Ａｆｆ又はＡＲを主体とする金属の表面を陽極酸
化し、Ａｌ２０３で被覆することによって、Ａ２のヒロ
ック問題はなくなる。 陽極酸化は基板の所望の部分を化成液に浸し、直流電圧
を印加して行う。最初から高い電圧を印加すると大電流
が流れるためゲート配線が断線することがある。まず、
Ｏｖから除々に昇圧して０．０５〜５ｍＡ／ｃｍ”程度
の定電流で陽極酸化し、ついで１０５〜１５０Ｖ程度の
定電圧で陽極酸化することが好ましい。化成液は、例え
ば、３％酒石酸水溶液をアンモニアでＰＨ７，○±０．
５に調整した溶液をエチレングリコールで１＝９に希釈
したものを用いる。
度ストレスによりヒロックが発生しやすい等のために付
加容量部やＴＰＴのゲート電極には使用できず、そのた
め、第２図（ａ）のように、Ａｌを使用できる範囲が限
定されることについて配慮されていなかった。Ａｌの併
用でゲート配線の抵抗はかなり低減できるものの、１０
インチ級のＴＰＴ基板ではゲート配線抵抗は１０にΩ近
くもあり、画面の左右で明るさが異なる等実用上の障害
があるという問題があった。 また、上記従来技術の後者は、ゲート配線の線幅が細く
、ゲート配線と信号配線との交差部と同じ線幅であるた
め、ゲート配線抵抗は十分低減していないという問題が
あった。 本発明の目的は、ＴＰＴ基板のゲート配線抵抗を十分低
減し、画質の向上した液晶表示装置を提供することにあ
る。 【課題を解決するための手段】 上記目的は、（１）絶縁性基板上に形成された複数本の
ゲート配線と、これと交差して配置された複数本の信号
配線と、該ゲート配線と該信号配線との交差部近傍に配
置された薄膜トランジスタと、該薄膜トランジスタと隣
接するゲート配線との間に形成された付加容量とを有す
る薄膜トランジスタ基板、該薄膜トランジスタ基板に相
対して設けられた対抗電極を有する透光性基板及び両者
の間に配置された液晶よりなる液晶表示装置において、
上記ゲート配線、付加容量及び薄膜トランジスタのゲー
ト電極から構成されるゲート配線パターンがＡｌ又はＡ
ｌを主体とする金属からなり、該ゲート配線パターンの
線幅は、上記交差部を除いて４０μｍ以上であることを
特徴とする液晶表示装置、（２）上記１記載の液晶表示
装置において、上記薄膜トランジスタのゲート絶縁膜、
上記交差部におけるＭＪＩ膜及び上記付加容量部の誘電
体膜が上記Ａｌ又はＡｌ１を主体とする金属の陽極酸化
膜を含むことを特徴とする液晶表示装置、（３）上記２
記載の液晶表示装置において、上記陽極酸化膜は、上記
薄膜トランジスタのゲート絶縁膜、上記交差部における
絶縁膜及び上記付加容量部の誘電体膜のみに存在してい
ることを特徴とする液晶表示装置、（４）上記１．２又
は３記載の液晶表示装置において、上記ゲート配線パタ
ーンは、上記交差部を除いて、交差部の位置より一方の
側に４０μｍ以上広がっていることを特徴とする液晶表
示装置、（５）上記１．２又は３記載の液晶表示装置に
おいて、上記ゲート配線パターンは、上記交差部を除い
て、交差部の位置よりその両側に広がっていることを特
徴とする液晶表示装置により達成される。 本発明において、ゲート配線、付加容量部、薄膜トラン
ジスタのゲート電極すべてにＡｌもしくはＡｌを主体と
する金属を用いている。Ａｌを主体とする金属としては
、ＰｄやＳｉを含むＡｌ等が用いられ、Ａｌよりもヒロ
ックの発生が減少する。ＰｄやＳｉの濃度は１％（ａｔ
、％、以下同じ）以下が望ましく、０．１から０．３の
範囲がより好ましい。１％を越えると、陽極酸化により
生成したＡｌ２０３の耐圧が低下する。 また、Ａｆｆ又はＡＲを主体とする金属の表面を陽極酸
化し、Ａｌ２０３で被覆することによって、Ａ２のヒロ
ック問題はなくなる。 陽極酸化は基板の所望の部分を化成液に浸し、直流電圧
を印加して行う。最初から高い電圧を印加すると大電流
が流れるためゲート配線が断線することがある。まず、
Ｏｖから除々に昇圧して０．０５〜５ｍＡ／ｃｍ”程度
の定電流で陽極酸化し、ついで１０５〜１５０Ｖ程度の
定電圧で陽極酸化することが好ましい。化成液は、例え
ば、３％酒石酸水溶液をアンモニアでＰＨ７，○±０．
５に調整した溶液をエチレングリコールで１＝９に希釈
したものを用いる。
本発明の作用を第１図を用いて説明する。第１図（ａ）
はＴＰＴ基板の部分平面図、第１図（ｂ）は、そのａａ
’線断面におけるゲート配線の断面図、第１図（ｃ）は
そのｂｂ’線断面におけるＴＦＴ部の断面図である。記
号は第２図の場合と全く同じである。本発明において、
ゲート配線、ＴＰＴゲート電極、付加容量部会てがＡｌ
又はＡｆｌを主体とする金属で形成する。つまり、ゲー
ト抵抗に関する領域を全てＡｌ又はＡｌを主体とする金
属とする。これにより、ゲート配線抵抗は大幅に低減で
きる。 このゲート配Ｉ！幅を広げることによりさらに抵抗は下
げられるし、また、膜厚を厚くすることによっても下げ
られる。しかしここに次の問題がある。ひとつは、第１
図のゲート配線Ｇ工、Ｇ２と信号配線Ｄ１との交差部Ｂ
で上下配線間の短絡が生じると、線欠陥が発生するとい
うことである。従って、この部分の面積は必要最小限に
しなければならず、現在１０μｍ程度の線幅にすること
が常識的である。 他のひとつはゲート配線の膜厚に関し、ゲート配線が厚
すぎると、その上に配置される信号配線が乗り越えられ
ず切れてしまうということである。 これも、線欠陥となるため、ゲート配線の厚みも３５０
０Å以下が常識的な範囲となる。 このような制約の中でさらに配線抵抗を下げる努力を行
なった結果、以下の知見を得た。 先ず、第１図（ａ）中の付加容量部Ｃの形状に関し、ゲ
ート配線、付加容量及びゲート電極から構成されるゲー
ト配線パターンの線幅ｄの値が重要である。この線幅ｄ
と抵抗との間の関係を第３図及び第４図に示した。第３
図はゲート配線パターンの部分平面図である。図におい
て、ｄ□＝１０μｍ、 Ｑ、＝２０μｍ、Ｑ２＝２０
０μｍとして、ｄ２を変えた時の両端の抵抗をシミュレ
ートした結果を第４図に示しである。ｄ２が増加するに
伴ない抵抗は単調に減少し、４０μｍ以上で飽和する傾
向を示す。この飽和特性は第３図に破線の矢印で示すよ
うに、電流は配線全体を均一に流れるのではなく、限ら
れた領域しか流れないことに起因している。つまり、電
流は交差部（この部分の線幅ｄ１）から外方へ３０μｍ
程度は広がって流れられことを意味し、ｄ２が４０μｍ
程度までは線幅を広げることにより有効に抵抗が下げら
れることになる。しかし線幅を広げとパネルの開口率が
低下する。開口率約２５％以上にするには線幅ｄ２は７
０μｍ以下に、開口率約３２％以上にするには線幅ｄ２
は５０μｍ以下にする必要がある。そのため、ｄ２とし
ては４０μｍ〜７０μｍが望ましく、４０μｍ〜５０μ
ｍがより望ましく、４０μｍ近傍の値が最も望ましい。 第５図は種々のゲート配線パターンを示す。これらのパ
ターンについて両端の抵抗をシミュレーションした結果
を表１に示す。シミュレーションはｄ□：＝１０μｍ、
Ｑ１＝２０μｍ−ｄ２＝＝４０μｍ＋Ｒ２＝２００μｍ
、ｄｔ＝５０μｍ、ｎ３＝２０μｍ、ｄ、＝４５μｍで
行なった。第５図（ａ）と第５図（ｃ）は面積が同じと
した。抵抗は第５図（ｄ）の場合を１とした相対抵抗値
で示した。 表１ 形状 １画素当りの相対抵抗値 ａ ０．３４ ｂ ０．２５ ｃ Ｏ，１７ ｄ １．０ 表１より分かるようにゲート配線パターンは第５図（ｃ
）のパターンが最も良い。これは電流が上下に広がって
流れるためである。次には第５図（ｂ）が良い。これは
ゲート電極の部分が電流経路の入口にあり、この部分で
広がって流れるためである。このように配線抵抗を下げ
るには第５図（ｂ） 、（ｃ）のパターンが特に有効で
あり、第５図（ａ）はそれについで有効である。第５図
（ｂ）はドレイン電極、ソース電極の並ぶ方向を図の横
方向に、第５図（ｃ）はそれを図の縦方向に配置するも
のである。 さらに、ゲート配線の抵抗を下げるには陽極酸化を行な
う領域を限定することが好ましい。なぜなら例えば陽極
酸化前のＡｌの膜厚が２８００人のとき、陽極酸化によ
ってＡｌの膜厚は１５００人と約１７２の厚みになり、
従って、陽極酸化を行なうことによってゲート抵抗は２
倍になるからである。そこで、第６図に示したゲート配
線パターンのうち破線で示した上下の配線の短絡を生じ
る可能性のある部分（ＡはＴＰＴのゲート電極、Ｂは配
線交差部、Ｃは付加容量部）のみＡ１□Ｏ１でコートす
ることが良く、こうすることによって、配線抵抗を約３
０％低減することができた。
はＴＰＴ基板の部分平面図、第１図（ｂ）は、そのａａ
’線断面におけるゲート配線の断面図、第１図（ｃ）は
そのｂｂ’線断面におけるＴＦＴ部の断面図である。記
号は第２図の場合と全く同じである。本発明において、
ゲート配線、ＴＰＴゲート電極、付加容量部会てがＡｌ
又はＡｆｌを主体とする金属で形成する。つまり、ゲー
ト抵抗に関する領域を全てＡｌ又はＡｌを主体とする金
属とする。これにより、ゲート配線抵抗は大幅に低減で
きる。 このゲート配Ｉ！幅を広げることによりさらに抵抗は下
げられるし、また、膜厚を厚くすることによっても下げ
られる。しかしここに次の問題がある。ひとつは、第１
図のゲート配線Ｇ工、Ｇ２と信号配線Ｄ１との交差部Ｂ
で上下配線間の短絡が生じると、線欠陥が発生するとい
うことである。従って、この部分の面積は必要最小限に
しなければならず、現在１０μｍ程度の線幅にすること
が常識的である。 他のひとつはゲート配線の膜厚に関し、ゲート配線が厚
すぎると、その上に配置される信号配線が乗り越えられ
ず切れてしまうということである。 これも、線欠陥となるため、ゲート配線の厚みも３５０
０Å以下が常識的な範囲となる。 このような制約の中でさらに配線抵抗を下げる努力を行
なった結果、以下の知見を得た。 先ず、第１図（ａ）中の付加容量部Ｃの形状に関し、ゲ
ート配線、付加容量及びゲート電極から構成されるゲー
ト配線パターンの線幅ｄの値が重要である。この線幅ｄ
と抵抗との間の関係を第３図及び第４図に示した。第３
図はゲート配線パターンの部分平面図である。図におい
て、ｄ□＝１０μｍ、 Ｑ、＝２０μｍ、Ｑ２＝２０
０μｍとして、ｄ２を変えた時の両端の抵抗をシミュレ
ートした結果を第４図に示しである。ｄ２が増加するに
伴ない抵抗は単調に減少し、４０μｍ以上で飽和する傾
向を示す。この飽和特性は第３図に破線の矢印で示すよ
うに、電流は配線全体を均一に流れるのではなく、限ら
れた領域しか流れないことに起因している。つまり、電
流は交差部（この部分の線幅ｄ１）から外方へ３０μｍ
程度は広がって流れられことを意味し、ｄ２が４０μｍ
程度までは線幅を広げることにより有効に抵抗が下げら
れることになる。しかし線幅を広げとパネルの開口率が
低下する。開口率約２５％以上にするには線幅ｄ２は７
０μｍ以下に、開口率約３２％以上にするには線幅ｄ２
は５０μｍ以下にする必要がある。そのため、ｄ２とし
ては４０μｍ〜７０μｍが望ましく、４０μｍ〜５０μ
ｍがより望ましく、４０μｍ近傍の値が最も望ましい。 第５図は種々のゲート配線パターンを示す。これらのパ
ターンについて両端の抵抗をシミュレーションした結果
を表１に示す。シミュレーションはｄ□：＝１０μｍ、
Ｑ１＝２０μｍ−ｄ２＝＝４０μｍ＋Ｒ２＝２００μｍ
、ｄｔ＝５０μｍ、ｎ３＝２０μｍ、ｄ、＝４５μｍで
行なった。第５図（ａ）と第５図（ｃ）は面積が同じと
した。抵抗は第５図（ｄ）の場合を１とした相対抵抗値
で示した。 表１ 形状 １画素当りの相対抵抗値 ａ ０．３４ ｂ ０．２５ ｃ Ｏ，１７ ｄ １．０ 表１より分かるようにゲート配線パターンは第５図（ｃ
）のパターンが最も良い。これは電流が上下に広がって
流れるためである。次には第５図（ｂ）が良い。これは
ゲート電極の部分が電流経路の入口にあり、この部分で
広がって流れるためである。このように配線抵抗を下げ
るには第５図（ｂ） 、（ｃ）のパターンが特に有効で
あり、第５図（ａ）はそれについで有効である。第５図
（ｂ）はドレイン電極、ソース電極の並ぶ方向を図の横
方向に、第５図（ｃ）はそれを図の縦方向に配置するも
のである。 さらに、ゲート配線の抵抗を下げるには陽極酸化を行な
う領域を限定することが好ましい。なぜなら例えば陽極
酸化前のＡｌの膜厚が２８００人のとき、陽極酸化によ
ってＡｌの膜厚は１５００人と約１７２の厚みになり、
従って、陽極酸化を行なうことによってゲート抵抗は２
倍になるからである。そこで、第６図に示したゲート配
線パターンのうち破線で示した上下の配線の短絡を生じ
る可能性のある部分（ＡはＴＰＴのゲート電極、Ｂは配
線交差部、Ｃは付加容量部）のみＡ１□Ｏ１でコートす
ることが良く、こうすることによって、配線抵抗を約３
０％低減することができた。
第１図、第７図を用いて本発明の詳細な説明する。第１
図は第５図（ｂ）に示したゲート配線パターンを持つ例
、第７図は第５図（ｃ）に示したゲート配線パターンを
持つ例である。各部の記号は第２図の記号と同じである
。 まず、第１図に示したＴＰＴ基板の製造方法を述べる。 絶縁性基板上上にＡｌ３をスパッタ蒸着により２８００
人の厚みに形成し、パターンを形成する。このパターン
はゲート配線Ｇ工、Ｇ２、ＴＦＴのゲート電極Ａ、配線
交差部Ｂ、付加容量部Ｃを含むパターンである。次にこ
のＡｌ３を陽極酸化し、２０００人のＡｌ２Ｏ，３′で
コートする。この時、Ａｌの膜厚は１５００人となる。 この際、予め４μｍのホトレジストで覆いＡｌ２０３で
コートしたい部分（第６図に破線で示した部分）のレジ
ストに穴をあけた状態で陽極酸化することによって所定
の部分だけに陽極酸化を行なう。 このように局所的に陽極酸化することにより、ゲート配
線Ｇ１、Ｇ２の大部分のＡｌが陽極酸化されずにすむた
め、配線抵抗を低く押えることが出来る。 この上にプラズマＣＶＤ法により、窒化シリコン４を２
０００人、ａ−５ｉを２０ｏＯ人さらにリンを２．５ａ
ｔ、％ドープしたａ−５ｉを３００人堆積し、パターン
化して、ａ −Ｓ ｉ層５を形成する。次に酸化インジ
ウムよりなる透明電極６を約１０００人スパッタにより
堆積し、パターン化して、画素電極を形成する。次に、
Ｃｒを６００人、Ａｌを４０００人スパッタにて堆積し
、パターン化して、信号配線Ｄ工、Ｄ２、ＴＦＴのドレ
イン電極７．ソース電極７′を形成する。最後に、プラ
ズマＣＶＤで窒化シリコン（図示せず）を約１μｍ堆積
し、ホトエツチングプロセスにより端子部上の窒化シリ
コンを除去して、薄膜トランジスタ基板を製造した。 つぎに、対向電極と青、赤、緑のカラーフィルターアレ
ーとを持つ透光性基板と、上記薄膜トランジスタ基板と
を厚み約７μｍのスペイサ−を用いて貼り合わせ１間に
液晶を封止し、液晶表示装置を完成した。 なお、Ａｌ２３の陽極酸化を端子以外の部分全て行なっ
ても、ゲート配線の抵抗は上記実施例より約３０％増え
るが、従来のものよりは減少している。 ゲート配線材料としてはＡｌの例を示したが、この他に
も、０．１％のＰｄを含むＡｎ、０．１％のＳｉを含む
Ａｌ等ＡＵを主体とした金属を用いても同様に使用でき
た。 【発明の効果１ 本発明によればゲート配線パターン（ゲート配線、ＴＰ
Ｔのゲート電極、付加容量部より成る）をＡｌ又はＡｎ
を主体とした金属で形成でき、さらに付加容量部、ＴＰ
Ｔのゲート電極のパターンをうまく組み合わせることに
より、従来のゲート配線に比較して、配線抵抗を約１／
６に低くでき、ゲート遅延を小さくでき、液晶表示装置
の画質を大幅に改善できた。
図は第５図（ｂ）に示したゲート配線パターンを持つ例
、第７図は第５図（ｃ）に示したゲート配線パターンを
持つ例である。各部の記号は第２図の記号と同じである
。 まず、第１図に示したＴＰＴ基板の製造方法を述べる。 絶縁性基板上上にＡｌ３をスパッタ蒸着により２８００
人の厚みに形成し、パターンを形成する。このパターン
はゲート配線Ｇ工、Ｇ２、ＴＦＴのゲート電極Ａ、配線
交差部Ｂ、付加容量部Ｃを含むパターンである。次にこ
のＡｌ３を陽極酸化し、２０００人のＡｌ２Ｏ，３′で
コートする。この時、Ａｌの膜厚は１５００人となる。 この際、予め４μｍのホトレジストで覆いＡｌ２０３で
コートしたい部分（第６図に破線で示した部分）のレジ
ストに穴をあけた状態で陽極酸化することによって所定
の部分だけに陽極酸化を行なう。 このように局所的に陽極酸化することにより、ゲート配
線Ｇ１、Ｇ２の大部分のＡｌが陽極酸化されずにすむた
め、配線抵抗を低く押えることが出来る。 この上にプラズマＣＶＤ法により、窒化シリコン４を２
０００人、ａ−５ｉを２０ｏＯ人さらにリンを２．５ａ
ｔ、％ドープしたａ−５ｉを３００人堆積し、パターン
化して、ａ −Ｓ ｉ層５を形成する。次に酸化インジ
ウムよりなる透明電極６を約１０００人スパッタにより
堆積し、パターン化して、画素電極を形成する。次に、
Ｃｒを６００人、Ａｌを４０００人スパッタにて堆積し
、パターン化して、信号配線Ｄ工、Ｄ２、ＴＦＴのドレ
イン電極７．ソース電極７′を形成する。最後に、プラ
ズマＣＶＤで窒化シリコン（図示せず）を約１μｍ堆積
し、ホトエツチングプロセスにより端子部上の窒化シリ
コンを除去して、薄膜トランジスタ基板を製造した。 つぎに、対向電極と青、赤、緑のカラーフィルターアレ
ーとを持つ透光性基板と、上記薄膜トランジスタ基板と
を厚み約７μｍのスペイサ−を用いて貼り合わせ１間に
液晶を封止し、液晶表示装置を完成した。 なお、Ａｌ２３の陽極酸化を端子以外の部分全て行なっ
ても、ゲート配線の抵抗は上記実施例より約３０％増え
るが、従来のものよりは減少している。 ゲート配線材料としてはＡｌの例を示したが、この他に
も、０．１％のＰｄを含むＡｎ、０．１％のＳｉを含む
Ａｌ等ＡＵを主体とした金属を用いても同様に使用でき
た。 【発明の効果１ 本発明によればゲート配線パターン（ゲート配線、ＴＰ
Ｔのゲート電極、付加容量部より成る）をＡｌ又はＡｎ
を主体とした金属で形成でき、さらに付加容量部、ＴＰ
Ｔのゲート電極のパターンをうまく組み合わせることに
より、従来のゲート配線に比較して、配線抵抗を約１／
６に低くでき、ゲート遅延を小さくでき、液晶表示装置
の画質を大幅に改善できた。
第１図は本発明の一実施例のＴＰＴ基板の部分平面図、
ゲート配線の断面図及びＴＦＴ部の断面図、第２図は従
来のＴＰＴ基板の部分平面図、ゲート配線の断面図及び
ＴＦＴ部の断面図、第３図は本発明の一実施例のＴＰＴ
基板のパターンを示す図、第４図はその線１ｌＩｉｉｄ
２と抵抗との関係を示す図、第５図及び第６図はゲート
パターンを示す図、第７図は本発明の他の実施例のＴＰ
Ｔ基板の部分平面図である。 １・・・基板 ３・・・Ａｌ ４・・・ＳｉＮ膜 ６・・・透明電極 ７′・・・ソース電極 Ｂ・・・配線交差部 Ｇ□、Ｇ２・・・ゲート配線 Ｄ−Ｄ工、Ｄよ・・・信号配線 ２・・・Ｃｒ ３ ′・・・Ａ１□Ｏ３ ５・・・ａ−８ｉ膜 ７・・・ドレイン電極 Ａ・・・ＴＰＴのゲート電極 Ｃ・・・付加容量部
ゲート配線の断面図及びＴＦＴ部の断面図、第２図は従
来のＴＰＴ基板の部分平面図、ゲート配線の断面図及び
ＴＦＴ部の断面図、第３図は本発明の一実施例のＴＰＴ
基板のパターンを示す図、第４図はその線１ｌＩｉｉｄ
２と抵抗との関係を示す図、第５図及び第６図はゲート
パターンを示す図、第７図は本発明の他の実施例のＴＰ
Ｔ基板の部分平面図である。 １・・・基板 ３・・・Ａｌ ４・・・ＳｉＮ膜 ６・・・透明電極 ７′・・・ソース電極 Ｂ・・・配線交差部 Ｇ□、Ｇ２・・・ゲート配線 Ｄ−Ｄ工、Ｄよ・・・信号配線 ２・・・Ｃｒ ３ ′・・・Ａ１□Ｏ３ ５・・・ａ−８ｉ膜 ７・・・ドレイン電極 Ａ・・・ＴＰＴのゲート電極 Ｃ・・・付加容量部
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板上に形成された複数本のゲート配線と、
これと交差して配置された複数本の信号配線と、該ゲー
ト配線と該信号配線との交差部近傍に配置された薄膜ト
ランジスタと、該薄膜トランジスタと隣接するゲート配
線との間に形成された付加容量とを有する薄膜トランジ
スタ基板、該薄膜トランジスタ基板に相対して設けられ
た対抗電極を有する透光性基板及び両者の間に配置され
た液晶よりなる液晶表示装置において、上記ゲート配線
、付加容量及び薄膜トランジスタのゲート電極から構成
されるゲート配線パターンがＡｌ又はＡｌを主体とする
金属からなり、該ゲート配線パターンの線幅は、上記交
差部を除いて４０μｍ以上であることを特徴とする液晶
表示装置。 ２、請求項１記載の液晶表示装置において、上記薄膜ト
ランジスタのゲート絶縁膜、上記交差部における絶縁膜
及び上記付加容量部の誘電体膜が上記Ａｌ又はＡｌを主
体とする金属の陽極酸化膜を含むことを特徴とする液晶
表示装置。 ３、請求項２記載の液晶表示装置において、上記陽極酸
化膜は、上記薄膜トランジスタのゲート絶縁膜、上記交
差部における絶縁膜及び上記付加容量部の誘電体膜のみ
に存在していることを特徴とする液晶表示装置。 ４、請求項１、２又は３記載の液晶表示装置において、
上記ゲート配線パターンは、上記交差部を除いて、交差
部の位置よりー方の側に４０μｍ以上広がっていること
を特徴とする液晶表示装置。 ５、請求項１、２又は３記載の液晶表示装置において、
上記ゲート配線パターンは、上記交差部を除いて、交差
部の位置よりその両側に広がっていることを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192944A JPH0478826A (ja) | 1990-07-23 | 1990-07-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192944A JPH0478826A (ja) | 1990-07-23 | 1990-07-23 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0478826A true JPH0478826A (ja) | 1992-03-12 |
Family
ID=16299609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2192944A Pending JPH0478826A (ja) | 1990-07-23 | 1990-07-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0478826A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104432A (ja) * | 1992-09-18 | 1994-04-15 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| US6462403B1 (en) | 1994-05-31 | 2002-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising thin film transistors having a passivation film formed thereon |
| US6624856B2 (en) * | 2000-07-07 | 2003-09-23 | Casio Computer Co., Ltd. | Liquid crystal display device having thin film transistors for reducing leak current |
| JP2006019704A (ja) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 |
| JP2009032771A (ja) * | 2007-07-25 | 2009-02-12 | Seiko Epson Corp | 基板の製造方法、液晶表示装置、液晶表示装置の製造方法、及び電子機器 |
-
1990
- 1990-07-23 JP JP2192944A patent/JPH0478826A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104432A (ja) * | 1992-09-18 | 1994-04-15 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
| US6462403B1 (en) | 1994-05-31 | 2002-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising thin film transistors having a passivation film formed thereon |
| US6624856B2 (en) * | 2000-07-07 | 2003-09-23 | Casio Computer Co., Ltd. | Liquid crystal display device having thin film transistors for reducing leak current |
| JP2006019704A (ja) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 |
| US7705359B2 (en) | 2004-06-30 | 2010-04-27 | Samsung Mobile Display Co., Ltd. | Electronic device, thin film transistor structure and flat panel display having the same |
| JP2009032771A (ja) * | 2007-07-25 | 2009-02-12 | Seiko Epson Corp | 基板の製造方法、液晶表示装置、液晶表示装置の製造方法、及び電子機器 |
| JP4524692B2 (ja) * | 2007-07-25 | 2010-08-18 | セイコーエプソン株式会社 | 基板の製造方法及び液晶表示装置の製造方法 |
| US7808606B2 (en) | 2007-07-25 | 2010-10-05 | Seiko Epson Corporation | Method for manufacturing substrate, liquid crystal display apparatus and method for manufacturing the same, and electronic device |
| KR101065131B1 (ko) * | 2007-07-25 | 2011-09-16 | 세이코 엡슨 가부시키가이샤 | 기판의 제조 방법, 액정 표시 장치, 액정 표시 장치의 제조방법 및 전자기기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585290A (en) | Method of manufacturing a thin film transistor substrate | |
| JPH01267618A (ja) | マトリクス型表示装置 | |
| JPH10142630A (ja) | 液晶ディスプレイ装置及びその製造方法 | |
| TWI229775B (en) | Active matrix type liquid crystal display device and method of fabricating the same | |
| JPH02188723A (ja) | 液晶表示装置 | |
| JPH07318975A (ja) | 液晶表示装置 | |
| US7161641B2 (en) | Device with upper conductive element, lower conductive element, and insulating element | |
| JPH0478826A (ja) | 液晶表示装置 | |
| US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
| JPH0358019A (ja) | 液晶表示装置 | |
| JPH01274116A (ja) | 液晶ディスプレイパネルの製造方法 | |
| JP2950737B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2000250065A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 | |
| JPH06130415A (ja) | Ｔｆｔマトリクスの製造方法 | |
| JPH0444251B2 (ja) | ||
| JPH02245738A (ja) | 液晶表示装置 | |
| JPH06258669A (ja) | 液晶表示装置 | |
| JPS61183687A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH02234128A (ja) | 液晶表示装置の製造方法 | |
| JPH02188720A (ja) | 液晶表示装置 | |
| JPH0527259A (ja) | アクテイブマトリクス基板 | |
| JPH07104315A (ja) | 液晶表示装置 | |
| JPH04278928A (ja) | アクティブマトリクス基板 | |
| JP2716106B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3063416B2 (ja) | 薄膜トランジスタマトリックス及びその製造方法 |