JPH0477930A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0477930A JPH0477930A JP19172490A JP19172490A JPH0477930A JP H0477930 A JPH0477930 A JP H0477930A JP 19172490 A JP19172490 A JP 19172490A JP 19172490 A JP19172490 A JP 19172490A JP H0477930 A JPH0477930 A JP H0477930A
- Authority
- JP
- Japan
- Prior art keywords
- register
- mask
- interruption
- bank
- register bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特にレジスタ・
バンクと割り込みコントローラを有するマイクロコンピ
ュータに関する。
バンクと割り込みコントローラを有するマイクロコンピ
ュータに関する。
従来、この種のマイクロコンピュータは、用途に応じて
、レジスタの内容を退避する目的で行われるレジスタ・
バンクの切り替えを行う毎に、ユーザ・プログラム上で
個々の割り込み要求のマスク状態をマスク制御レジスタ
に設定する必要があった。
、レジスタの内容を退避する目的で行われるレジスタ・
バンクの切り替えを行う毎に、ユーザ・プログラム上で
個々の割り込み要求のマスク状態をマスク制御レジスタ
に設定する必要があった。
第２図は従来のマイクロコンピュータの一例を示すブロ
ック図である。命令あるいは割り込み発生により、バス
・セレクタ２がＣＰＵバス１のアクセス対象となるレジ
スタ・バンクをレジスタ・バンク３からレジスタ・バン
ク４に切り替えるとする。レジスタ・バンク４をアクセ
スするプログラムを起動し、ＣＰＵ１２はレジスタ・バ
ンク４に対応する割り込みマスク情報をプログラム・メ
モリ１３からロードして、これを割り込み要求マスク制
御レジスタ５にストアする。このため、バンク切り替え
以前に割り込み要求マスク制御レジスタらヘスドアして
いた、レジスタ・バンク３に対応する割り込みマスク情
報は失われる。
ック図である。命令あるいは割り込み発生により、バス
・セレクタ２がＣＰＵバス１のアクセス対象となるレジ
スタ・バンクをレジスタ・バンク３からレジスタ・バン
ク４に切り替えるとする。レジスタ・バンク４をアクセ
スするプログラムを起動し、ＣＰＵ１２はレジスタ・バ
ンク４に対応する割り込みマスク情報をプログラム・メ
モリ１３からロードして、これを割り込み要求マスク制
御レジスタ５にストアする。このため、バンク切り替え
以前に割り込み要求マスク制御レジスタらヘスドアして
いた、レジスタ・バンク３に対応する割り込みマスク情
報は失われる。
本例では、割り込み要求マスク制御レジスタ５の上位か
ら１ビット目、３ビツト目はそれぞれ外部割り込み入力
信号線６，８がら割り込み要求信号線７．９への信号伝
達をマスクすることができる。
ら１ビット目、３ビツト目はそれぞれ外部割り込み入力
信号線６，８がら割り込み要求信号線７．９への信号伝
達をマスクすることができる。
次に、再びレジスタ・バンク４がらレジスタ・バンク３
ヘアクセス対象を切り替える場合、前述のように、レジ
スタ・バンク３に対応する割り込みマスク情報は失われ
ているので、ＣＰＵ１２はこの情報をプログラム・メモ
リ１３からロードし、これを割り込み要求マスク制御レ
ジスタ５にストアする。
ヘアクセス対象を切り替える場合、前述のように、レジ
スタ・バンク３に対応する割り込みマスク情報は失われ
ているので、ＣＰＵ１２はこの情報をプログラム・メモ
リ１３からロードし、これを割り込み要求マスク制御レ
ジスタ５にストアする。
この従来のマイクロコンピュータでは、各レジスタ・バ
ンクにマスク状態保持レジスタを有していないなめ、命
令あるいは割り込み発生によって切り替わる前のマスク
情報が失われてしまう欠点がある。更に、レジスタ・バ
ンク切り替えを行う時、個々の割り込み要求のマスク状
態を保持する制御レジスタを自動的に更新することがで
きないため、レジスタ・バンク切り替えの度に、ユーザ
・プログラム上で割り込み要求のマスク状態を新しいレ
ジスタ・バンクに合わせて設定する必要があり、ユーザ
・プログラムのコード・サイズや割り込みの応答時間が
大きくなるという欠点がある。
ンクにマスク状態保持レジスタを有していないなめ、命
令あるいは割り込み発生によって切り替わる前のマスク
情報が失われてしまう欠点がある。更に、レジスタ・バ
ンク切り替えを行う時、個々の割り込み要求のマスク状
態を保持する制御レジスタを自動的に更新することがで
きないため、レジスタ・バンク切り替えの度に、ユーザ
・プログラム上で割り込み要求のマスク状態を新しいレ
ジスタ・バンクに合わせて設定する必要があり、ユーザ
・プログラムのコード・サイズや割り込みの応答時間が
大きくなるという欠点がある。
本発明の目的は、コードサイズを短縮し、割り込みの応
答時間を小さくすることができるマイクロコンピュータ
を提供することにある。
答時間を小さくすることができるマイクロコンピュータ
を提供することにある。
本発明のマイクロコンピュータは、複数のレジスタ・バ
ンクと、前記各レジスタ・バンクに対応して複数の割り
込み要求のマスク状態を保持するレジスタ群と、マスク
制御レジスタと、命令あるいは割り込み発生により前記
マスク制御レジスタの内容を既に選択されている前記レ
ジスタ・バンクに対応するマスク状態保持レジスタに格
納するとともに、レジスタ・バンクを切り替え新たに選
択されたレジスタ・バンクに対応するマスク状態保持レ
ジスタから前記マスク制御レジスタに内容を格納する手
段とを備えることを特徴とする。
ンクと、前記各レジスタ・バンクに対応して複数の割り
込み要求のマスク状態を保持するレジスタ群と、マスク
制御レジスタと、命令あるいは割り込み発生により前記
マスク制御レジスタの内容を既に選択されている前記レ
ジスタ・バンクに対応するマスク状態保持レジスタに格
納するとともに、レジスタ・バンクを切り替え新たに選
択されたレジスタ・バンクに対応するマスク状態保持レ
ジスタから前記マスク制御レジスタに内容を格納する手
段とを備えることを特徴とする。
次に、本発明について、図面を参照して説明する。第１
図は本発明の一実施例のブロック図である。同図に示す
ように、レジスタ・バンク３，４にはそれぞれマスク状
態保持レジスタ１０．１１が設けられている。
図は本発明の一実施例のブロック図である。同図に示す
ように、レジスタ・バンク３，４にはそれぞれマスク状
態保持レジスタ１０．１１が設けられている。
初期化時にＣＰｔＪ１２は、プログラム・メモリ１３の
内容に従って各マスク状態保持レジスタ１０．１１に割
り込みマスク情報が設定される。
内容に従って各マスク状態保持レジスタ１０．１１に割
り込みマスク情報が設定される。
命令あるいは割り込み発生により、バス・セレクタ２が
ＣＰＵバス１のアクセス対象となるレジスタ・バンクを
レジスタ・バンク３からレジスタ・バンク４に切り替え
るとする。このとき、個々の割り込み要求のマスク状態
を保持する割り込み要求マスク制御レジスタ５の内容を
レジスタ・バンク３に対応するマスク状態保持レジスタ
１０ヘスドアする。これにより、従来のように切り替え
る際にマスク情報が消えることがなくなる。マスク情報
がマスク情報保持レジスタ１０にストアされると、レジ
スタ・バンク４に対応するマスク状態保持レジスタ１１
の内容を割り込み要求マスク制御レジスタ５ヘロードす
る。従って、割り込み要求マスク制御レジスタ５はマス
ク状態に応じた外部割り込み入力信号線に対してマスク
することができる。
ＣＰＵバス１のアクセス対象となるレジスタ・バンクを
レジスタ・バンク３からレジスタ・バンク４に切り替え
るとする。このとき、個々の割り込み要求のマスク状態
を保持する割り込み要求マスク制御レジスタ５の内容を
レジスタ・バンク３に対応するマスク状態保持レジスタ
１０ヘスドアする。これにより、従来のように切り替え
る際にマスク情報が消えることがなくなる。マスク情報
がマスク情報保持レジスタ１０にストアされると、レジ
スタ・バンク４に対応するマスク状態保持レジスタ１１
の内容を割り込み要求マスク制御レジスタ５ヘロードす
る。従って、割り込み要求マスク制御レジスタ５はマス
ク状態に応じた外部割り込み入力信号線に対してマスク
することができる。
一方、レジスタ・バンクをレジスタ・バンク４からレジ
スタ・バンク３に切り替える際も、同様な動作により、
マスク状態をマスク状態保持レジスタ１１にストアして
、割り込み要求マスク制御レジスタの内容を替えること
になる。
スタ・バンク３に切り替える際も、同様な動作により、
マスク状態をマスク状態保持レジスタ１１にストアして
、割り込み要求マスク制御レジスタの内容を替えること
になる。
以上説明したように本発明は、レジスタ・バンク切り替
えの度にその前後で割り込み要求のマスク状態をユーザ
・プログラムに依らず、自動的に変更することができ、
これにより、従来、ユーザ・プログラムで行っていた処
理を省くことができるため、割り込みの応答時間を小さ
くすることができる。また、割り込み要因数だけマスク
情報の設定ルーチンを用意する必要がなく、使用するレ
ジスタ・バンク数だけの設定をするイニシャライズ・ル
ーチンで割り込みマスクを実現できるため、プログラム
のコード・サイズを短縮できるという効果を有する。
えの度にその前後で割り込み要求のマスク状態をユーザ
・プログラムに依らず、自動的に変更することができ、
これにより、従来、ユーザ・プログラムで行っていた処
理を省くことができるため、割り込みの応答時間を小さ
くすることができる。また、割り込み要因数だけマスク
情報の設定ルーチンを用意する必要がなく、使用するレ
ジスタ・バンク数だけの設定をするイニシャライズ・ル
ーチンで割り込みマスクを実現できるため、プログラム
のコード・サイズを短縮できるという効果を有する。
第１図は本発明の一実施例のブロック図、第２図は従来
のマイクロコンピュータのブロック図である。 １・・・ＣＰＵバス、２・・・バス・セレクタ、３゜４
・・・レジスタ・バンク、５・・・割り込み要求マスク
制御レジスタ、６．８・・・外部割り込み入力信号線、
７，９・・・割り込み要求信号線、１０．１１・・・マ
スク状態保持レジスタ、１２・・・ＣＰＵ、１３・・・
プログラム・メモリ。
のマイクロコンピュータのブロック図である。 １・・・ＣＰＵバス、２・・・バス・セレクタ、３゜４
・・・レジスタ・バンク、５・・・割り込み要求マスク
制御レジスタ、６．８・・・外部割り込み入力信号線、
７，９・・・割り込み要求信号線、１０．１１・・・マ
スク状態保持レジスタ、１２・・・ＣＰＵ、１３・・・
プログラム・メモリ。
Claims (1)
- 複数のレジスタ・バンクと、前記各レジスタ・バンクに
対応して複数の割り込み要求のマスク状態を保持するレ
ジスタ群と、マスク制御レジスタと、命令あるいは割り
込み発生により前記マスク制御レジスタの内容を既に選
択されている前記レジスタ・バンクに対応するマスク状
態保持レジスタに格納するとともに、レジスタ・バンク
を切り替え新たに選択されたレジスタ・バンクに対応す
るマスク状態保持レジスタから前記マスク制御レジスタ
に内容を格納する手段とを備えることを特徴とするマイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19172490A JPH0477930A (ja) | 1990-07-19 | 1990-07-19 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19172490A JPH0477930A (ja) | 1990-07-19 | 1990-07-19 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0477930A true JPH0477930A (ja) | 1992-03-12 |
Family
ID=16279435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19172490A Pending JPH0477930A (ja) | 1990-07-19 | 1990-07-19 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0477930A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223492A (ja) * | 2008-03-14 | 2009-10-01 | Pasuko:Kk | 図面表示装置 |
| JP2010267064A (ja) * | 2009-05-14 | 2010-11-25 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム及びコンピュータ・システムの制御方法 |
-
1990
- 1990-07-19 JP JP19172490A patent/JPH0477930A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223492A (ja) * | 2008-03-14 | 2009-10-01 | Pasuko:Kk | 図面表示装置 |
| JP2010267064A (ja) * | 2009-05-14 | 2010-11-25 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム及びコンピュータ・システムの制御方法 |
| US8909835B2 (en) | 2009-05-14 | 2014-12-09 | International Business Machines Corporation | Computer system and method of controlling computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6223279B1 (en) | Single chip microcomputer having a dedicated address bus and dedicated data bus for transferring register bank data to and from an on-line RAM | |
| US5557766A (en) | High-speed processor for handling multiple interrupts utilizing an exclusive-use bus and current and previous bank pointers to specify a return bank | |
| US4325116A (en) | Parallel storage access by multiprocessors | |
| US6081867A (en) | Software configurable technique for prioritizing interrupts in a microprocessor-based system | |
| US6438557B1 (en) | System and method for performing context switching and rescheduling of a processor | |
| DE3650602T2 (de) | Datenverarbeitungssystem | |
| EP0697651B1 (en) | Microprocessor having register file | |
| US6088787A (en) | Enhanced program counter stack for multi-tasking central processing unit | |
| JPH08305585A (ja) | 割込制御装置 | |
| JP3970609B2 (ja) | プロセッサシステム | |
| US5581771A (en) | Microcomputer having interrupt control circuit to determine priority level | |
| JPH0477930A (ja) | マイクロコンピュータ | |
| US5491826A (en) | Microprocessor having register bank and using a general purpose register as a stack pointer | |
| JP2553698B2 (ja) | 時分割マルチタスク実行装置 | |
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| JPH0635800A (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPH044630B2 (ja) | ||
| JPH05165641A (ja) | シングルチップマイクロコンピュータ | |
| JP2867148B2 (ja) | メモリ・アクセス終了条件判定方式 | |
| CA2233435C (en) | Enhanced program counter stack for multi-tasking central processing unit | |
| JPH03188531A (ja) | 時分割マルチタスク実行装置 | |
| JPH02173828A (ja) | 割込み処理方式 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPH0477945B2 (ja) |