[go: up one dir, main page]

JPH0477063A - Clip circuit - Google Patents

Clip circuit

Info

Publication number
JPH0477063A
JPH0477063A JP18990290A JP18990290A JPH0477063A JP H0477063 A JPH0477063 A JP H0477063A JP 18990290 A JP18990290 A JP 18990290A JP 18990290 A JP18990290 A JP 18990290A JP H0477063 A JPH0477063 A JP H0477063A
Authority
JP
Japan
Prior art keywords
clip
input
voltage
gain
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18990290A
Other languages
Japanese (ja)
Inventor
Atsushi Koyano
小矢野 敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18990290A priority Critical patent/JPH0477063A/en
Publication of JPH0477063A publication Critical patent/JPH0477063A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To make a clip characteristic sharp and to eliminate the need for a variable gain amplifier by devising such a circuit that a transistor(TR) is turned on when a level of an input signal to an input terminal is larger than a voltage of a variable reference voltage source and the TR is turned off when smaller. CONSTITUTION:When a level of an input signal Vin reaches a clip voltage Vref or over, a TR Q3 is turned off and a TR Q4 is turned on. Thus, a current flows to a resistor R3, a voltage drop is caused and an L level is fed to a base of the TR Q2 via a TR Q5 to turn on the TR Q2, then the increase in the potential at a node N is limited. Thus, the potential of the node N is not increased over the clip voltage Vref. The node N, that is, the emitter of the TR Q2 reaches a low impedance at that point of time and the input signal Vin over the clip voltage Vref is divided by resistors R1, R2 and the result is outputted via a buffer amplifier 10. Thus, a gain G' after clipping is decreased more than the gain G before clipping.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えばビデオ信号の自レベルを一定電圧に押
え込むホワイトクリップ回路等のクリップ回路に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a clip circuit such as a white clip circuit that suppresses the level of a video signal to a constant voltage.

〔従来の技術〕[Conventional technology]

ビデオ信号のピーク電圧をある一定の電圧に押え込み、
画面の白色レベルが高くなりすぎない様に(画面上、白
が飽和して色っぷれが生じない様に)するためにホワイ
トクリップ回路が用いられている。第4図は、従来のホ
ワイトクリップ回路を示す回路図である。図において、
1はビデオ信号が入力される入力端子、2は出力端子3
と入力端子1の間に接続されたバッファアンプである。
The peak voltage of the video signal is held down to a certain voltage,
A white clip circuit is used to prevent the white level of the screen from becoming too high (to prevent the white from becoming saturated on the screen and causing color blurring). FIG. 4 is a circuit diagram showing a conventional white clip circuit. In the figure,
1 is the input terminal where the video signal is input, 2 is the output terminal 3
This is a buffer amplifier connected between the input terminal 1 and the input terminal 1.

QlはPNPトランジスタであり、エミッタがバッファ
アンプ2の出力に、コレクタがGNDY5位に、ベース
がクリップ電圧調整端子4を介して可変クリップ電圧源
5に接続されている。第5図は、第4図に示したホワイ
トクリップ回路の入力信号v1nと出力信号V。、1と
の関係を示すグラフである。
Ql is a PNP transistor whose emitter is connected to the output of the buffer amplifier 2, whose collector is connected to GNDY5, and whose base is connected to the variable clip voltage source 5 via the clip voltage adjustment terminal 4. FIG. 5 shows the input signal v1n and output signal V of the white clip circuit shown in FIG. , 1 is a graph showing the relationship between .

次に第5図を用いて第4図に示した回路の動作について
説明する。入力信号vInのレベルが■re+V  (
V   は可変クリップ電圧源5の電圧、r  肛  
rer vBEはトランジスタQ1のベース・エミッタ間電圧)
以下の場合、トランジスタQ1はオフしており、そのた
め、入力信号■Ir+の増加に伴い出力信号V  は第
5図に示すようにリニアに出力されouす る。一方、入力信号V、のレベルがV+v+n    
   re「BE 以上になるとトランジスタQ1がオンし、トランジスタ
Q1のエミッタ電位の上昇が押えられる。
Next, the operation of the circuit shown in FIG. 4 will be explained using FIG. 5. The level of the input signal vIn is ■re+V (
V is the voltage of the variable clip voltage source 5, r anal
rer vBE is the base-emitter voltage of transistor Q1)
In the following case, the transistor Q1 is off, and therefore, as the input signal Ir+ increases, the output signal V is linearly output as shown in FIG. On the other hand, the level of the input signal V, is V+v+n
When the voltage exceeds re'BE, the transistor Q1 is turned on, and the rise in the emitter potential of the transistor Q1 is suppressed.

このため、レベルがV  +V 以上の入力信号rer
   BE ■ は第5図に示すようにv  +v にクリッIn 
           rt4   FEEブされる。
Therefore, the input signal rer whose level is higher than V + V
BE ■ is clicked on v + v as shown in Figure 5.
rt4 FEE is blocked.

クリップ電圧レベルは可変クリップ電圧源5を調整する
ことにより調整できる。
The clipping voltage level can be adjusted by adjusting the variable clipping voltage source 5.

第6図は別の従来のホワイトクリップ回路を示す回路図
である。図において、6は差動アンプてあり、十入力に
は入力端子1からの入力信号v、nが直接入力される。
FIG. 6 is a circuit diagram showing another conventional white clip circuit. In the figure, 6 is a differential amplifier, and the input signals v and n from the input terminal 1 are directly input to the 10 inputs.

7は比較器であり、十入力には入力端子1からの入力信
号v1nが直接入力され、−入力はクリップ電圧調整端
子4を介して可変クリップ電圧源5に接続されている。
Reference numeral 7 denotes a comparator, the input signal v1n from the input terminal 1 is directly input to the input, and the - input is connected to the variable clip voltage source 5 via the clip voltage adjustment terminal 4.

比較器7の出力はゲイン可変アンプ8に与えられる。ゲ
イン可変アンプ8は、ゲイン調整端子9を介してゲイン
調整ボリューム10に接続されている。ゲイン調整ボリ
ューム10を調整することによりゲイン可変アンプ8の
ゲインを変化させる。ゲイン可変アンプ8の出力は差動
アンプ6の一入力にりえられ、差動アンプ6は、十入力
と一入力との差を増幅して出力端子3から出力する。
The output of the comparator 7 is given to a variable gain amplifier 8. The variable gain amplifier 8 is connected to a gain adjustment volume 10 via a gain adjustment terminal 9. By adjusting the gain adjustment volume 10, the gain of the variable gain amplifier 8 is changed. The output of the variable gain amplifier 8 is applied to one input of the differential amplifier 6, and the differential amplifier 6 amplifies the difference between the ten inputs and the one input and outputs it from the output terminal 3.

第7図は、第6図に示したホワイトクリップ回路の入力
信号V と出力信号V  との関係を示In     
        ouLすグラフである。
FIG. 7 shows the relationship between the input signal V and the output signal V of the white clip circuit shown in FIG.
This is a graph.

次に第7図を用いながら第6図に示した回路の動作につ
いて説明する。入力信号vInのレベルか可変クリップ
電圧源5のクリップ電圧V  以下cr の場合、比較器7は“0゛を出力し、この“0”はゲイ
ン可変アンプ8を介して差動アンプ6の入力に与えられ
る。差動アンプ6は、十入力にり−えられる入力信号v
Ioを予め定められた増幅率倍し、出力信号■  とし
て出力する。この増幅率ut は第7図のグラフの電圧V  以下の直線の傾きrer に相当する。
Next, the operation of the circuit shown in FIG. 6 will be explained using FIG. 7. When the level of the input signal vIn is less than or equal to the clip voltage V of the variable clip voltage source 5, the comparator 7 outputs "0", and this "0" is sent to the input of the differential amplifier 6 via the variable gain amplifier 8. The differential amplifier 6 receives an input signal v which is sent to ten inputs.
Io is multiplied by a predetermined amplification factor and output as an output signal ■. This amplification factor ut corresponds to the slope rer of the straight line below the voltage V in the graph of FIG.

一方、入力信号V1oのレベルがクリップ電圧V、。1
以上の場合、比較器7からは入力信号V1oのうちクリ
ップ電圧V  を越える成分のみが出力er される。このクリップ電圧V  を越える成分のrer みがゲイン可変アンプ8でA倍(ゲイン可変アンプ8の
ゲイン)され、差動アンプ6の一入力に与えられること
により、十入力に与えられる入力信号vInに対する差
動アンプ6の増幅率が低下する。
On the other hand, the level of the input signal V1o is a clip voltage V. 1
In the above case, the comparator 7 outputs only the component of the input signal V1o that exceeds the clip voltage V2. Only the component exceeding this clip voltage V is multiplied by A (the gain of the variable gain amplifier 8) by the variable gain amplifier 8, and is applied to one input of the differential amplifier 6, so that the input signal vIn applied to the ten inputs is The amplification factor of the differential amplifier 6 decreases.

そのため、第7図に示すように出力電圧V  のouL 傾きは電圧V  以下の傾きより緩やかになる。Therefore, as shown in FIG. 7, the output voltage V ouL The slope becomes gentler than the slope below the voltage V.

rer 可変クリップ電圧源5を調整することによりクリップ電
圧V  の調整ができ、ゲイン調整ボリュer −人10の調整によりクリップ以後の出力電圧Vout
のゲインを調整できる。
By adjusting the variable clip voltage source 5, the clip voltage V can be adjusted, and by adjusting the gain adjustment volume 10, the output voltage after clipping Vout can be adjusted.
The gain can be adjusted.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のホワイトクリップ回路は以上のように構成されて
おり、第4図に示したホワイトクリップ回路では、クリ
ップしたいレベルよりも1vBE低いレベルに基準電位
V  を設定する必要があり、cf 不便である。また、ダイオードクリップ回路であるため
、第5図に示すようにクリップ特性がンヤープでないと
いう問題点がある。
The conventional white clipping circuit is constructed as described above, and in the white clipping circuit shown in FIG. 4, it is necessary to set the reference potential V to a level 1 vBE lower than the desired clipping level, which is inconvenient. Further, since it is a diode clip circuit, there is a problem that the clip characteristics are not uniform as shown in FIG.

また、第6図に示したホワイトクリップ回路ではクリッ
プレベルと基準電位V  は一致しておre「 す、また、クリップ後のゲインも可変であり、かつクリ
ップレベルの調整きクリップ後のゲイン調整も各々独立
に調整可能であるが、ゲイン可変アンプが必要であり、
回路素子が増加してしまう。
In addition, in the white clip circuit shown in Figure 6, the clip level and the reference potential V are the same, and the gain after clipping is also variable, and the gain adjustment after clipping is also variable. Each can be adjusted independently, but a variable gain amplifier is required.
The number of circuit elements increases.

また、クリップ電圧調整端子4とゲイン調整端子りの2
つの調整端子が設けられている。一般に、クリップ後の
ゲインは一度設定するとほとんど、VJ整する必要がな
く、実使用上、内部で固定することができる。このこと
を考慮するとゲイン、現整端子9をわざわざ設ける必要
はない。
In addition, clip voltage adjustment terminal 4 and gain adjustment terminal 2
Two adjustment terminals are provided. Generally, once the gain after clipping is set, there is almost no need for VJ adjustment, and it can be fixed internally in actual use. Considering this, there is no need to take the trouble to provide the gain and current adjustment terminal 9.

この発明は上記のような問題点を解決するためになされ
たもので、クリップ特性をシャープにし、クリップレベ
ル以上の入力に対するゲインを所望の鎖に固定しつつ、
クリップレベルを変化さぜることができ、かつ、回路素
子の少ないクリップ回路を得ることを目的とする。
This invention was made to solve the above-mentioned problems, and it sharpens the clip characteristics and fixes the gain for inputs above the clip level to a desired chain.
It is an object of the present invention to obtain a clip circuit which can change the clip level and has a small number of circuit elements.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るクリップ回路は、入力端子と、出力端子
と、可変基準電圧源と、一方入力が前記可変基準電圧源
に接続された差動アンプと、前記入力端子と前記出力端
子との間に接続された第1の抵抗と、前記差動アンプの
他方入力と前記出力端子との間に接続された第2の抵抗
と、一方電極が前記差動アンプの他方入力に、他方電極
が所定電位に、制御電極が前記差動アンプの出力に各々
接続され、前記入力端子への入力信号のレベルが前記可
変基準電圧源の電圧よりも大きいとオンし、小さいとオ
フするトランジスタとを倫えている。
A clip circuit according to the present invention includes an input terminal, an output terminal, a variable reference voltage source, a differential amplifier whose one input is connected to the variable reference voltage source, and a connection between the input terminal and the output terminal. A first resistor connected, a second resistor connected between the other input of the differential amplifier and the output terminal, one electrode connected to the other input of the differential amplifier, and the other electrode connected to a predetermined potential. control electrodes are respectively connected to the outputs of the differential amplifiers, and the transistors are turned on when the level of the input signal to the input terminal is larger than the voltage of the variable reference voltage source and turned off when the level is smaller than the voltage of the variable reference voltage source. .

〔作用〕[Effect]

この発明におけるトランジスタは、入力端子への入力信
号のレベルが可変基準電圧源の電圧よりも大きいとオン
し、小さいとオフする。トランジスタがオフすると、入
力信号はそのまま出力され、オンすると入力信号は、第
1.第2の抵抗の分割比に応じて出力される。また、差
動アンプのゲインを高くすることによりクリップ特性が
シャープになる。さらに、可変ゲインアンプが不要であ
る。
The transistor in this invention turns on when the level of the input signal to the input terminal is higher than the voltage of the variable reference voltage source, and turns off when the level is lower than the voltage of the variable reference voltage source. When the transistor is turned off, the input signal is output as is, and when it is turned on, the input signal is output from the first . It is output according to the division ratio of the second resistor. Also, by increasing the gain of the differential amplifier, the clipping characteristics become sharper. Furthermore, a variable gain amplifier is not required.

〔実施例〕〔Example〕

第1図はこの発明に係るクリップ回路の一実施例を示す
回路図である。入力端子1はバッファアンプ2及び抵抗
R1,R2の直列回路体を介して差動アンプ100の一
入力に接続されている。差動アンプ100の十入力はク
リップ電圧調整端子4を介して可変クリップ電圧源5に
接続されている。差動アンプ100の出力はPNP )
ランジスタQ2のベースに接続されている。トランジス
タQ2のエミッタは差動アンプ100の一入力に、コレ
クタはGND電位に各々接続されている。抵抗R1,R
2の共通接続点は、バッファアンプ10を介して出力端
子3に接続されている。
FIG. 1 is a circuit diagram showing an embodiment of a clip circuit according to the present invention. Input terminal 1 is connected to one input of differential amplifier 100 via a buffer amplifier 2 and a series circuit of resistors R1 and R2. The ten inputs of the differential amplifier 100 are connected to a variable clip voltage source 5 via a clip voltage adjustment terminal 4. The output of the differential amplifier 100 is PNP)
Connected to the base of transistor Q2. The emitter of the transistor Q2 is connected to one input of the differential amplifier 100, and the collector is connected to the GND potential. Resistance R1, R
The common connection point of the two is connected to the output terminal 3 via the buffer amplifier 10.

第2図は差動アンプ100の一構成例を示す回路図であ
る。差動アンプ100は、NPNI−ランジスタQ3.
Q4.Q5、抵抗R3及び定電流源11.12より成る
。トランジスタQ3.Q4のエミッタは共通接続され、
この共通接続点は、定電流源11を介し接地されている
。トランジスタQ3のベースはクリップ電圧調整端子4
に、コレクタは電源電圧■cCに各々接続されている。
FIG. 2 is a circuit diagram showing an example of the configuration of the differential amplifier 100. The differential amplifier 100 includes an NPNI transistor Q3.
Q4. Q5, resistor R3, and constant current source 11.12. Transistor Q3. The emitters of Q4 are connected in common,
This common connection point is grounded via a constant current source 11. The base of transistor Q3 is clip voltage adjustment terminal 4
The collectors are respectively connected to the power supply voltage ccC.

トランジスタQ4のベースは抵抗R1,R2を介してバ
ッファアンプ2の出力に、コレクタは抵抗R3を介して
電源電圧V。0に各々接続されている。
The base of the transistor Q4 is connected to the output of the buffer amplifier 2 through resistors R1 and R2, and the collector is connected to the power supply voltage V through a resistor R3. 0, respectively.

トランジスタQ5はエミッタホロワを構成しており、ベ
ースがトランジスタQ4のコレクタに、コレクタが電源
電圧■ccに各々接続され、エミッタが定電流源12を
介して接地されるとともに、トランジスタQ2のベース
にも接続されている。
The transistor Q5 constitutes an emitter follower, and its base is connected to the collector of the transistor Q4, the collector is connected to the power supply voltage ■cc, and its emitter is grounded via the constant current source 12 and also connected to the base of the transistor Q2. has been done.

その他の構成は、第1図の回路と同様である。第3図は
第2図に示した回路の入力信号■Ioと出力信号V  
との関係を示すグラフである。
The rest of the configuration is similar to the circuit shown in FIG. Figure 3 shows the input signal Io and output signal V of the circuit shown in Figure 2.
It is a graph showing the relationship between

ut 次に第3図を用いながら、第2図の回路の動作について
説明する。入力信号V、はバッファアンn ブ2及び抵抗R1,R2を介して差動アンプ100の一
入力であるトランジスタQ4のベースに与えられる。入
力信号■1□のレベルが可変クリップ電圧源5で定めた
クリップ電圧V  以下の場合、at トランジスタQ3がオン、トランジスタQ4がオフし、
電源電圧■cc(“H”レベル)がエミッタホロワを構
成するトランジスタQ5を介してトランジスタQ2のベ
ースに与えられる。トランジスタQ2はmH゛に応答し
てオフするので、ノードNは高インピーダンス状態に保
たれ、入力信号V はバッファアンプ2.10を介し、
バッファn アンプ2.10のゲイン倍G (A2xA、o(A2゜
Aloは各々バッフ7アンプ2.10のゲイン))増幅
されて出力端子3へ出力信号V  として出ut 力される。なお、この実施例ではG−A2−Al。
ut Next, the operation of the circuit shown in FIG. 2 will be explained using FIG. 3. Input signal V is applied to the base of transistor Q4, which is one input of differential amplifier 100, via buffer amplifier 2 and resistors R1 and R2. When the level of the input signal ■1□ is below the clip voltage V determined by the variable clip voltage source 5, at transistor Q3 is turned on, transistor Q4 is turned off,
Power supply voltage cc ("H" level) is applied to the base of transistor Q2 via transistor Q5 forming an emitter follower. Since the transistor Q2 turns off in response to mH, the node N is kept in a high impedance state, and the input signal V is passed through the buffer amplifier 2.10.
Buffer n is amplified by the gain of the amplifier 2.10 times G (A2xA, o (A2゜Alo is the gain of the buffer 7 amplifier 2.10)) and outputted to the output terminal 3 as an output signal V. In this example, G-A2-Al.

−1とする。-1.

一方、入力信号vInのレベル(すなわちノードNのレ
ベル)がクリップ電圧V  以上になると、ef トランジスタQ3がオフ、トランジスタQ4がオンする
。そのため、抵抗R3に電流が流れ電圧降下が生じ“L
”がエミッタホロワを構成するトランジスタQ5を介し
てトランジスタQ2のベースに与えられる。トランジス
タQ2は“L“に応答してオンするので、ノードNの電
位の上昇が押えられる。従って、ノードNの電位はクリ
ップ電圧V  以上に上がらなくなる。この時点てノー
ドer NすなわちトランジスタQ2のエミッタは低インピーダ
ンス状態となり、クリップ電圧V  以上at の入力信号VInは抵抗R1とR2の分割比倍(R1/
(R1,+R2)倍)され、バッファアンプ10を介し
て出力される。従って、クリップ後のゲインG′はGx
R1/ (R1+R2)となり、クリップ後のゲインG
′はクリップ前のゲインGより小さくなる。
On the other hand, when the level of the input signal vIn (that is, the level of the node N) exceeds the clip voltage V, the ef transistor Q3 is turned off and the transistor Q4 is turned on. Therefore, a current flows through the resistor R3, causing a voltage drop and “L”
" is applied to the base of the transistor Q2 via the transistor Q5 that constitutes an emitter follower. Since the transistor Q2 is turned on in response to "L", the rise in the potential of the node N is suppressed. Therefore, the potential of the node N is The voltage does not rise above the clip voltage V. At this point, the node er N, that is, the emitter of the transistor Q2, is in a low impedance state, and the input signal VIn, which is above the clip voltage V, is multiplied by the division ratio of the resistors R1 and R2 (R1/
(R1, +R2) times) and output via the buffer amplifier 10. Therefore, the gain G' after clipping is Gx
R1/(R1+R2), and the gain G after clipping is
' is smaller than the gain G before clipping.

差動アンプ100のゲインはR3/2RE (REはト
ランジスタQ3.Q4のエミッタ抵抗)で決まり、この
値が大きい程ゲインが高いことになり、ゲインが高い程
入力信号vInのレベルがクリップ電圧■  に達した
瞬間にクリップ動作に入er る。第2図に示した差動アンプ100の構成では、トラ
ンジスタQ3.Q4のエミッタが共通接続されている(
RE”O)ので、差動アンプ100のゲインは非常に大
きいものになっている。従って、第4図に示したダイオ
ードクリップ回路の場合よりもクリップ特性がシャープ
になる。また、クリップ電圧は可変クリップ電圧源5を
調整することにより、変化させることができる。また、
抵抗R1、R2の分割比によりクリップ後のゲインを所
望の値に決定しているので従来のように、ゲイン調整端
子を設ける必要がなくなる。さらに可変ゲインアンプを
設けていないので回路素子が少ない。
The gain of the differential amplifier 100 is determined by R3/2RE (RE is the emitter resistance of transistors Q3 and Q4), and the larger this value, the higher the gain, and the higher the gain, the higher the level of the input signal vIn becomes the clip voltage. The moment it reaches this point, the clip operation begins. In the configuration of differential amplifier 100 shown in FIG. 2, transistors Q3. The emitters of Q4 are commonly connected (
RE"O), the gain of the differential amplifier 100 is very large. Therefore, the clipping characteristics are sharper than in the case of the diode clipping circuit shown in FIG. 4. Also, the clipping voltage is variable. It can be changed by adjusting the clip voltage source 5. Also,
Since the gain after clipping is determined to a desired value by the division ratio of the resistors R1 and R2, there is no need to provide a gain adjustment terminal as in the conventional case. Furthermore, since a variable gain amplifier is not provided, there are fewer circuit elements.

なお、上記実施例では差動アンプ】OOの十入力にクリ
ップ電圧■  、−入力に入力信号V。
In the above embodiment, the clip voltage (2) is applied to the ten inputs of the differential amplifier (OO), and the input signal V is applied to the - input.

rcr+n を与えたが、これを逆にしてもよい。この場合PNP)
ランジスタQ2をNPN トランジスタにする必要があ
る。
rcr+n is given, but this may be reversed. In this case PNP)
It is necessary to make transistor Q2 an NPN transistor.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、可変基準電圧源と、一
方入力が可変基準電圧源に接続された差動アンプと、入
力端子と出力端子との間に接続された第1の抵抗と、差
動アンプの他方入力と出力端子との間に接続された第2
の抵抗と、一方fr5極が差動アンプの他方入力に、他
方電極か所定電位に、制御電極が差動アンプの出力に各
々接続され、入力端子への入力信号のレベルが可変基準
電圧の電圧よりも大きいとオンし、小さいとオフするト
ランジスタとを設けたので、可変基準電圧源を調整する
ことによりクリップ電圧を変化させることができる。ま
た、トランジスタがオフすると、入力信号はそのまま出
力され、オンすると入力信号は従来のようにゲイン調整
端子を設けることなく、第1.第2の抵抗の分割比に応
して出力される。
As described above, according to the present invention, a variable reference voltage source, a differential amplifier whose one input is connected to the variable reference voltage source, a first resistor connected between the input terminal and the output terminal, A second terminal connected between the other input and the output terminal of the differential amplifier.
resistor, one fr5 pole is connected to the other input of the differential amplifier, the other electrode is connected to a predetermined potential, and the control electrode is connected to the output of the differential amplifier, and the level of the input signal to the input terminal is the voltage of the variable reference voltage. Since a transistor is provided that turns on when the voltage is larger than , and turns off when the voltage is smaller than , the clip voltage can be changed by adjusting the variable reference voltage source. Furthermore, when the transistor is turned off, the input signal is output as is, and when the transistor is turned on, the input signal is output from the first input signal without providing a gain adjustment terminal as in the conventional case. It is output according to the division ratio of the second resistor.

そのため、従来のようにゲイン調整端子を設けることな
く第1.第2の抵抗の抵抗値をY・め設定しておくこと
により、クリップ後のゲインを所望の値に変化させるこ
とができるので、端子数が減るという効果がある。さら
に、差動アンプのゲインを高くすることにより、クリッ
プ特性がシャープになるとともに、可変ゲインアンプを
用いないので素子数が減るという効果がある。
Therefore, the first. By setting the resistance value of the second resistor to Y·m, the gain after clipping can be changed to a desired value, which has the effect of reducing the number of terminals. Furthermore, by increasing the gain of the differential amplifier, the clipping characteristics become sharper, and since a variable gain amplifier is not used, the number of elements can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に係るクリップ回路の一実施例を示す
回路図、第2図は第1図に示した回路中の差動アンプの
一構成例を示す回路図、第3図は第2図に示した回路の
動作を説明するためのグラフ、第4図及びm6図は従来
のホワイトクリップ回路を示す回路図、第5図は第4図
に示した回路の動作を説明するためのグラフ、第7図は
第6図に示した回路の動作を説明するためのグラフであ
る。 図において、1は入力端子、3は出力端子、5は可変ク
リップ電圧源、100は差動アンプ、R1及びR2は抵
抗、Q2はPNP )ランジスタである。 なお、各図中同一符号は同一または相当部分を示す。
FIG. 1 is a circuit diagram showing an embodiment of the clip circuit according to the present invention, FIG. 2 is a circuit diagram showing an example of the configuration of a differential amplifier in the circuit shown in FIG. Graphs to explain the operation of the circuit shown in the figure, Figures 4 and m6 are circuit diagrams showing conventional white clip circuits, and Figure 5 is a graph to explain the operation of the circuit shown in Figure 4. , FIG. 7 is a graph for explaining the operation of the circuit shown in FIG. In the figure, 1 is an input terminal, 3 is an output terminal, 5 is a variable clip voltage source, 100 is a differential amplifier, R1 and R2 are resistors, and Q2 is a PNP transistor. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] (1)入力端子と、 出力端子と、 可変基準電圧源と、 一方入力が前記可変基準電圧源に接続された差動アンプ
と、 前記入力端子と前記出力端子との間に接続された第1の
抵抗と、 前記差動アンプの他方入力と前記出力端子との間に接続
された第2の抵抗と、 一方電極が前記差動アンプの他方入力に、他方電極が所
定電位に、制御電極が前記差動アンプの出力に各々接続
され、前記入力端子への入力信号のレベルが前記可変基
準電圧源の電圧よりも大きいとオンし、小さいとオフす
るトランジスタとを備えたクリップ回路。
(1) an input terminal, an output terminal, a variable reference voltage source, a differential amplifier whose one input is connected to the variable reference voltage source, and a first differential amplifier connected between the input terminal and the output terminal. a second resistor connected between the other input of the differential amplifier and the output terminal, one electrode of which is connected to the other input of the differential amplifier, the other electrode of which is at a predetermined potential, and a control electrode that is connected between the other input of the differential amplifier and the output terminal; A clip circuit comprising transistors connected to the outputs of the differential amplifiers and turned on when the level of the input signal to the input terminal is higher than the voltage of the variable reference voltage source and turned off when the level is lower than the voltage of the variable reference voltage source.
JP18990290A 1990-07-16 1990-07-16 Clip circuit Pending JPH0477063A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18990290A JPH0477063A (en) 1990-07-16 1990-07-16 Clip circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18990290A JPH0477063A (en) 1990-07-16 1990-07-16 Clip circuit

Publications (1)

Publication Number Publication Date
JPH0477063A true JPH0477063A (en) 1992-03-11

Family

ID=16249115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18990290A Pending JPH0477063A (en) 1990-07-16 1990-07-16 Clip circuit

Country Status (1)

Country Link
JP (1) JPH0477063A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299000A (en) * 1992-06-17 1994-03-29 Zenith Electronics Corp. Video white signal compression and peaking

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299000A (en) * 1992-06-17 1994-03-29 Zenith Electronics Corp. Video white signal compression and peaking

Similar Documents

Publication Publication Date Title
US4057743A (en) Current sensing circuit
JPH0477063A (en) Clip circuit
JPH0799859B2 (en) Deflection power transistor drive circuit
JP2690599B2 (en) Variable gain amplifier
JPH04135307A (en) Diagonal characteristic circuit
JP2933443B2 (en) Positive and negative waveform separation circuit
JP3107590B2 (en) Current polarity conversion circuit
JP2695787B2 (en) Voltage-current conversion circuit
JPH0145766B2 (en)
JP2623954B2 (en) Variable gain amplifier
JP3342345B2 (en) Gain control circuit
JP2665833B2 (en) Limiter circuit
JP2901397B2 (en) Non-linear amplifier
JP2776019B2 (en) Constant voltage circuit
JPH062337Y2 (en) ALC circuit
JP3170112B2 (en) Amplifier circuit
JP3077157B2 (en) Amplifier circuit
JPH0332097Y2 (en)
JPS628987B2 (en)
JPH05152871A (en) Dc feedback amplifier
JPS61232712A (en) Agc circuit
JPS61253915A (en) Electronic volume circuit
JPH04365109A (en) Error amplifying circuit
JPH01180108A (en) Gain control amplifier
JPH031602A (en) Automatic gain control amplifier circuit