JPH047689A - 非接触ｉｃカード - Google Patents
非接触ｉｃカードInfo
- Publication number
- JPH047689A JPH047689A JP2109402A JP10940290A JPH047689A JP H047689 A JPH047689 A JP H047689A JP 2109402 A JP2109402 A JP 2109402A JP 10940290 A JP10940290 A JP 10940290A JP H047689 A JPH047689 A JP H047689A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bias current
- antenna
- level
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は電池を内蔵し、電波及び光等で通信を行う非
接触ＩＣカードに関する。
接触ＩＣカードに関する。
［従来の技術］
第４図は従来の非接触ＩＣカードの構成を示すブロック
図である。
図である。
図において、（４１）はＩＣカード全体の制御を行うＣ
ＰＵで、バス４８を介してプログラムメモリであるＲＯ
Ｍ４２ 、データメモリであるＰＡＭ４３ 、及びパラ
レル・シリアル変換を行う入出力回路４４と接続されて
いる。また、電源として電池４７を内蔵する。入出力回
路４４から出力されるデータは変復調回路４５で変調さ
れ、送信回路４９でアンテナ４６を駆動して電波として
出力する。また、アンテナ４６で受信されたデータは受
信回路５０で増幅されロジックレベルに変換された後、
変復調回路４５で復調され入出力回路４４を介して、バ
ス４８に出力されＣＰＵ ４１によって処理される。
ＰＵで、バス４８を介してプログラムメモリであるＲＯ
Ｍ４２ 、データメモリであるＰＡＭ４３ 、及びパラ
レル・シリアル変換を行う入出力回路４４と接続されて
いる。また、電源として電池４７を内蔵する。入出力回
路４４から出力されるデータは変復調回路４５で変調さ
れ、送信回路４９でアンテナ４６を駆動して電波として
出力する。また、アンテナ４６で受信されたデータは受
信回路５０で増幅されロジックレベルに変換された後、
変復調回路４５で復調され入出力回路４４を介して、バ
ス４８に出力されＣＰＵ ４１によって処理される。
第５図は第４図の受信回路５０の回路図を示す。図にお
いて、１１は受信アンテナで、受信電圧はコンパレータ
１３に人力され、リファレンス電圧発生回路１４の出力
と比較され、ＡＮＤケート１５を介して、第４図の入出
力回路４４に出力される。ここで、コンパレータ１３の
端子Ａ、リファレンス電圧発生回路の端子Ｂは、それぞ
れバイアス電流のオン、オフを制御する端子で、信号線
１６ａで第４図のＣＰＬ１４１ と接続されており、ソ
フトウェアでオン、オフ制御を行う。
いて、１１は受信アンテナで、受信電圧はコンパレータ
１３に人力され、リファレンス電圧発生回路１４の出力
と比較され、ＡＮＤケート１５を介して、第４図の入出
力回路４４に出力される。ここで、コンパレータ１３の
端子Ａ、リファレンス電圧発生回路の端子Ｂは、それぞ
れバイアス電流のオン、オフを制御する端子で、信号線
１６ａで第４図のＣＰＬ１４１ と接続されており、ソ
フトウェアでオン、オフ制御を行う。
［発明が解決しようとする課題］
従来の非接触ＩＣカードは以上のように構成されていた
ので、受信可能状態への移行はソフトウェアで制御する
必要があり、受信待ちの状態では常に受信回路にバイア
ス電流を流していなければならなかったので電池の消費
が大きいという問題点があった。
ので、受信可能状態への移行はソフトウェアで制御する
必要があり、受信待ちの状態では常に受信回路にバイア
ス電流を流していなければならなかったので電池の消費
が大きいという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、受信待ちの状態における電池の消費を抑制で
きる非接触ＩＣカードを得ることを目的とする。
たもので、受信待ちの状態における電池の消費を抑制で
きる非接触ＩＣカードを得ることを目的とする。
［課題を解決するための手段および作用］この発明に係
る非接触ＩＣカードは、受信待ちの状態ではバイアス電
流をオフし、入力信号が所定のレベル以上になるとバイ
アス電流を流しはじめる受信回路を採用したので、実際
にデータを受信している時のみ電流を流すので、電池の
消費を抑制でき、カードの寿命を伸ばすことができ、ま
たソフトウェアの負荷を軽減できる。
る非接触ＩＣカードは、受信待ちの状態ではバイアス電
流をオフし、入力信号が所定のレベル以上になるとバイ
アス電流を流しはじめる受信回路を採用したので、実際
にデータを受信している時のみ電流を流すので、電池の
消費を抑制でき、カードの寿命を伸ばすことができ、ま
たソフトウェアの負荷を軽減できる。
［実施例］
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例である受信回路の回路図を
示す。
示す。
即ち、アンテナ１１が受信した電圧はコンパレータ１３
に人力され、リファレンス電圧発生回路１４で発生した
リファレンス電圧ＶＲｅｆと比較される。コンパレータ
１３、リファレンス電圧発生回路１４のイネーブル端子
Ａ、Ｂにはシュミットトリガ回路１２の出力が接続され
ているので、アンテナ１１の受信電圧レベルがシュミッ
トトリガ回路１２のスレッショルド電圧を越えるまでは
コンパレータ１３及びリファレンス電圧発生回路１４に
はバイアス電流が流されない。
に人力され、リファレンス電圧発生回路１４で発生した
リファレンス電圧ＶＲｅｆと比較される。コンパレータ
１３、リファレンス電圧発生回路１４のイネーブル端子
Ａ、Ｂにはシュミットトリガ回路１２の出力が接続され
ているので、アンテナ１１の受信電圧レベルがシュミッ
トトリガ回路１２のスレッショルド電圧を越えるまでは
コンパレータ１３及びリファレンス電圧発生回路１４に
はバイアス電流が流されない。
また、ＡＮＤゲート１５の入力にもシュミットトリガ回
路１２の出力１２ａが接続されているので、アンテナ１
１の受信電圧レベルがシュミットトリガ回路１２のスレ
ッショルド電圧以下であると、受信回路出力１５ａは“
Ｌ”のままである。
路１２の出力１２ａが接続されているので、アンテナ１
１の受信電圧レベルがシュミットトリガ回路１２のスレ
ッショルド電圧以下であると、受信回路出力１５ａは“
Ｌ”のままである。
この受信回路を非接触ＩＣカードに採用すると、アンテ
ナ１１の受信電圧レベルがシュミットトリガ回路１２の
スレッショルド電圧以下ではバイアス電流はゼロであり
、アンテナ１１の受信電圧レベルがシュミットトリガ回
路１２のスレッショルド以上になるとバイアス電流が流
れはじめ受信可能状態となる。したがって、受信信号レ
ベルが所定値（シュミットトリガのスレッショルド電圧
）以上の時のみ、バイアス電流を流すので、電池の消費
を低減することができる。
ナ１１の受信電圧レベルがシュミットトリガ回路１２の
スレッショルド電圧以下ではバイアス電流はゼロであり
、アンテナ１１の受信電圧レベルがシュミットトリガ回
路１２のスレッショルド以上になるとバイアス電流が流
れはじめ受信可能状態となる。したがって、受信信号レ
ベルが所定値（シュミットトリガのスレッショルド電圧
）以上の時のみ、バイアス電流を流すので、電池の消費
を低減することができる。
第２図は第１図の各ブロックの簡単な一実施例を示した
回路図で、第２図（ａ）はアンテナ回路１１の回路図で
、図において、コイル２４、コンデンサ２５より成る共
振回路である。（ｂ）図はシュミットトリガ回路１２の
回路図で（：ＭＯＳインバータ２１ａ〜Ｃで構成され、
所望のスレッショルド電圧（ＶｔＨ◆。
回路図で、第２図（ａ）はアンテナ回路１１の回路図で
、図において、コイル２４、コンデンサ２５より成る共
振回路である。（ｂ）図はシュミットトリガ回路１２の
回路図で（：ＭＯＳインバータ２１ａ〜Ｃで構成され、
所望のスレッショルド電圧（ＶｔＨ◆。
Ｖｙｏ ）を得るようにトランジスタサイズ、プロセス
パラメータ等を設定する。（Ｃ）図はコンパレータ１３
の回路図でＰチャネルＭＯ５）ランジスタ２９のベアに
よるカレントミラー回路と、ＮチャネルＭＯＳトランジ
スタ２６のベアによって成る差動部と、ＮチャネルＭＯ
５）ランジスタ２６１によるバイアス電流源より成る。
パラメータ等を設定する。（Ｃ）図はコンパレータ１３
の回路図でＰチャネルＭＯ５）ランジスタ２９のベアに
よるカレントミラー回路と、ＮチャネルＭＯＳトランジ
スタ２６のベアによって成る差動部と、ＮチャネルＭＯ
５）ランジスタ２６１によるバイアス電流源より成る。
図中、２２はＣＭＯＳインバータである。端子Ｆにリフ
ァレンス電圧発生回路１４で発生した電圧ＶＲｅｆを印
加し、端子Ｅに受信信号を印加する。
ァレンス電圧発生回路１４で発生した電圧ＶＲｅｆを印
加し、端子Ｅに受信信号を印加する。
受信信号がＶＲｅｆより大のとき出力端子Ｇより“Ｈ”
レベルが出力され、ＶＲｅｆより小のとき出力Ｇは“し
”レベルとなる。端子Ａはバイアス電流のオン・オフを
制御する端子であり、“Ｈ”レベルを印加するとバイア
ス電流オン、”Ｌ”レベルを印加すると、オフする。（
ｄ）図はリファレンス電圧発生回路１４の回路図で、Ｎ
チャネルＭＯ５）ランジスタ２８の順方向電圧降下を利
用してリファレンス電圧を発生する。端子Ｂに印加され
る信号によってＰチャネルトランジスタ２７及びＣＭＯ
Ｓインバータ２３が動作（バイアス電流のオン・オフを
制御する。
レベルが出力され、ＶＲｅｆより小のとき出力Ｇは“し
”レベルとなる。端子Ａはバイアス電流のオン・オフを
制御する端子であり、“Ｈ”レベルを印加するとバイア
ス電流オン、”Ｌ”レベルを印加すると、オフする。（
ｄ）図はリファレンス電圧発生回路１４の回路図で、Ｎ
チャネルＭＯ５）ランジスタ２８の順方向電圧降下を利
用してリファレンス電圧を発生する。端子Ｂに印加され
る信号によってＰチャネルトランジスタ２７及びＣＭＯ
Ｓインバータ２３が動作（バイアス電流のオン・オフを
制御する。
第３図はアンテナ１１の受信電圧波形３１と、受信回路
出力波形３２を示す。ここでｖＴ Ｈ” ＋ Ｖ Ｔ
Ｈ−はそれぞれシュミットトリガ回路１２の出力が“Ｌ
”から“Ｈ”となる時、のスレッショルド電圧及び出力
が“Ｈ”から“Ｌ”となる時のスレッショルド電圧であ
り、ＶＲｅｆはリファレンス電圧発生回路１４の出力電
圧である。時間（Ｉ）から（ＩＩ）の間のみコンパレー
タ１３、リファレンス電圧発生回路１４にバイアス電流
が印加され受信可能状態となり、アンテナ受信電圧がＶ
Ｒｅｆを越えたとき受信回路出力は“Ｈ”レベルを出力
する。
出力波形３２を示す。ここでｖＴ Ｈ” ＋ Ｖ Ｔ
Ｈ−はそれぞれシュミットトリガ回路１２の出力が“Ｌ
”から“Ｈ”となる時、のスレッショルド電圧及び出力
が“Ｈ”から“Ｌ”となる時のスレッショルド電圧であ
り、ＶＲｅｆはリファレンス電圧発生回路１４の出力電
圧である。時間（Ｉ）から（ＩＩ）の間のみコンパレー
タ１３、リファレンス電圧発生回路１４にバイアス電流
が印加され受信可能状態となり、アンテナ受信電圧がＶ
Ｒｅｆを越えたとき受信回路出力は“Ｈ”レベルを出力
する。
前記実施例では、リファレンス電圧発生回路１４を内蔵
していたが受信電圧Ｆレベルが大きく電池の電源電圧Ｖ
ｃｃを越える場合はリファレンス電圧として、コンパレ
ータ１３の端子ＦにＶｃｃを接続してもよい。このよう
な受信回路は、リセット信号とデータ信号のレベルを変
えて（リセットを大、データを小）リセットをかける非
接触カードのリセット信号受信回路として適している。
していたが受信電圧Ｆレベルが大きく電池の電源電圧Ｖ
ｃｃを越える場合はリファレンス電圧として、コンパレ
ータ１３の端子ＦにＶｃｃを接続してもよい。このよう
な受信回路は、リセット信号とデータ信号のレベルを変
えて（リセットを大、データを小）リセットをかける非
接触カードのリセット信号受信回路として適している。
［発明の効果］
以上のようにこの発明によれば、実際に入力信号が所定
レベル以上の時にのみ受信回路にバイアス電流を印加す
るようにしたので電池の消費を低減できるとともに、バ
イアス電流のオン・オフを総てハードウェア制御とした
ため、従来のようにリフトウェアで制御する必要がなく
なりソフトウェアの負荷を軽減できるという効果がある
。
レベル以上の時にのみ受信回路にバイアス電流を印加す
るようにしたので電池の消費を低減できるとともに、バ
イアス電流のオン・オフを総てハードウェア制御とした
ため、従来のようにリフトウェアで制御する必要がなく
なりソフトウェアの負荷を軽減できるという効果がある
。
第１図はこの発明の一実施例による非接触ｒｃカードの
受信回路の回路図、第２図（ａ）〜（ｄ）は第１図の各
ブロックの詳細回路図、第３図は第１図の受信回路の人
力波形図及び出力波形図、第４図は従来およびこの発明
共通の電池内蔵型非接触ＩＣカードのブロック図１．第
５図は従来の非接触ＩＣカードの受信回路の回路図であ
る。 図において、１１はアンテナ、１２はシュミットトリガ
回路、１３はコンパレータ、２１ａ 〜２１ｃ、２２．
２３はＣＭＯＳインバータ、２４はコイル、２５はコン
デンサ、２６，２６．．２８はＮチャネルＭＯ５トラン
ジスタ、２７．２９はＰチャネルＭＯＳトランジスタを
示す。 なお、図中、同一符号は同一 又は相当部分を示す。 代理人 大 岩 増 雄 第３図 Ｅｓｔ聞 手 続 補 正 量 （自発） 平成２ 年７ パ１ 日
受信回路の回路図、第２図（ａ）〜（ｄ）は第１図の各
ブロックの詳細回路図、第３図は第１図の受信回路の人
力波形図及び出力波形図、第４図は従来およびこの発明
共通の電池内蔵型非接触ＩＣカードのブロック図１．第
５図は従来の非接触ＩＣカードの受信回路の回路図であ
る。 図において、１１はアンテナ、１２はシュミットトリガ
回路、１３はコンパレータ、２１ａ 〜２１ｃ、２２．
２３はＣＭＯＳインバータ、２４はコイル、２５はコン
デンサ、２６，２６．．２８はＮチャネルＭＯ５トラン
ジスタ、２７．２９はＰチャネルＭＯＳトランジスタを
示す。 なお、図中、同一符号は同一 又は相当部分を示す。 代理人 大 岩 増 雄 第３図 Ｅｓｔ聞 手 続 補 正 量 （自発） 平成２ 年７ パ１ 日
Claims (1)
- 電池を内蔵し電波及び光を媒体として通信を行う非接
触ＩＣカードであって、受信待ち状態において、入力信
号が所定電圧レベル以下の時にバイアス電流をオフし、
入力信号が所定電圧レベル以上でバイアス電流を流して
、受信可能とする受信回路を内蔵したこと特徴とする非
接触ＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109402A JPH047689A (ja) | 1990-04-25 | 1990-04-25 | 非接触ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109402A JPH047689A (ja) | 1990-04-25 | 1990-04-25 | 非接触ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH047689A true JPH047689A (ja) | 1992-01-13 |
Family
ID=14509339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2109402A Pending JPH047689A (ja) | 1990-04-25 | 1990-04-25 | 非接触ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH047689A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6223990B1 (en) * | 1995-06-16 | 2001-05-01 | Rohm Co., Ltd. | Communication system including a dual passive antenna configuration |
| US7119701B2 (en) | 1998-03-30 | 2006-10-10 | Intel Corporation | Techniques for detection of an active connection to a network |
-
1990
- 1990-04-25 JP JP2109402A patent/JPH047689A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6223990B1 (en) * | 1995-06-16 | 2001-05-01 | Rohm Co., Ltd. | Communication system including a dual passive antenna configuration |
| US7119701B2 (en) | 1998-03-30 | 2006-10-10 | Intel Corporation | Techniques for detection of an active connection to a network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6181178B1 (en) | Systems and methods for correcting duty cycle deviations in clock and data signals | |
| US5109163A (en) | Integrated power-on reset circuit | |
| JPH07235869A (ja) | 入力バッファ | |
| US6101137A (en) | Semiconductor memory device having delay locked loop (DLL) | |
| JP2003142991A (ja) | 比較回路、コンパレータ、レベル判定回路およびレベル判定回路のしきい値電圧設定方法 | |
| US11251794B2 (en) | Dynamic transistor gate overdrive for input/output (I/O) drivers and level shifters | |
| US5929654A (en) | Temperature-insensitive current controlled CMOS output driver | |
| US5432328A (en) | Non-contact IC card detecting power-on signal by receiving external input signal having voltage magnitude outside power supply voltage range | |
| KR100197998B1 (ko) | 반도체 장치의 저소비 전력 입력 버퍼 | |
| US6259286B1 (en) | Method and apparatus for a power-on-reset system | |
| US7292073B2 (en) | Transmission line driver circuit | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| US20040160244A1 (en) | Sense amplifier having synchronous reset or asynchronous reset capability | |
| US6184738B1 (en) | Input buffer for supplying semiconductor device with internal signal based on comparison of external signal with reference potential | |
| KR19990007459A (ko) | 차동 증폭 회로 | |
| KR100338337B1 (ko) | 모드 설정 확정 신호 발생 회로 | |
| JPH047689A (ja) | 非接触ｉｃカード | |
| US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
| US7372291B2 (en) | Circuits having precision voltage clamping levels and method | |
| KR100260396B1 (ko) | 전력 소모가 적은 반도체 장치의 출력 버퍼 | |
| JPH04291809A (ja) | 発振制御回路 | |
| US7400874B2 (en) | Integrated circuit comprising a clock-signal generator, smart card comprising an integrated circuit of this kind and associated method for the generation of clock signals | |
| KR100765875B1 (ko) | 신호를 저전압 영역에서 고전압 영역으로 변환시키는 방법및 회로 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JP3173486B2 (ja) | デジタルｃｍｏｓ回路 |