JPH0468446A - デバッグ支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は処理袋！　（ＣＰＵ）上でリアルタイムに動作
するプログラムをデバッグするためのデバッグ支援装置
に関する。

〔従来の技術〕

第５図は、ＣＰＵ上でリアルタイムに動作するプログラ
ムの実行をトレースしてデバッグするために用いられる
従来のデバッグ支援装置の概略の構成を示すブロック図
である。

第５図において、参照符号５１はデバッグ対象のプログ
ラムを動作させるＣＰＵを示しており、デバッグ対象の
プログラムはメモリ５２に格納されている。また、メモ
リ５２はデバッグ対象のプログラムを動作させるために
必要なデータ及びプログラムの動作中に発生する種々の
中間的なデータ等を格納する。

参照符号５３はトレース部であり、上述のデバッグ対象
のプログラムがＣＰＵ５１上で動作している間にＣＰ［
Ｉ５１　とメモリ５２との間の情報の送受をリアルタイ
ムにトレースし、デバッグ情報として収集する。このト
レース部５３が収集したデバッグ情報はトレースメモリ
５４に格納される。

このような従来のデバッグ支援装置の動作は以下の如く
である。

メモリ５２に格納されているデバッグ対象のプログラム
がＣＰＵ５１上で動作している間に、トレース部５３は
ＣＰＵ５１　とメモリ５２との間を接続するアドレス線
、データ線、制御線等の状態を検出し、これらの状態か
らプログラムの実行アドレス、データ等の履歴を収集す
る。このようにして収集された実行アドレス、データ等
の履歴はデバッグ情報としてトレースメモリ５４に格納
される。そして、トレースメモリ５４内に最終的に蓄積
された膨大なデバッグ情報に基づいて、ＣＰＵ５１によ
りリアルタイムに実行されたプログラムのデバッグが行
われる。

即ち、トレースメモリ５４に格納されている情報からプ
ログラムの処理の実際の流れが解析され、デバッグ対象
のプログラムの本来あるべき処理の流れとの対比により
デバッグの必要性のチエツク及びその部分の検出を行う
。

〔発明が解決しようとする課題〕

従来のプログラムのデバッグは以上のような構成のデバ
ッグ支援装置により得られたデバッグ情報に基づいて行
われるが、このような従来のデバッグ支援装置ではデバ
ッグ情報としてはＣＰＵとメモリとの間で送受される情
報、即ち順次実行される各命令を特定するアドレス情報
とその実行によりメモリへ転送されるデータ等の情報の
みが得られるだけである。このため、プログラムを実際
に動作させた際に命令の実行順序が異なるような場合に
は比較的容易にデバッグが可能であるが、たとえばある
命令の実行によりＣＰＵ内のみで取り扱われてメモリへ
は転送されないようなデータが得られてそのデータに誤
りがあるような場合には、いずれの命令にハゲがあるの
かを究明することは非常に困難である。従って、従来の
デバッグ支援装置を使用してデバッグを行う場合には、
時間的コスト人的コストが膨大になるという問題がある
。

しかし、上述のような問題もプログラムがその本来の実
行順序通りに実行された場合にはその実行状態を再現さ
せることにより、ハゲ（プログラムミス）が含まれる命
令を究明することが可能ではある。

ところで、たとえば割込み処理が可能なプログラムをデ
バッグ対象としている場合は、実行中のプログラムの実
行アドレスとは無関係に外部から割込み要求が発生し、
これに応して割込み処理が実行されるため、割込み処理
をも含めた実行アドレスの履歴が同一になるプログラム
の動作を再現することは事実上困難である。このため、
割込み処理に関係するような部分のプログラムにハゲが
あってプログラムが誤動作したような場合には、同一の
動作を再現して誤動作の状態を確認したりすることが困
難である。

本発明はこのような事情に鑑みてなされたものであり、
デバッグ対象のプログラムを動作状態をトレースして得
られた実行アドレス及びデータに基づいて、プログラム
の実行状態を全（同一状態で再現し得るデバッグ支援装
置の提供を目的とす〔課題を解決するための手段〕 本発明のデバッグ支援装置は、プログラムの動作中に順
次実行される各命令を特定する情報をトレースして収集
するトレース手段と、このトレース手段が収集した情報
を順次格納する記憶手段と、この記憶手段に格納されて
いる各命令を特定する情報に基づいて、全く同一の状態
でプログラムを１命令ずつ再実行させ、その結果得られ
るデータを出力させる実行再現手段とを備えている。

Ｃ作用〕 本発明のデバッグ支援装置では、プログラムの動作中に
順次実行される各命令を特定する情報がトレース手段に
より収集されて順次記憶手段に格納される。そして、こ
の記憶手段に格納されている各命令を特定する情報に基
づいて、全く同一の状態でプログラムが１命令ずつ再実
行され、その結果得られるデータが出力されるので、ど
のような条件下において実行されたプログラムでも、同
一の状態で各命令が同一の順序で再実行されると共に、
その実行結果のデータがデバッグ情報として得られる。

〔実施例〕

以下、本発明をその実施例を示す図面を参照して詳述す
る。

第１図は本発明に係るデハソグ支援装置の一実施例の構
成を示すブロック図である。

第１図において、参照符号１はコマンド人力部であり、
本発明装置に対する種々のコマンド入力に使用される。

このコマンド入力部１から入力された種々のコマンドは
本体２に与えられる。

本体２は、コマンド解析部２１．プログラム実行部２２
．トレース部２３．トレース情報リストメモリ２４、実
行ステップ再現部２５．メモリ２６等にて構成されてい
る。

コマンド解析部２１はコマンド入力部１から与えられた
コマンドを解析し、その結果に従って本体２内の各部を
起動する。

プログラム実行部２２はコマンド解析部２１からの指示
により起動され、メモリ２６に予め格納されているデバ
ッグ対象のプログラムを実行する。このプログラム実行
部２２によりプログラムが実行されると、そのプログラ
ム実行時の履歴情報、Ｋ体的にはプログラム実行部２２
とメモリ２６との間で送受される実行アドレス及びデー
タ等はトレース部２３によりリアルタイムでトレースさ
れてトレース情報リストメモリ２４に収集されて格納さ
れる。

実行ステップ再現部２５はコマンド解析部２１からの指
示により起動され、トレース情報リストメモリ２４に格
納されている情報を解析してプログラム実行部２２に命
令を１ずつ実行させることにより、プログラムの実行ス
テップを再現する。

参照符号３は表示部であり、本体２による処理結果の表
示に使用される。

このような構成の本発明装置の動作について以下に説明
する。

まず、デバッグ対象のプログラムの実行は、コマンド人
力部１により本体２へ入力されたコマンドをコマンド解
析部２１が解析してプログラム実行部２２を起動するこ
とにより行われる。起動されたプログラム実行部２２は
メモリ２６に格納されているデバッグ対象のプログラム
を実行し、メモリ２６との間で実行アドレス及びデータ
等を送受する。このプログラム実行部２２とメモリ２６
との間で送受される実行アドレス及びデータ等がトレー
ス情報としてトレース部２３により収集され、プログラ
ムの実行履歴としてトレース情報リストメモリ２４に順
次格納される。

以上のようにしてプログラム実行部２２がデバッグ対象
のプログラムの実行を終了した後、コマンド入力部１か
ら新たにコマンドを入力すると、このコマンドがコマン
ド解析部２１により解析され、実行ステップ再現部２５
が起動される。

第２図は実行ステップ再現部２５の動作手順を示すフロ
ーチャートである。

実行ステップ再現部２５は起動されるとまず、トレース
情報リストメモリ２４に格納されている情報の内から実
行すべきアドレスのデータを検索する（ステップＳｌ）
。

第３図（ａｌは上述のトレース情報リストメモリ２４に
格納されているトレース情報リスト１１を示しており、
各トレース情報はそれぞれ実行アドレスのデータとその
アドレスの命令コードとで一組にされて格納されている
。

ステップＳ１において実行すべきアドレスのデータがト
レース情報リストメモリ２４に格納されていないと判断
された場合（ステップＳ２）は直ちに処理を終了する。

トレース情報リストメモリ２４中に実行すべきアドレス
のデータが格納されている場合は、実行ステップ再現部
２５はそのデータをトレース情報リストメモリ２４から
取出しくステップＳ３）、それに基づいて実行アドレス
の命令を１命令だけ実行するためのスタックフォーマン
トを形成する（ステップ３４）。

第３回（′ｂ）は上述のスタックフォーマットの例を示
す模式図である。

第３図（ｂ）において、参照符号１２はスタックフォー
マットを示しており、１２ａはＣＰＵ動作情報を、１２
ｂは実行アドレスである。

上述のステップＳ３において、トレース情報リストメモ
リ２４のトレース情報リスト１１から取出された実行ア
ドレスのデータはステップＳ４においてスタックフォー
マノ目２中の実行アドレス１２ｂを形成する。

次に、ｌ命令実行後にトレーストラップを発生させるた
めのＣＰＵ動作情報１２ａが作成される（ステップ３５
）。

以上のステップＳ４及びＳ５によりスタックフォーマッ
ト１２が形成され、これらがプログラム実行部２２に与
えられることにより、プログラム実行部２２は与えられ
た実行アドレス１２ｂの命令をメモリ２６から読出して
実行する（ステップＳ６）。

この結果、表示部３にはたとえば第４図に参照符号３ａ
及び３ｂにてそれぞれ示す如く、■命令を実行した場合
のその命令自体及びその命令を実行した場合の再現処理
の結果が示される。第４図において、参照符号３ａの“
＞ｔｓ”は実行ステップの再現コマンドを、“１００１
０：　ＡＤＤ　１１１０．　ＲＯ”は実行アドレス及び
命令コードを、参照符号３ｂの“＞ｒＲｏ”は再現実行
の結果表示コマンド及び表示されているのがＲＯの内容
であることを、更に“ＲＯ−００１ＡＯＯＩＯ“は再現
実行の結果そのもの、換言すれば命令を実行した結果の
データをそれぞれ表している。

このようにして、トレース情報リストメモリ２４に格納
されているトレース情報リスト１１の−っのアドレスデ
ータに対応して一つの命令が実行されると次にＣＰＵ動
作情報１２ａに従ってトラップが発生されるので（ステ
ップ７）、プログラム実行部２２による処理は一旦停止
してステップＳ１へ処理が戻される。

従って、以降はステップｓ１がらステップｓ７の処理が
順次反復され、トレース情報リストメモリ２４に格納さ
れているトレース情報リス目１中の全実行アドレスにつ
いて同様の処理が行われた後、ステップＳ２にて実行す
べきアドレスデータが無いと判定されて処理が終了する
。

以上により、トレース情報リストメモリ２４に格納され
ているトレース情報リスト１１に従ってデバッグ対象の
プログラムがステップ実行され、それぞれのステップに
ついてその命令のアドレスと、命令コードと、その命令
の実行結果とが得られるので、これらの情報に基ブいて
デバッグが行える。

〔発明の効果〕

本発明のデバッグ支援装置によれば、どのような条件下
において実行されたプログラムでも、同一の状態で各命
令が同一の順序で再実行されると共に、その実行結果の
データがデバッグ情報として得られる。このため、従来
は命令実行の結果がＣＰＵ内でのみ処理されていたよう
な場合にもそれが得られるので、効率的なデバッグが可
能になる。

【図面の簡単な説明】

第１図は本発明に係るデバッグ支援装置の構成例を示す
ブロック図、第２図は実行ステップ再現部による動作手
順を示すフローチャート、第３図（ａｌはトレース情報
リストの、同（ｂ）はスタックフォーマットのそれぞれ
模式図、第４図は本発明装置により得れるデバッグ情報
の表示部への表示状態を例示した模式図、第５図は従来
のデバッグ支援装置の構成例を示すブロック図である。 １】・・・トレース情報リスト　　１２・・・スタック
フォーマット　　２２・・・プログラム実行部　　２３
・・・トレス部　　２４・・・トレース情報リストメモ
リ　　２５・・・実行ステップ再現部　　２６・・・メ
モリなお、図中、同一符号は同一、又は相当部分を示す
。

Claims (1)

【特許請求の範囲】
1. （１）処理装置により実行されるデバッグ対象のプログ
   ラムを構成する各命令を特定するアドレス情報をリアル
   タイムにトレースして収集するトレース手段と、該トレ
   ース手段により収集されたアドレス情報を格納する記憶
   手段とを備え、前記記憶手段に格納されている情報をデ
   バッグのために使用すべくなしたデバッグ支援装置にお
   いて、 前記記憶手段に格納されているアドレス情報を読出し、
   各アドレス情報に対応する命令を前記処理装置に順次一
   つずつ実行させてその実行結果を出力させるための命令
   を生成する実行再現手段を備え、 各命令の実行結果を前記トレース手段により収集して前
   記記憶手段に格納させるべくなしてあることを特徴とす
   るデバッグ支援装置。