JPH0462608A - Ｄｃ―ｄｃコンバータの突入電流防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＤＣ−ＤＣコンバータへの入力電源の投入時
における突入電流を防止するＤＣ−ＤＣコンバータの突
入電流防止回路に関し、特にＤＣ−ＤＣコンバータの入
力端に大容量のコンデンサを備えたＤＣ−ＤＣコンバー
タの突入電流防止回路に関する。

［従来の技術］ ＤＣ−ＤＣコンバータでは、入力電圧の変動を抑制する
ため、その入力部に大容量のコンデンサを設けることが
多い。この場合、入力電源の投入時に、入力電源電圧と
コンデンサの端子電圧との電位差によって大きな突入電
流が流れ、電源スィッチ等が損傷するおそれがある。こ
のため、従来は、例えば第５図に示すような突入電流防
止回路を使用している。

この突入電流防止回路は、入力電源１とＤＣ−ＤＣコン
バータ１０の入力コンデンサ９との間に直列に接続され
た２接点スイッチ３１及び電流制限用抵抗器３３と、こ
の電流制限用抵抗器３３と並列に接続されたリレー接点
３４と、２接点スイッチ３１の接続状態に応じてリレー
接点３４をオンオフ制御するリレー制御回路３２とによ
り構成されている。

この回路では、入力コンデンサ９の電荷がゼロのとき、
リレー接点３４はオフ状態となっている。

この状態で、２接点スイッチ３１がオンにして、入力電
源１をＤＣ−ＤＣコンバータ１０に投入すると、リレー
制御回路３２が起動され、所定時間経過した時点でリレ
ー接点３４を閉じるように制御する。これにより、電源
投入直後から入力コンデンサ９に電荷が充電されるまで
の間は、電流制限抵抗器３３によって電流を制限し、入
力コンデンサ９に電荷が充電された時点で電流制限抵抗
器３３を短絡して通常の入力電流による損失を抑えるよ
うにしている。

また、２接点スイッチ３１がオフ状態になると、これが
リレー制御回路３２で検出され、次のスイッチオンに備
えてリレー接点３４を開くように制御が行われるように
なっている。

［発明が解決しようとする課題］ しかしながら、上述した従来のＤＣ−ＤＣコンバータの
突入電流防止回路では、第６図にその電流及び電圧波形
を示すように、入力コンデンサ９と電流制限抵抗器３３
とで決定される時定数により、入力コンデンサ９への充
電時間が決まるため、特に大容量の入力コンデンサ９を
使用した場合には、コンデンサ９への充電にかなりの時
間を要しテシマい、ＤＣ−ＤＣコンバータ１０の起動時
間が長（なってしまうという問題点がある。

そこで、電流制限抵抗器３３の抵抗値を小さく設定し、
コンデンサ９の充電電流を増加させることも考えられる
が、この場合には、電流制限の効果が薄れ、大きな突入
電流が流れてスイッチ３１が損傷するという問題点があ
る。

これらの問題点は、特に入力コンデンサが大容量で、し
かも突入電流を小さく抑えなくてはならないＤＣ−ＤＣ
コンバータの場合に、顕著に表れる。

本発明は、かかる問題点に鑑みてなされたものであって
、ＤＣ−ＤＣコンバータの起動時間を短くすることがで
き、しかも突入電流を十分に抑制することが可能なりＣ
−ＤＣコンバータの突入電流防止回路を提供することを
目的とする。

［課題を解決するための手段］ 本発明に係るＤＣ−ＤＣコンバータの突入電流防止回路
は、入力端子間に入力コンデンサを接続してなるＤＣ−
ＤＣコンバータの前記入力端子と入力電源との間に接続
され、前記入力電源の投入時に前記入力コンデンサに流
れる電流値を抑制するＤＣ−ＤＣコンバータの突入電流
防止回路において、前記入力電源と前記入力コンデンサ
との間に介挿された電流制限用トランジスタと、この電
流制限用トランジスタに流れる電流を検出する電流検出
抵抗器と、この電流検出抵抗器の両端電圧によって導通
制御されると共にその出力が前記電流制限用トランジス
タの制御電極に供給され前記電流検出抵抗器に流れる電
流値に応じて前記電流制限用トランジスタの等価抵抗を
制御する制御用トランジスタとを有することを特徴とす
る。

［作用］ 本発明によれば、入力電源の投入時に、入力コンデンサ
に大きな電流値が流れると、この電流値が電流検出抵抗
器を介して制御用トランジスタで検出され、上記制御用
トランジスタが電流制限用トランジスタの等価抵抗を引
き上げるように作用するので、ＤＣ−ＤＣコンバータの
起動時の突入電流を十分に制限することができる。

また、入力コンデンサへの充電が進んで、その充電電流
値が減少すると、この電流値が電流検出抵抗器を介して
制御用トランジスタで検出され、上記制御用トランジス
タが電流制限用トランジスタの等価抵抗を引き下げるよ
うに作用するので、充電電流値が増加する。このため、
充電時間の短縮を図ることができる。

［実施例］ 以下、添付の図面に基づいて本発明の実施例について説
明する。

第１図は本発明の第１の実施例に係るＤＣ−ＤＣコンバ
ータの突入電流防止回路の回路図である。

この回路は、入力電源１とＤＣ−ＤＣコンバータの入力
端子間に接続された入力コンデンサ９との間に接続され
、次のように構成されている。

即ち、入力電源１の負極側端子と入力コンデンサ９の負
極側端子との間には、スイッチ２、電流検出抵抗器４及
びＮチャネルＭＯ８ＦＥＴ８が、この順に直列に接続さ
れている。また、抵抗器４とＭＯ８ＦＥＴ８のソースと
の接続点と、入力電源１の正極側端子との間には、抵抗
器６，５が直列に接続されている。

ＭＯ８ＦＥＴ８は、突入電流を抑制するための電流制限
用トランジスタで、そのゲートは、抵抗器５，６の接続
点に接続されている。また、ＭＯ８ＦＥＴ８のゲート争
ソース間には、コンデンサ７が接続されている。

一方、ＭＯ８ＦＥＴ８のゲートには、ＮＰＮ　）ランジ
スタ３のコレクタが接続されている。このＮＰＮ　）ラ
ンジスタ３は、ＭＯ８ＦＥＴ８の等価抵抗を制御する制
御用トランジスタで、そのエミッタ参ベース間に電流検
出抵抗器４を接続したものとなっている。

次に、このように構成された本実施例に係る突入電流防
止回路の動作について説明する。

第２図は、この回路の動作を示す波形図である。

いま、入力コンデンサ９の電荷がゼロのときに、スイッ
チ２がオン状態になると、ＭＯ８ＦＥＴ８のゲートには
、入力電源１の電圧ＶＩＴＩを抵抗器５゜６で分圧した
電圧が印加されるので、ＭＯ８ＦＥＴ８がオン状態にな
り、入力コンデンサ９に充電電流Ｉｃが流れる。なお、
このとき、コンデンサ７は、ＭＯ８ＦＥＴ８のゲート電
圧が急に立ち上がるのを防止する。

この電流Ｉ。が予め設定された電流値を超えて増大する
と、電流検出抵抗器４による電圧降下分が増し、ＮＰＮ
トランジスタ３のベース拳エミッタ間電圧を上昇させる
ので、ＭＯ８ＦＥＴ８のゲート電位が引き下げられる。

この結果、ＭＯ８ＦＥＴ８の等価抵抗が増加し、電流工
。の増加が抑制されることになる。

一方、入力コンデンサ９への充電が進んで、電流工。が
減少すると、電流検出抵抗器４による電圧降下分が減少
し、ＮＰＮ）ランジスタ３のベース争エミッタ間電圧を
減少させるので、ＭＯ８ＦＥＴ８のゲート電位が引き上
げられる。この結果、ＭＯ８ＦＥＴ８の等価抵抗が減少
し、電流Ｉ。の減少が抑制されることになる。

このような制御を行う結果、入力電源１の投入後の電流
Ｉｃは、第２図に示すように、一定値に抑制され、入力
コンデンサ９の端子間電圧Ｖｃは、直線的に立ち上がる
ことになる。

ここで、入力コンデンサ９の容量を０１人力電源電圧を
Ｖ　Ｉｔｌ、入力電流の最大値をＩｐとすると、入力コ
ンデンサ９の充電時間ｔ、は、次の（１）式にて表すこ
とができる。

ｔ　Ｉ＝ＣＶ＋−／　Ｉ　ｐ　　　　　・・・（１）従
って、起動時に、電流値Ｉｐが最大レベルで固定される
ことにより、この充電時間ｔ１を従来よりも短縮するこ
とができる。

第３図は、本発明の第２の実施例に係る突入電流防止回
路の回路図である。

この実施例は、突入電流防止回路を入力電源１の正極側
に設けたものとなっている。

即ち、入力電源１の正極側端子と入力コンデンサ９の正
極側端子との間には、スイッチ１２、電流検出抵抗器１
４及びＰチャネルＭＯ８ＦＥＴＩ８が、この順に直列に
接続されている。また、抵抗器１４とＭＯ８ＦＥＴ１８
のソースとの接続点と、入力電源１の負極側端子との間
には、抵抗器１６．１５が直列に接続されている。

ＭＯ８ＦＥ７１８は、突入電流を抑制するための電流制
限用トランジスタで、そのゲートは、抵抗器１５．１６
の接続点に接続されている。また、ＭＯ８ＦＥＴ１８の
ゲート・ソース間には、コンデンサ１７が接続されてい
る。

一方、ＭＯ８ＦＥＴ８のゲートには、ＰＮＰ　）ランジ
スタ１３のコレクタが接続されている。このＰＮＰ　ト
ランジスタ１３は、ＭＯ８ＦＥＴ１８の等価抵抗を制御
する制御用トランジスタで、そのエミッタ・ベース間に
電流検出抵抗器１４を接続したものとなっている。

この実施例においても、入力電流が増大すると、トラン
ジスタ１３のベース・エミッタ電圧が増加し、ＭＯ８Ｆ
ＥＴ１８のゲートが引き上げられるので、ＭＯ８ＦＥＴ
１８の等価抵抗が増加し、電流が抑制される。また、入
力電流が減少すると、トランジスタ１３のペース番エミ
ッタ電圧が減少し、ＭＯ８ＦＥＴ１８のゲートが引き下
げられるので、ＭＯ８ＦＥ７１８の等価抵抗が減少し、
電流が増加する。

このように、この実施例においても、起動時の入力コン
デンサ９への充電電流が一定値になるように制御される
ので、先の実施例と同様、突入電流を十分に抑制しつつ
、ＤＣ−ＤＣコンバータの起動時間の短縮を図ることが
できる。

第４図は、本発明の第３の実施例に係る突入電流防止回
路の回路図である。

なお、第４図において、第１図と同一部分には、同一符
号を付し、重複する部分説明を省略する。

この回路が第１図の回路と異なる点は、第１図における
ＭＯ８ＦＥＴ８に代えて、電流検出機能付ＭＯ８ＦＥＴ
２１を使用している点である。また、この実施例では、
電流検出抵抗器４が、ＭＯ８ＦＥＴ２１の第１ソースと
第２ソースとの間に接続され、入力コンデンサ９の充電
経路には設けられていない。

この実施例によれば、電流検出抵抗器が入力コンデンサ
９の充電経路に設けられていないので、電流検出抵抗器
４による入力電流の損失がないという利点がある。

［発明の効果］ 以上述べたように、本発明によれば入力電源の投入時に
、入力コンデンサに流れる突入電流を電流制限用トラン
ジスタで制限すると共に、前記電流制限用トランジスタ
に流れる電流を電流検出抵抗器を介して制御用トランジ
スタで検出して、前記電流制限用トランジスタの等価抵
抗を制御するようにしたので、電源投入時の入力電流を
一定値にすることができる。このため、突入電流を十分
に抑制り、つつ、ＤＣ−ＤＣコンバータの起動時間の短
縮を図ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るＤＣ−ＤＣコンバ
ータの突入電流防止回路の回路図、第２図は同回路の動
作を示す波形図、第３図は本発明の第２の実施例に係る
ＤＣ−ＤＣコンバータの突入電流防止回路の回路図、第
４図は本発明の第３の実施例に係るＤＣ−ＤＣコンバー
タの突入電流防止回路の回路図、第５図は従来のＤＣ−
ＤＣコンバータの突入電流防止回路の回路図、第６図は
同回路の動作を示す波形図である。 １；入力電源、２，１２；スイッチ、３；ＮＰＮトラン
ジスタ、４，１４；電流検出抵抗器、５Ｉ８．１５，１
６；抵抗器、７．１７；コンデンサ、８．１８；ＭＯ８
ＦＥＴ１９；入力コンデンサ、１０　；　ＤＣ−ＤＣコ
ンバータ、１３；ＰＮＰ）ランジスタ、２１１電流検出
機能付ＭＯ８ＦＥＴ１３１：２接点スイッチ、３２；Ｉ
Ｊシレー御回路、３３；電流制限抵抗器、３４；’Ｊレ
ー接接点出願願人日本電気株式会社

Claims (1)

【特許請求の範囲】
1. （１）入力端子間に入力コンデンサを接続してなるＤＣ
   −ＤＣコンバータの前記入力端子と入力電源との間に接
   続され、前記入力電源の投入時に前記入力コンデンサに
   流れる電流値を抑制するＤＣ−ＤＣコンバータの突入電
   流防止回路において、前記入力電源と前記入力コンデン
   サとの間に介挿された電流制限用トランジスタと、この
   電流制限用トランジスタに流れる電流を検出する電流検
   出抵抗器と、この電流検出抵抗器の両端電圧によって導
   通制御されると共にその出力が前記電流制限用トランジ
   スタの制御電極に供給され前記電流検出抵抗器に流れる
   電流値に応じて前記電流制限用トランジスタの等価抵抗
   を制御する制御用トランジスタとを有することを特徴と
   するＤＣ−ＤＣコンバータの突入電流防止回路。