JPH0462590B2 - - Google Patents
Info
- Publication number
- JPH0462590B2 JPH0462590B2 JP59196013A JP19601384A JPH0462590B2 JP H0462590 B2 JPH0462590 B2 JP H0462590B2 JP 59196013 A JP59196013 A JP 59196013A JP 19601384 A JP19601384 A JP 19601384A JP H0462590 B2 JPH0462590 B2 JP H0462590B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- symbol
- code
- area
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電子機器に用いられるCRT表示制御
回路に関するものである。
回路に関するものである。
従来例の構成とその問題点
近年、CRT表示制御回路は、ワード・プロセ
ツサにおいて重要な役割を果たしている。特にド
イツ語，スペイン語等を扱う装置においては通常
のアルフアベツトに加加えてu¨′a等の記号を表示
することが要請されている。
ツサにおいて重要な役割を果たしている。特にド
イツ語，スペイン語等を扱う装置においては通常
のアルフアベツトに加加えてu¨′a等の記号を表示
することが要請されている。
以下従来のCRT表示制御回路について説明す
る。
る。
第１図は従来のCRT表示制御回路を示す。図
において、文字コードメモリ１はリフレツシユア
ドレスに対応した文字コードを出力する。文字パ
ターン発生メモリー（以下CGと略す）２は文字
コードにより指定される番地より表示パターンを
読み出しシフトレジスタ３へ書き込む。
において、文字コードメモリ１はリフレツシユア
ドレスに対応した文字コードを出力する。文字パ
ターン発生メモリー（以下CGと略す）２は文字
コードにより指定される番地より表示パターンを
読み出しシフトレジスタ３へ書き込む。
以上の方法で、第２図に示すような文字と記号
を表示しようとすれば、可能な全ての文字と記号
の組み合わせをCGに格納しておかねばならない。
しかしながら、限られたCGの容量ではこの方法
は実現不可能である。一方解決策として、第３図
のように、文字コードメモリ１１の出力を文字
CG１３に接続して、文字パターンを得て、記号
コードメモリ１２の出力を記号CG１４へ接続し
て記号パターンを得る方法が考えられるが、この
場合はCGの余分に最低１個必要となり、またCG
は高価なものであるためコストアツプにつながる
という問題があつた。
を表示しようとすれば、可能な全ての文字と記号
の組み合わせをCGに格納しておかねばならない。
しかしながら、限られたCGの容量ではこの方法
は実現不可能である。一方解決策として、第３図
のように、文字コードメモリ１１の出力を文字
CG１３に接続して、文字パターンを得て、記号
コードメモリ１２の出力を記号CG１４へ接続し
て記号パターンを得る方法が考えられるが、この
場合はCGの余分に最低１個必要となり、またCG
は高価なものであるためコストアツプにつながる
という問題があつた。
発明の目的
本発明は上記の従来の欠点を解消するもので、
パターン発生メモリ内に余分な文字パターンを設
けることなく、パターン発生メモリ内で表示文字
と付加する記号を独立して指定してそれを同じ所
に表示することが可能なCRT表示制御回路を提
供することを目的とする。
パターン発生メモリ内に余分な文字パターンを設
けることなく、パターン発生メモリ内で表示文字
と付加する記号を独立して指定してそれを同じ所
に表示することが可能なCRT表示制御回路を提
供することを目的とする。
発明の構成
本発明は表示する文字に対応した文字コードと
付加する記号に対応した記号コードとを切り替え
るセレクタと、１文字領域中に文字パターンと記
号パターンを格納する領域をそれぞれ有するパタ
ーン発生メモリを設けることにより、１文字を表
示する場合にパターン発生メモリ内にて表示文字
と付加する記号を独立して指定可能としたもので
ある。
付加する記号に対応した記号コードとを切り替え
るセレクタと、１文字領域中に文字パターンと記
号パターンを格納する領域をそれぞれ有するパタ
ーン発生メモリを設けることにより、１文字を表
示する場合にパターン発生メモリ内にて表示文字
と付加する記号を独立して指定可能としたもので
ある。
実施例の説明
第４図は本発明の一実施例におけるCRT表示
制御回路のブロツク図を示すものであり、第５図
は第４図において使用されるCG２４の構成を示
すものである。
制御回路のブロツク図を示すものであり、第５図
は第４図において使用されるCG２４の構成を示
すものである。
文字コードメモリ２１と記号コードメモリ２２
からのデータは、セレクタ２３で選択されたの
ち、第５図の構成をもつ文字記号CG２４に入力
される。文字記号CG２４の出力はシフトレジス
タ２５により並列−直列変換されてビデオ信号と
なる。
からのデータは、セレクタ２３で選択されたの
ち、第５図の構成をもつ文字記号CG２４に入力
される。文字記号CG２４の出力はシフトレジス
タ２５により並列−直列変換されてビデオ信号と
なる。
以上のように構成された本実施例のCRT制御
回路の動作について以下説明をする。
回路の動作について以下説明をする。
CG２４からの文字パターンの読み出しは、指
定されたコードについてロウアドレスを順次カウ
ントアツプさせながらそのアドレスのデータを一
行ずつ出力させることによつて行われる。ロウア
ドレスは外部より４ビツトのパラレル型式データ
（RA0，RA1，RA2，RA3）によつて指定される。
本実施例では１文字表示領域中の上部４行が記号
表示領域となつており、一方残りの下部９行が文
字表示領域となつている。記号パターンの読み出
し時において上部４行すなわち記号表示領域のデ
ータが読み出されている時はロウアドレスの上位
２ビツトすなわちRA2，RA3は必ず「０」となる
ので、RA2とRA3の論理積出力がその時に記号表
示領域または文字表示領域のどちらのデータを出
力中であるかを示すこととなり、この論理積出力
がセレクタ２３への切換信号として用いられてい
る。一方、セレクタ２３は入力セレクト信号が
「１」の時は文字コードメモリ２１の出力を選択
するように、また入力セレクト信号が「０」の時
は記号コードメモリ２２の出力を選択するように
構成されている。そのため、RA2，RA3がともに
「０」の時、すなわち論理積回路の出力が１の時
はセレクタ２３は文字コードメモリ２１の出力を
セレクトしてCG２４に加え、またRA2，RA3の
いずれかが「１」となつている時、すなわち論理
積回路の出力が０の時はセレクタ２３は記号コー
ドメモリ２２の出力をセレクトする。このように
１文字分13行のデータをCG２４から出力させる
時にその前半ではCG２４に記号コードを入力さ
せ、途中でセレクタ２３を切換えて、後半では
CG２４に文字コードを入力させるように構成し
たことにより、それぞれ同じ文字コードが指定さ
れて同じコードがコードメモリ２１から出力され
る場合においても、それぞれ上記文字コードに対
応するとともに互いに異なつた記号コードを記号
コードメモリ２２から出力させれば、１つの文字
にCG２４内の他の複数種類の記号パターンを使
い複数種類の記号を付加して表示させることがで
きる。例えば第５図に示される場合において、文
字コードとしてコード０を、また記号コードとし
てコード０をそれぞれメモリから出力させて表示
動作を行えばそのまま「a¨」なる文章が表示され
るが、文字コードとしてコード０を、記号コード
としてコード１をメモリから出力させて表示動作
を行えば、「a〓」なる文字が表示される。また文
字コードとしてコード０を指定し、一方記号コー
ドとしてたとえば「ｅ」のように、記号を含まな
い文字パターンのコードもしくは全く文字パター
ンが設定されていない領域を示すコードを指定す
れば、記号の部分は表示されずに「ａ」なる文字
が表示される。
定されたコードについてロウアドレスを順次カウ
ントアツプさせながらそのアドレスのデータを一
行ずつ出力させることによつて行われる。ロウア
ドレスは外部より４ビツトのパラレル型式データ
（RA0，RA1，RA2，RA3）によつて指定される。
本実施例では１文字表示領域中の上部４行が記号
表示領域となつており、一方残りの下部９行が文
字表示領域となつている。記号パターンの読み出
し時において上部４行すなわち記号表示領域のデ
ータが読み出されている時はロウアドレスの上位
２ビツトすなわちRA2，RA3は必ず「０」となる
ので、RA2とRA3の論理積出力がその時に記号表
示領域または文字表示領域のどちらのデータを出
力中であるかを示すこととなり、この論理積出力
がセレクタ２３への切換信号として用いられてい
る。一方、セレクタ２３は入力セレクト信号が
「１」の時は文字コードメモリ２１の出力を選択
するように、また入力セレクト信号が「０」の時
は記号コードメモリ２２の出力を選択するように
構成されている。そのため、RA2，RA3がともに
「０」の時、すなわち論理積回路の出力が１の時
はセレクタ２３は文字コードメモリ２１の出力を
セレクトしてCG２４に加え、またRA2，RA3の
いずれかが「１」となつている時、すなわち論理
積回路の出力が０の時はセレクタ２３は記号コー
ドメモリ２２の出力をセレクトする。このように
１文字分13行のデータをCG２４から出力させる
時にその前半ではCG２４に記号コードを入力さ
せ、途中でセレクタ２３を切換えて、後半では
CG２４に文字コードを入力させるように構成し
たことにより、それぞれ同じ文字コードが指定さ
れて同じコードがコードメモリ２１から出力され
る場合においても、それぞれ上記文字コードに対
応するとともに互いに異なつた記号コードを記号
コードメモリ２２から出力させれば、１つの文字
にCG２４内の他の複数種類の記号パターンを使
い複数種類の記号を付加して表示させることがで
きる。例えば第５図に示される場合において、文
字コードとしてコード０を、また記号コードとし
てコード０をそれぞれメモリから出力させて表示
動作を行えばそのまま「a¨」なる文章が表示され
るが、文字コードとしてコード０を、記号コード
としてコード１をメモリから出力させて表示動作
を行えば、「a〓」なる文字が表示される。また文
字コードとしてコード０を指定し、一方記号コー
ドとしてたとえば「ｅ」のように、記号を含まな
い文字パターンのコードもしくは全く文字パター
ンが設定されていない領域を示すコードを指定す
れば、記号の部分は表示されずに「ａ」なる文字
が表示される。
以上のように本実施例によれば、CGが１個に
もかかわらず、表示領域に応じたコードを入力す
ることによりCG2個分の機能を持たせることがで
きる。
もかかわらず、表示領域に応じたコードを入力す
ることによりCG2個分の機能を持たせることがで
きる。
実施例においては文字と記号の２つのパターン
を指定するようになつているが、３つ以上のパタ
ーンに対しても本発明を適用して所期の効果を得
ることができる。
を指定するようになつているが、３つ以上のパタ
ーンに対しても本発明を適用して所期の効果を得
ることができる。
発明の効果
以上のように本発明は、１文字領域中に文字パ
ターンを格納する第１の領域と記号パターンを格
納する第２の領域を備えたパターン発生メモリ
と、表示する文字に文字コード及び付加する記号
に対応した記号コードとを切り替えて上記パター
ン発生メモリへ与えるセレクタとを設け、上記パ
ターン発生メモリから文字パターンを読み出す際
に上記第１の領域及び第２の領域のいずれかが指
定されているかを識別するとともにその識別デー
タに基づいて上記セレクタを制御するように構成
したことにより、文字表示動作の途中において上
記パターン発生メモリの第１の領域からデータを
読み出す時と第２の領域からデータを読み出す時
とで指定するコードを切り替えることができるの
で、第１の領域からデータを読み出す時に文字コ
ードを指定し、第２の領域からデータを読み出す
時に記号コードを指定すれば、１つの文字につい
て記号を付けて表示するか、付けずに表示する
か、また１つの文字についていかなる記号をつけ
るかを記号コードによつて指定することができる
とともに、余分な文字パターンを設けることなく
すでにパターン発生メモリ内に設けられている記
号パターンを利用して１つの文字に複数種類を記
号を付加して表示することができる。
ターンを格納する第１の領域と記号パターンを格
納する第２の領域を備えたパターン発生メモリ
と、表示する文字に文字コード及び付加する記号
に対応した記号コードとを切り替えて上記パター
ン発生メモリへ与えるセレクタとを設け、上記パ
ターン発生メモリから文字パターンを読み出す際
に上記第１の領域及び第２の領域のいずれかが指
定されているかを識別するとともにその識別デー
タに基づいて上記セレクタを制御するように構成
したことにより、文字表示動作の途中において上
記パターン発生メモリの第１の領域からデータを
読み出す時と第２の領域からデータを読み出す時
とで指定するコードを切り替えることができるの
で、第１の領域からデータを読み出す時に文字コ
ードを指定し、第２の領域からデータを読み出す
時に記号コードを指定すれば、１つの文字につい
て記号を付けて表示するか、付けずに表示する
か、また１つの文字についていかなる記号をつけ
るかを記号コードによつて指定することができる
とともに、余分な文字パターンを設けることなく
すでにパターン発生メモリ内に設けられている記
号パターンを利用して１つの文字に複数種類を記
号を付加して表示することができる。
第１図は従来のCRT表示制御回路のブロツク
図、第２図は第１図で使用されるCGの内容を示
す図、第３図はCGを２個使用したCRT表示制御
回路のブロツク図、第４図は本発明の一実施例に
おけるCRT表示制御回路のブロツク図、第５図
は同回路で使用されたCGの構成を示す図である。 ２１……文字コードメモリ、２２……記号コー
ドメモリ、２４……文字記号CG、２５……シフ
トレジスタ。
図、第２図は第１図で使用されるCGの内容を示
す図、第３図はCGを２個使用したCRT表示制御
回路のブロツク図、第４図は本発明の一実施例に
おけるCRT表示制御回路のブロツク図、第５図
は同回路で使用されたCGの構成を示す図である。 ２１……文字コードメモリ、２２……記号コー
ドメモリ、２４……文字記号CG、２５……シフ
トレジスタ。
Claims (1)
- １ コード番号に対応して複数の文字パターン格
納領域が設けられているとともに１文字領域中に
文字パターンを格納する第１の領域と記号パター
ンを格納する第２の領域とを備えたパターン発生
メモリと、表示する文字に対応するコード番号お
よびその表示する文字に付加すべき記号のパター
ンが格納された領域を示すコード番号とを切り替
えて上記パターン発生メモリへ与えるセレクタ
と、上記パターン発生メモリからパターン信号を
読み出す際に上記第１の領域から読み出す状態で
あるか、上記第２の領域から読み出す状態である
かを識別してその結果に基づいて上記セレクタを
制御する手段を有することを特徴とするCRT表
示制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196013A JPS6173189A (ja) | 1984-09-19 | 1984-09-19 | Ｃｒｔ表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196013A JPS6173189A (ja) | 1984-09-19 | 1984-09-19 | Ｃｒｔ表示制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6173189A JPS6173189A (ja) | 1986-04-15 |
| JPH0462590B2 true JPH0462590B2 (ja) | 1992-10-06 |
Family
ID=16350775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59196013A Granted JPS6173189A (ja) | 1984-09-19 | 1984-09-19 | Ｃｒｔ表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6173189A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01113288U (ja) * | 1988-01-27 | 1989-07-31 | ||
| JPH02262697A (ja) * | 1989-04-03 | 1990-10-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1984
- 1984-09-19 JP JP59196013A patent/JPS6173189A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6173189A (ja) | 1986-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011222B1 (ko) | 비데오 랜덤 액세스 메모리(vram) 액서스 회로 및 방법 | |
| US6396464B2 (en) | Liquid-crystal display control apparatus | |
| US4445115A (en) | Display control unit having means for symbolic representation of graphical symbols | |
| KR880001872B1 (ko) | 액정표시 캐랙터 발생회로 | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| JPH0462590B2 (ja) | ||
| US4504829A (en) | Electronic equipment | |
| EP0273749B1 (en) | Display system with fewer display memory chips | |
| KR100237906B1 (ko) | 액정표시시스템 | |
| JPS60159784A (ja) | パタ−ン出力装置 | |
| JP2846357B2 (ja) | フォントメモリ装置 | |
| JPS6118195B2 (ja) | ||
| JPS597115B2 (ja) | アドレス作成方法 | |
| JPS606876Y2 (ja) | ドットパタ−−ン表示装置 | |
| KR0148867B1 (ko) | 폰트롬 선택회로 | |
| JPH03192294A (ja) | 表示制御装置 | |
| JPH023513B2 (ja) | ||
| JP2577429B2 (ja) | 表示制御装置 | |
| JPS6053990A (ja) | 文字処理装置 | |
| JPS6145837B2 (ja) | ||
| JPS63235985A (ja) | 文字パタ−ン発生装置 | |
| JPS6011887A (ja) | 文字パタン読出方法 | |
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPS59152484A (ja) | 読出専用メモリ | |
| JPH026995A (ja) | 表示装置 |