JPH0455275B2 - - Google Patents
Info
- Publication number
- JPH0455275B2 JPH0455275B2 JP28628785A JP28628785A JPH0455275B2 JP H0455275 B2 JPH0455275 B2 JP H0455275B2 JP 28628785 A JP28628785 A JP 28628785A JP 28628785 A JP28628785 A JP 28628785A JP H0455275 B2 JPH0455275 B2 JP H0455275B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- signal
- voltage
- fractional
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000012937 correction Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
【発明の詳細な説明】
イ 「発明の目的」
〔産業上の利用分野〕
本発明は、時間計測装置に関するものである。
更に詳述すると、基準クロツク信号の周期以下の
所謂端数時間をも正確に測定することができる時
間計測装置に関するものである。[Detailed Description of the Invention] A. ``Object of the Invention'' [Industrial Application Field] The present invention relates to a time measuring device.
More specifically, the present invention relates to a time measuring device that can accurately measure even so-called fractional hours that are less than the period of a reference clock signal.
信号の周波数や周期等の測定をする装置とし
て、ユニバーサル・カウンタが広く使用されてい
る。また、このようなカウンタに限らず、例えば
LSIテスタ等の装置には、測定対象である信号の
或る時点から或る時点までの時間を測定する装置
が使われている。
Universal counters are widely used as devices for measuring the frequency, period, etc. of signals. In addition, not only counters like this, but also counters such as
Devices such as LSI testers use devices that measure the time from a certain point to a certain point in a signal to be measured.
一般に、時間を高精度で測定するには、次のよ
うな原理が採用されている。被測定時間幅Txで
開放となるようなゲートに、周期T0のクロツク
信号を通し、そのクロツクの通過個数Nをカウン
トする。そして、NT0を時間幅とするものであ
る。この方法は、クロツクの周波数を上げるほど
分解能が向上するが、実際には回路素子の速度に
限界がある。即ち、この手段は、クロツクの周期
以上の分解能で測定することはできない。 Generally, the following principle is adopted to measure time with high precision. A clock signal with a period T 0 is passed through a gate that is open during the measured time width Tx, and the number N of the clocks passing through is counted. And, NT 0 is the time width. Although this method improves resolution as the clock frequency increases, there is actually a limit to the speed of the circuit elements. That is, this means cannot measure with a resolution greater than the clock period.
上記の方法では、厳密に言うと、Tx=NT0と
はならず、TxNT0である。これは、通常、Tx
がT0で割切れず、小さい端数の時間が存在する
からである。これを第6図に示す。第6図におい
て、ΔT1はTxの立上がりエツジから、その直後
に発生するクロツクC0までの端数の時間であり、
ΔT2はTxの立下りエツジから、その直後に発生
するクロツクCnまでの端数の時間である。そし
て、クロツク信号C0とCnの間の期間ゲートを開
放[第6図のニ参照]して、通過するクロツクの
数をカウントする。その期間におけるクロツクの
数をNとすると[第6図のホ]時間幅Txは(1)式
で表わされる。 Strictly speaking, in the above method, Tx does not equal NT 0 , but TxNT 0 . This is typically Tx
This is because T 0 is not divisible and there are small fractional times. This is shown in FIG. In FIG. 6, ΔT 1 is the fractional time from the rising edge of Tx to the clock C 0 that occurs immediately thereafter;
ΔT 2 is the fractional time from the falling edge of Tx to the immediately following clock Cn. Then, the gate is opened during the period between clock signals C0 and Cn (see d in FIG. 6), and the number of clocks passing through is counted. Assuming that the number of clocks in that period is N, the time width Tx is expressed by equation (1).
Tx=NT0+ΔT1−ΔT2 (1)
従つて、端数の時間ΔT1とΔT2を測定すれば、
クロツクの周期T0以上の分解能で時間幅Txの測
定が可能となることが(1)式から分る。 Tx=NT 0 +ΔT 1 −ΔT 2 (1) Therefore, if we measure the fractional times ΔT 1 and ΔT 2 , we get
It can be seen from equation (1) that the time width Tx can be measured with a resolution greater than the clock period T0 .
この端数時間ΔTを測定することができる公知
の手段として第7図に示すタイム・エキスパンジ
ヨン方式がある。この方式は積分器を使用し、コ
ンデンサに蓄えられる電荷もしくは電圧を仲介と
して端数時間を拡大し、それをクロツクで測る方
式である。第7図は電圧を仲介とした場合を示す
図である。これは積分器を2個用い、一方の積分
器はΔTの間、電流I1でコンデンサC1を充電し、
その後この出力電圧を保持する。次に、他方の積
分器が動作を開始し、電流I2でコンデンサC2を充
電する。第7図のようにΔTEをとると、
ΔTE= ・ΔT (2)
となり、拡大比率は、 で与えられる。 As a known means for measuring this fractional time ΔT, there is a time expansion method shown in FIG. This method uses an integrator to expand the fractional time using the charge or voltage stored in the capacitor as an intermediary, and measures it using a clock. FIG. 7 is a diagram showing a case where voltage is used as an intermediary. This uses two integrators, one of which charges the capacitor C 1 with a current I 1 during ΔT,
This output voltage is then held. Then the other integrator starts working and charges the capacitor C 2 with the current I 2 . If ΔT E is taken as shown in Figure 7, ΔT E = ・ΔT (2), and the expansion ratio is given by.
しかし、以上のような手段は、端数時間の測定
において、積分器のバイアス電流やオフセツト電
圧の影響を除去するために、基準クロツクを導入
してその補正の演算を行なう必要がある。更に、
時間幅測定のスタート・ストツプにおける端数時
間を別々に測定するために、2組の端数時間測定
回路を必要とするので装置の価格が高くなる。ま
た、端数時間を拡大して測定するので原理的に時
間がかかり、更に各端数時間の補正演算を行な
い、そして、これらの結果を用いて周期を算出す
るためトータルでかなりの時間を要することにな
る。従つて、端数時間の測定に時間がかかり過ぎ
るため、高速の繰返し測定やリアルタイムの測定
ができないという問題がある。
However, in the above-mentioned means, in order to eliminate the influence of the bias current and offset voltage of the integrator when measuring fractional times, it is necessary to introduce a reference clock and perform correction calculations. Furthermore,
In order to separately measure the fractional time at the start and stop of time width measurement, two sets of fractional time measuring circuits are required, which increases the cost of the apparatus. In addition, it takes a lot of time in principle to measure by enlarging the fractional time, and it also takes a considerable amount of time in total to perform correction calculations for each fractional time and calculate the period using these results. Become. Therefore, since it takes too much time to measure fractional times, there is a problem that high-speed repeated measurements or real-time measurements cannot be performed.
本発明の目的は、高速の繰返し測定、リアルタ
イムの測定、高分解能の測定ができる時間計測装
置を提供することである。 An object of the present invention is to provide a time measuring device that can perform high-speed repetitive measurements, real-time measurements, and high-resolution measurements.
ロ 「発明の構成」
〔問題点を解決するための手段〕
本発明は、上記問題点を解決するために、
被測定時間幅に対応した信号とクロツク信号と
を導入し、所謂端数時間に相当するパルス幅の端
数時間パルス信号と、ゲーテイングクロツク信号
とを出力することができる制御回路と、
このゲーテイングクロツク信号を計数するカウ
ンタと、
演算処理を行なうプロセツサとを備え、カウン
タの出力と所謂端数時間とから被測定時間幅を計
測する装置において、
パルス信号を導入し、この信号のパルス幅に応
じて電圧が変化する信号を出力する時間−電圧変
換器と、
この時間−電圧変換器の出力をデイジタル信号
に変換するAD変換器と、
前記プロセツサの制御により、ストツプ端数時
間パルス幅を計測する際の初期値が、前のスター
ト端数時間パルス幅を計測した時の電圧と同値で
かつ逆極性の電圧を時間−電圧変換器で発生させ
るアナログ信号を時間−電圧変換器へ出力する
DA変換器と、
からなる端数時間測定回路を備えるようにしたも
のである。B "Structure of the Invention" [Means for Solving the Problems] In order to solve the above problems, the present invention introduces a signal corresponding to the time width to be measured and a clock signal, and measures the time width corresponding to the so-called fractional time. The control circuit is equipped with a control circuit capable of outputting a fractional time pulse signal of the pulse width and a gating clock signal, a counter that counts the gating clock signal, and a processor that performs arithmetic processing. A device that measures a measured time width from a fractional time includes a time-voltage converter that introduces a pulse signal and outputs a signal whose voltage changes according to the pulse width of the signal; An AD converter that converts the output into a digital signal, and the control of the processor ensure that the initial value when measuring the stop fractional time pulse width is the same and opposite to the voltage when measuring the previous start fractional time pulse width. Generates a polar voltage with a time-voltage converter and outputs an analog signal to the time-voltage converter
It is equipped with a DA converter and a fractional time measuring circuit consisting of.
以下、図面を用いて本発明を詳しく説明する。 Hereinafter, the present invention will be explained in detail using the drawings.
第1図〜第3図は、本発明の要部である端数時
間測定回路の構成例を示した図である。また、第
4図は本発明に係る時間計測装置のブロツク図を
示したものであり、第5図はタイムチヤートであ
る。 FIGS. 1 to 3 are diagrams showing configuration examples of a fractional time measuring circuit, which is a main part of the present invention. Further, FIG. 4 shows a block diagram of a time measuring device according to the present invention, and FIG. 5 is a time chart.
まず、第4図を用いて本発明に係る時計計測装
置の全体を説明する。同図において、10は入力
アンプであり、入力端子p1から導入した被測定
の時間幅を持つ信号を波形整形して、第5図(1)に
示すような矩形波に整形する。20は制御回路で
あり、被測定の時間幅Txを持つ入力アンプ10
からの信号s1とクロツク信号s2とを導入し、
所謂端数時間に相当するパルス幅の端数時間パル
ス信号s3と、ゲーテイングクロツク信号s4と
を出力することができる。30はカウンタであ
り、制御回路20から導入したゲーテイングクロ
ツク信号s4が或るレベルをよぎる回数を計測す
る。40はクロツク発生器であり、周期t0の時間
基準となるクロツク信号s2を発生する。50は
端数時間測定回路であり、端数時間パルス信号及
びクロツク信号と同じ周期の信号を導入し、端数
時間の算出の基礎となる信号を出力する機能を有
したものである。この端数時間測定回路50の構
成は、第1図〜第3図に詳しく描いてある。60
はプロセツサ(例えばマイクロプロセツサ)であ
り、カウンタ30と端数時間測定回路50から信
号を導入し、時間幅を算出するための演算を行な
うものである。 First, the entire timepiece measuring device according to the present invention will be explained using FIG. In the figure, reference numeral 10 denotes an input amplifier, which shapes the waveform of a signal having a time width to be measured introduced from the input terminal p1 into a rectangular wave as shown in FIG. 5(1). 20 is a control circuit, which includes an input amplifier 10 having a time width Tx to be measured;
Introducing the signal s1 and the clock signal s2 from
It is possible to output a fraction time pulse signal s3 having a pulse width corresponding to a so-called fraction time, and a gating clock signal s4. A counter 30 measures the number of times the gating clock signal s4 introduced from the control circuit 20 crosses a certain level. A clock generator 40 generates a clock signal s2 serving as a time reference with a period t0 . Reference numeral 50 denotes a fractional time measuring circuit which has the function of introducing a signal having the same period as the fractional time pulse signal and the clock signal, and outputting a signal that is the basis for calculating the fractional time. The configuration of this fractional time measuring circuit 50 is illustrated in detail in FIGS. 1 to 3. 60
is a processor (for example, a microprocessor) which inputs signals from the counter 30 and the fractional time measuring circuit 50 and performs calculations to calculate the time width.
第1図において、1は時間−電圧変換器であ
り、導入した信号s3のパルス幅に相当して電圧
が変化する信号を出力するものである。具体的に
は、例えば、積分器(図示せず)のようなもので
構成され、印加されたパルス幅信号の期間、積分
コンデンサ(図示せず)を定電流で充電あるいは
放電させて、パルス幅(時間)に比例した電圧信
号を出力できるものである。 In FIG. 1, 1 is a time-voltage converter, which outputs a signal whose voltage changes corresponding to the pulse width of the introduced signal s3. Specifically, it consists of something like an integrator (not shown), and charges or discharges an integrating capacitor (not shown) with a constant current during the period of the applied pulse width signal, and calculates the pulse width. It can output a voltage signal proportional to (time).
3は時間−電圧変換器1の出力電圧を次段に伝
えるバツフア回路である。 3 is a buffer circuit that transmits the output voltage of the time-voltage converter 1 to the next stage.
5はバツフア3を介して導入した時間−電圧変
換器1の出力をデジタル信号に変換するAD変換
器である。このAD変換器5は本発明に係る分野
においては、高速性が要求されるので、通常、フ
ラツシユ形(全並列形)AD変換器が用いられ
る。AD変換器5の出力s6は、端数時間測定回
路50の出力としてプロセツサ60に加えられ
る。 5 is an AD converter that converts the output of the time-voltage converter 1 introduced via the buffer 3 into a digital signal. Since this AD converter 5 is required to be high-speed in the field related to the present invention, a flash type (fully parallel type) AD converter is usually used. The output s6 of the AD converter 5 is applied to the processor 60 as the output of the fractional time measuring circuit 50.
7はプロセツサ60からの信号s7に基づいて
アナログ信号を発生させるDA変換器である。 7 is a DA converter that generates an analog signal based on the signal s7 from the processor 60.
9はDA変換器7の出力信号を適切なタイミン
グで時間−電圧変換器1へ加えるスイツチであ
る。 9 is a switch that applies the output signal of the DA converter 7 to the time-voltage converter 1 at an appropriate timing.
以上のように構成された第1図、第4図の回路
の動作を説明する。 The operation of the circuits of FIGS. 1 and 4 configured as described above will be explained.
第4図の入力端子p1に印加された被測定の時
間幅を有する信号は、入力アンプ10で波形整形
され、第5図の<>のような信号となつて、制
御回路20に導入される。制御回路20では、第
5図<>の信号の立上がりエツジと立下りエツ
ジとで、それぞれ第5図の<>に示すようにス
タート端数時間パルス(パルス幅ΔT1)とストツ
プ端数時間パルス(パルス幅ΔT2)を出力する。
また、制御回路20では、クロツク発生器40か
らクロツク信号s2を導入し、第6図で説明した
ように、被測定信号(第6図イ)の立上がりエツ
ジと立下りエツジの後に生ずるクロツク信号C0
とCnの期間、開放となるゲート回路(図示せず)
を有しており、このゲート回路を通過するゲーテ
イングクロツク信号s4をカウンタ30に出力す
る。 The signal having the time width to be measured, which is applied to the input terminal p1 in FIG. . The control circuit 20 generates a start fractional time pulse (pulse width ΔT 1 ) and a stop fractional time pulse (pulse) at the rising edge and falling edge of the signal shown in FIG. width ΔT 2 ).
The control circuit 20 also introduces the clock signal s2 from the clock generator 40, and as explained in FIG. 6, the clock signal C generated after the rising edge and falling edge of the signal under test (FIG. 6A) 0
Gate circuit that is open during the period of and Cn (not shown)
The gating clock signal s4 passing through this gate circuit is output to the counter 30.
このゲーテイングクロツク信号s4はカウンタ
30で計数(カウント数N)され、その後プロセ
ツサ60にて、(1)式で示すNT0の演算が施され
る。 This gating clock signal s4 is counted by the counter 30 (count number N), and then processed by the processor 60 to calculate NT 0 as shown in equation (1).
一方、端数時間測定回路50では、第5図<
>に示す端数時間パルスを導入し、以下の動作に
より端数時間ΔT1とΔT2の差に比例した信号を出
力する。 On the other hand, in the fraction time measuring circuit 50, as shown in FIG.
The fraction time pulse shown in > is introduced, and a signal proportional to the difference between the fraction times ΔT 1 and ΔT 2 is output by the following operation.
時間−電圧変換器1は、第5図<>に示すよ
うに、スタート端数時間パルスが印加される前
は、その電圧値がOVであるとする。スタート端
数時間パルスが印加されると、そのパルス幅
(ΔT1)の期間、例えば積分動作を行い、パルス
終了時の電圧値は−ν1となる。 It is assumed that the voltage value of the time-voltage converter 1 is OV before the start fractional time pulse is applied, as shown in FIG. When the start fractional time pulse is applied, for example, an integration operation is performed during the period of the pulse width (ΔT 1 ), and the voltage value at the end of the pulse becomes −ν 1 .
次にこの電圧(−ν1)は、AD変換器5により
デジタル値に変換され、信号s6としてプロセツ
サ60に読込まれる。プロセツサ60では、この
スタート端数時間パルス幅(ΔT1)に応じた電圧
(−ν1)と逆極性の電圧(ν1)が時間−電圧変換
器1の出力に発生するように信号s7をDA変換
器7へ出力する。その結果、DA変換器7で生じ
た(ν1)は、スイツチ9を介して時間−電圧変換
器1へ加えられる。従つて、時間−電圧変換器1
では、その出力を第5図<>のように電圧(−
ν1)から(ν1)へ変える。 Next, this voltage (-v 1 ) is converted into a digital value by the AD converter 5 and read into the processor 60 as a signal s6. The processor 60 converts the signal s7 into DA so that a voltage (-v 1 ) corresponding to the start fractional time pulse width (ΔT 1 ) and a voltage (v 1 ) of opposite polarity are generated at the output of the time-voltage converter 1. Output to converter 7. As a result, (v 1 ) generated in the DA converter 7 is applied to the time-voltage converter 1 via the switch 9. Therefore, time-voltage converter 1
Now, change the output to a voltage (-) as shown in Figure 5.
ν 1 ) to (ν 1 ).
このような状態で、次にストツプ端数時間パル
スが端子p1へ印加される。時間−電圧変換器1
では、例えば積分コンデンサを定電流Iで放電
し、結局2つの端数時間の差(ΔT1−ΔT2)に比
例した電圧ν1−ν2=νxを得る。 In this state, a stop fractional time pulse is then applied to terminal p1. Time-voltage converter 1
Then, for example, the integrating capacitor is discharged with a constant current I, and a voltage ν 1 −ν 2 =νx proportional to the difference (ΔT 1 −ΔT 2 ) between two fractional times is obtained.
これらの処理の後、基準パルスとして、クロツ
ク周期t0に周期した2t0,t0のパルス幅を持つパル
スを制御回路20で発生させ、第1図の端数時間
測定回路50へ加え、上述と同様な処理を行い電
圧ν1,νx,νyはAD変換器5でデジタル値に変換
されプロセツサ60に読込まれ、次の演算を施さ
れる。 After these processes, the control circuit 20 generates a pulse having a pulse width of 2t 0 , t 0 with a period of clock period t 0 as a reference pulse, and applies it to the fractional time measuring circuit 50 in FIG. Similar processing is performed, and the voltages ν 1 , νx, νy are converted into digital values by the AD converter 5, read into the processor 60, and subjected to the following calculations.
ν1=1/C∫〓T1 0(I−iB)dt+Δν0
=1/C(I−iB)ΔT1+Δν0 (3)
iB:バイアス電流
Δν0:オフセツト電圧
従つて、
νx=ν1−ν2
=1/C(I−iB)ΔT1+Δν0
−{1/C(I−iB)ΔT2+Δν0}
=1/C(I−iB)(ΔT1−ΔT2) (4)
同様に
νy=1/C(I−iB)(2t0−t0)
=1/C(I−iB)t0 (5)
νx/νy=ΔT1−ΔT2/t0
ゆえに
ΔT1−ΔT2=t0・νx/νy (6)
このように(1)式における(ΔT1−ΔT2)の項を
求めることができる。更に、プロセツサ60で
は、カウンタ30からの信号とともに、(1)式で示
す演算を行なつて被測定時間幅Txを求めること
ができる。以上のように、本発明の構成によれ
ば、バイアス電流iB、オフセツト電圧Δν0、積分
定電流I、積分コンデンサCの影響を除去するこ
とができる。 ν 1 = 1/C∫〓 T1 0 (I-i B ) dt + Δν 0 = 1/C (I-i B ) ΔT 1 + Δν 0 (3) i B : Bias current Δν 0 : Offset voltage Therefore, νx= ν 1 −ν 2 =1/C(I−i B )ΔT 1 +Δν 0 −{1/C(I−i B )ΔT 2 +Δν 0 } =1/C(I−i B )(ΔT 1 −ΔT 2 ) (4) Similarly, νy=1/C(I-i B )(2t 0 −t 0 ) =1/C(I-i B )t 0 (5) νx/νy=ΔT 1 −ΔT 2 / Since t 0 , ΔT 1 −ΔT 2 =t 0 ·νx/νy (6) In this way, the term (ΔT 1 −ΔT 2 ) in equation (1) can be found. Further, the processor 60 can calculate the measured time width Tx by performing the calculation shown in equation (1) together with the signal from the counter 30. As described above, according to the configuration of the present invention, the influence of the bias current i B , offset voltage Δν 0 , integral constant current I, and integral capacitor C can be removed.
なお、DA変換器7とスイツチ9を用いて電圧
(ν1)を発生する際に、正確にこの値になつてい
ないと誤差の原因となる。そこで、処理の開始時
にDA変換器7に出力し、その値を再びAD変換
器5でデジタル信号に変換し、その値を読むこと
でオフセツト値を知り、補正をすることができ
る。 Note that when generating the voltage (v 1 ) using the DA converter 7 and the switch 9, if this value is not accurately obtained, it will cause an error. Therefore, the offset value can be known and corrected by outputting it to the DA converter 7 at the start of processing, converting the value to a digital signal again by the AD converter 5, and reading the value.
第2図は本発明の要部である端数時間測定回路
50の別の構成例を示したものである。同図にお
いて、第1図と異なる所は、RAM8を新たに設
け、このRAM8へ電圧(ν1)を発生させる手順
をテーブル化してストアさせるようにした点であ
る。即ち、第2図では、上記した補正処理を含め
てテーブル化し、これをストアさせることによ
り、電圧(ν1)を発生させることができ、変換処
理を高速化することができる。 FIG. 2 shows another example of the configuration of the fractional time measuring circuit 50, which is the essential part of the present invention. This figure differs from FIG. 1 in that a RAM 8 is newly provided and the procedure for generating voltage (v 1 ) in this RAM 8 is stored in a table. That is, in FIG. 2, by creating a table including the above-mentioned correction processing and storing it, the voltage (ν 1 ) can be generated and the conversion processing can be speeded up.
第3図は本発明の要部である端数時間測定回路
50の別の構成例を示したものである。同図にお
いて、第1図と異なる所は、AD変換器5の代り
にコンパレータ4を設け、これで時間−電圧変換
器1からの信号とDA変換器7からの信号とを比
較し、プロセツサ60により逐次比較方式でデジ
タル値へ変換するようにしたものである。このよ
うに構成すると、AD変換に時間を要するが安価
な構成となる。 FIG. 3 shows another example of the configuration of the fractional time measuring circuit 50 which is the essential part of the present invention. In this figure, the difference from FIG. This converts the data into digital values using a successive approximation method. With this configuration, although AD conversion takes time, it becomes an inexpensive configuration.
ハ 「本発明の効果」
以上述べたように、本発明によれば次の効果が
得られる。C. “Effects of the Present Invention” As described above, according to the present invention, the following effects can be obtained.
従来の装置は、拡大時間を必要とする。この
時間は、将来、AD変換器の動作速度が現在よ
りもつと速くなつたとしても、原理的に必要な
時間であり、改善の余地はない。 Conventional devices require expansion time. Even if the operating speed of the AD converter becomes faster in the future than it is now, this time is a theoretically necessary time and there is no room for improvement.
一方、本発明に係る装置においては、端数時
間を電圧に変換しこれを直接AD変換し、その
後、プロセツサ等で演算するものであるが、
AD変換器は、現在、フラツシユ形AD変換器
等、非常に高速のものがあり、このようなこと
から本発明は動作原理的に従来手段より高速化
できるものである。従つて、高速でかつリアル
タイムで時間幅の計測を行なうことができる。 On the other hand, in the device according to the present invention, fractional time is converted into voltage, which is directly AD converted, and then calculated by a processor etc.
At present, there are very high-speed AD converters such as flash type AD converters, and for this reason, the present invention can operate at higher speeds than conventional means in principle. Therefore, the time width can be measured at high speed and in real time.
本発明では、スタート端数時間に相当する電
圧を次のストツプ端数時間測定の初期値とする
ことにより、従来では、2組の端数時間測定回
路を必要としていたが、本発明では、1組の端
数時間測定回路で賄うことができる。 In the present invention, by using the voltage corresponding to the start fractional time as the initial value for the next stop fractional time measurement, conventionally two sets of fractional time measuring circuits were required, but in the present invention, one set of fractional time measuring circuits is required. This can be done with a time measurement circuit.
従来では端数時間(ΔT1とΔT2)の算出を個
別に行い、ΔT1−ΔT2を求めていたが、本発明
では、これを(4)式のように1回の処理で行える
ので高速な処理を行なうことができる。また、
(6)式のようにオフセツト電圧の影響も除去する
ことができる。 In the past, fractional times (ΔT 1 and ΔT 2 ) were calculated separately to obtain ΔT 1 −ΔT 2 , but in the present invention, this can be done in one process as shown in equation (4), which is faster. processing can be performed. Also,
The influence of offset voltage can also be removed as shown in equation (6).
第1図〜第3図は本発明の要部である端数時間
測定回路の構成例を示した図、第4図は本発明に
係る時間計測装置のブロツク図、第5図はタイム
チヤート、第6図は一般的な時間幅の計測原理を
示す図、第7図はタイム・エキスパンジヨン方式
の動作を説明するための図である。
1……時間−電圧変換器、4……コンパレー
タ、5……AD変換器、7……DA変換器、8…
…RAM、9……スイツチ、10……入力アン
プ、20……制御回路、30……カウンタ、40
……クロツク発生器、50……端数時間測定回
路、60……プロセツサ。
1 to 3 are diagrams showing an example of the configuration of a fractional time measuring circuit which is a main part of the present invention, FIG. 4 is a block diagram of a time measuring device according to the present invention, and FIG. 5 is a time chart. FIG. 6 is a diagram showing the general principle of measuring time width, and FIG. 7 is a diagram for explaining the operation of the time expansion method. 1... Time-voltage converter, 4... Comparator, 5... AD converter, 7... DA converter, 8...
...RAM, 9...Switch, 10...Input amplifier, 20...Control circuit, 30...Counter, 40
... Clock generator, 50 ... Fractional time measuring circuit, 60 ... Processor.
Claims (1)
とを導入し、所謂端数時間に相当するパルス幅の
端数時間パルス信号と、ゲーテイングクロツク信
号とを出力することができる制御回路と、 このゲーテイングクロツク信号を計数するカウ
ンタと、 演算処理を行なうプロセツサとを備え、カウン
タの出力と所謂端数時間とから被測定時間幅を計
測する装置において、 パルス信号を導入し、この信号のパルス幅に応
じて電圧が変化する信号を出力する時間−電圧変
換器と、 この時間−電圧変換器の出力をデイジタル信号
に変換するAD変換器と、 前記プロセツサの制御により、ストツプ端数時
間パルス幅を計測する際の初期値が、前のスター
ト端数時間パルス幅を計測した時の電圧と同値で
かつ逆極性の電圧を時間−電圧変換器で発生させ
るアナログ信号を時間−電圧変換器へ出力する
DA変換器と、 からなる端数時間測定回路を備えたことを特徴と
する時間計測装置。 2 前記時間−電圧変換器にてクロツク信号の周
期に相当する電圧値を得て、この値を用いて前記
端数時間に相当する電圧値のバイアス電流の補正
を行なうようにした特許請求の範囲第1項記載の
時間計測装置。[Claims] 1. Control capable of introducing a signal corresponding to the time width to be measured and a clock signal, and outputting a fraction time pulse signal with a pulse width corresponding to a so-called fraction time and a gating clock signal. In a device that includes a circuit, a counter that counts this gating clock signal, and a processor that performs arithmetic processing, and that measures the time width to be measured from the output of the counter and the so-called fractional time, a pulse signal is introduced, and this signal is A time-voltage converter that outputs a signal whose voltage changes according to the pulse width of the signal, an AD converter that converts the output of the time-voltage converter into a digital signal, and a stop fractional time pulse that is controlled by the processor. Outputs an analog signal to the time-voltage converter that causes the time-voltage converter to generate a voltage whose initial value when measuring the width is the same value as the voltage when measuring the previous start fractional time pulse width, and whose polarity is opposite. do
A time measuring device characterized by comprising a DA converter and a fractional time measuring circuit consisting of. 2. The time-voltage converter obtains a voltage value corresponding to the period of the clock signal, and this value is used to correct the bias current of the voltage value corresponding to the fractional time. The time measuring device according to item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28628785A JPS62145187A (en) | 1985-12-19 | 1985-12-19 | Time measuring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28628785A JPS62145187A (en) | 1985-12-19 | 1985-12-19 | Time measuring device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62145187A JPS62145187A (en) | 1987-06-29 |
JPH0455275B2 true JPH0455275B2 (en) | 1992-09-02 |
Family
ID=17702420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28628785A Granted JPS62145187A (en) | 1985-12-19 | 1985-12-19 | Time measuring device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62145187A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7043959B2 (en) * | 2018-04-27 | 2022-03-30 | セイコーエプソン株式会社 | Count value generation circuit, physical quantity sensor module and structure monitoring device |
-
1985
- 1985-12-19 JP JP28628785A patent/JPS62145187A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS62145187A (en) | 1987-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4303983A (en) | Method and apparatus for measuring time | |
US4786861A (en) | Frequency counting apparatus and method | |
US4112358A (en) | Digital frequency measuring device | |
US3983481A (en) | Digital intervalometer | |
JPH0447269B2 (en) | ||
EP0277638B1 (en) | Successive period-to-voltage converting apparatus | |
JPH06347569A (en) | Frequency multiplier circuit and pulse time interval measuring device | |
JPH0455275B2 (en) | ||
JPH0455273B2 (en) | ||
JP3271323B2 (en) | Time measurement circuit | |
JP3047264B2 (en) | Time measurement device | |
JPH0578795B2 (en) | ||
Karnal et al. | A novel automatically synchronized ramp A/D converter | |
JPH055514Y2 (en) | ||
JP3284145B2 (en) | PLL synchronous measuring device | |
JPH0621026Y2 (en) | Signal waveform display device | |
EP0448182A1 (en) | Sampling time determining apparatus and method | |
JPH03261873A (en) | Average pulse width measurement circuit | |
JPS62148882A (en) | Time measuring instrument | |
JPS62144088A (en) | Time measuring apparatus | |
JP2517376B2 (en) | Time measuring device | |
JPH0318950Y2 (en) | ||
SU1500827A2 (en) | Sensing device having automatic calibration function | |
JPS63289482A (en) | Fraction time measuring apparatus | |
JPH0365821A (en) | Glitch measuring device for d/a converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |