JPH0444868A - 印字ヘッド制御装置 - Google Patents
印字ヘッド制御装置Info
- Publication number
- JPH0444868A JPH0444868A JP15191490A JP15191490A JPH0444868A JP H0444868 A JPH0444868 A JP H0444868A JP 15191490 A JP15191490 A JP 15191490A JP 15191490 A JP15191490 A JP 15191490A JP H0444868 A JPH0444868 A JP H0444868A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- head
- shift
- shift register
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ドツトマトリクスプリンタの印字ヘッド制御
装置に関するものである。
装置に関するものである。
従来の技術
近年、ドツトマトリクスプリンタにおいて各ピンが同時
に打点することによる騒音、電源の大容量化や電磁力を
利用する場合の磁気干渉などの回避および高密度実装化
等のためにキャリッジに搭載され、キャリッジの移動方
向に直交する方向に対してピンを傾斜して配列した印字
ヘッドを用いそのピン列の各々のピンに対応した駆動信
号を供給し印字をおこなわせる分散印字ヘッドが用いら
れ、分散印字ヘッドの印字ヘッド制御装置が使用されて
いる。
に打点することによる騒音、電源の大容量化や電磁力を
利用する場合の磁気干渉などの回避および高密度実装化
等のためにキャリッジに搭載され、キャリッジの移動方
向に直交する方向に対してピンを傾斜して配列した印字
ヘッドを用いそのピン列の各々のピンに対応した駆動信
号を供給し印字をおこなわせる分散印字ヘッドが用いら
れ、分散印字ヘッドの印字ヘッド制御装置が使用されて
いる。
以下従来の印字ヘッド制御装置について説明する。
第5図(a)は従来の24ピンワイヤドツトヘツドのピ
ン列のパターンである。第5図(b)はピンを傾斜して
配列した分散印字ヘッドのピン列のパターン、第5図(
C)は分散印字ヘッドのピン列のパターンのもう一つの
例である。
ン列のパターンである。第5図(b)はピンを傾斜して
配列した分散印字ヘッドのピン列のパターン、第5図(
C)は分散印字ヘッドのピン列のパターンのもう一つの
例である。
第6図は24ピンワイヤドツトヘツドの駆動タイミング
チャートであり、第6図(a)、第6図(b)、第6図
(c)はそれぞれ第5図(a)、第5図(b)、第5図
(C)のピン列のパターンのヘッドに対応している。第
5図(a)のピン列のパターンにおいては第6図(a)
に示すように文字を構成するドツトとドツトの間隔を決
定するタイミングT7、ヘッドのピンを駆動するヘッド
コイルの通電時間を決定するタイミングT8を生成する
タイマのみでよいが、第5図(b)のピン列のパターン
においては第6図(b)に示すように各々のピンで駆動
タイミングが異なるため、タイミングT7、タイミング
T8を生成するタイマだけでなく、ピン配列の傾斜に従
ってピン毎の遅延時間を決定するタイミングT9を生成
するタイマが必要で、24ピンの駆動タイミング全てを
タイミングT9づつ遅延する必要がある。第5図(C)
のピン配列では第6図(C)に示すように駆動タイミン
グの遅延を6ピンのグループ毎に行い制御回路を簡略化
している。
チャートであり、第6図(a)、第6図(b)、第6図
(c)はそれぞれ第5図(a)、第5図(b)、第5図
(C)のピン列のパターンのヘッドに対応している。第
5図(a)のピン列のパターンにおいては第6図(a)
に示すように文字を構成するドツトとドツトの間隔を決
定するタイミングT7、ヘッドのピンを駆動するヘッド
コイルの通電時間を決定するタイミングT8を生成する
タイマのみでよいが、第5図(b)のピン列のパターン
においては第6図(b)に示すように各々のピンで駆動
タイミングが異なるため、タイミングT7、タイミング
T8を生成するタイマだけでなく、ピン配列の傾斜に従
ってピン毎の遅延時間を決定するタイミングT9を生成
するタイマが必要で、24ピンの駆動タイミング全てを
タイミングT9づつ遅延する必要がある。第5図(C)
のピン配列では第6図(C)に示すように駆動タイミン
グの遅延を6ピンのグループ毎に行い制御回路を簡略化
している。
第7図は第5図(b)のピン配列を持つ従来の印字ヘッ
ド制御装置のブロック図である。第7図において、14
は文字フォントのデータが書き込まれている文字フォン
ト読み出し専用メモリ(以下、文字フォントROMと略
称する。)、15は印字データ分散用のタイミングを生
成する分散タイミング生成部で、第6図(b)に示すよ
うなT7、T8のタイミングを有するクロックを生成す
るタイマ16、T9のタイミングを有するクロックを生
成するタイマ17および、これらのタイマ16.17を
動作させる発振器18よりなっている。19は文字フォ
ントROM14より読み出された印字データを遅延させ
る印字データ分散部である。20は中央処理装置(以下
、CPUと略称する。)で文字フォントROM 14、
分散タイミング生成部15、印字データ分散部19のそ
れぞれを入出力部(以下、I10部と略称する。)21
を介して制御している。22は24個のAND回路でそ
れぞれCPU20からの24ピン分の印字データとタイ
マ16の出力のANDを取る。23はヘッドコイル24
にパルス信号を印加するヘッドドライバである。
ド制御装置のブロック図である。第7図において、14
は文字フォントのデータが書き込まれている文字フォン
ト読み出し専用メモリ(以下、文字フォントROMと略
称する。)、15は印字データ分散用のタイミングを生
成する分散タイミング生成部で、第6図(b)に示すよ
うなT7、T8のタイミングを有するクロックを生成す
るタイマ16、T9のタイミングを有するクロックを生
成するタイマ17および、これらのタイマ16.17を
動作させる発振器18よりなっている。19は文字フォ
ントROM14より読み出された印字データを遅延させ
る印字データ分散部である。20は中央処理装置(以下
、CPUと略称する。)で文字フォントROM 14、
分散タイミング生成部15、印字データ分散部19のそ
れぞれを入出力部(以下、I10部と略称する。)21
を介して制御している。22は24個のAND回路でそ
れぞれCPU20からの24ピン分の印字データとタイ
マ16の出力のANDを取る。23はヘッドコイル24
にパルス信号を印加するヘッドドライバである。
以上のように構成された印字ヘッド制御装置についてそ
の動作を以下に説明する。
の動作を以下に説明する。
CPU20はタイマ16により第6図(b)の1ピン目
のタイミング信号(以下、シフトデータと略称する。)
の立ち下がりタイミングWが常に知らされ、CPU20
は文字フォントR,0M14より24ピン分の印字デー
タを読み込みシフトデータの立ち下がりのタイミングに
従ってAND回路22へ送り、AND回路22で24ピ
ン分の印字データのそれぞれとタイマ16の出力のAN
Dをとり印字データ分散部19へ送る。またタイマ17
では文字モードデータXをCPU20より受は取りそれ
らの印字モードに応じた第6図(b)のT9を周期とす
るタイミングを有するクロックt(以下、シフトクロッ
クと略称する。)を印字データ分散部19に送る。印字
データ分散部19はA、 N D回路22からの出力信
号、シフトクロックに基き第6図(b)の1ピンから2
4ピンまでの駆動信号を生成し、ヘッドドライバ23へ
送る。ヘッドドライバ23は、印字データ分散部19か
らの駆動信号によりヘッドコイル24にパルス電圧をあ
たえることによりヘッドを駆動する。シフトクロックt
の周波数は種々の文字に関する印字モードに対応して変
化するが、T8のタイミングを維持する為にはT8がシ
フトクロックtの整数倍でなければならないので、必然
的にシフトクロックtの周波数を上げる、即ちT9期間
を細分化したシフトクロックを印字データ分散部19に
与える必要が生じる。このため印字データ分散部19の
シフトレジスタは複数段設けていた。
のタイミング信号(以下、シフトデータと略称する。)
の立ち下がりタイミングWが常に知らされ、CPU20
は文字フォントR,0M14より24ピン分の印字デー
タを読み込みシフトデータの立ち下がりのタイミングに
従ってAND回路22へ送り、AND回路22で24ピ
ン分の印字データのそれぞれとタイマ16の出力のAN
Dをとり印字データ分散部19へ送る。またタイマ17
では文字モードデータXをCPU20より受は取りそれ
らの印字モードに応じた第6図(b)のT9を周期とす
るタイミングを有するクロックt(以下、シフトクロッ
クと略称する。)を印字データ分散部19に送る。印字
データ分散部19はA、 N D回路22からの出力信
号、シフトクロックに基き第6図(b)の1ピンから2
4ピンまでの駆動信号を生成し、ヘッドドライバ23へ
送る。ヘッドドライバ23は、印字データ分散部19か
らの駆動信号によりヘッドコイル24にパルス電圧をあ
たえることによりヘッドを駆動する。シフトクロックt
の周波数は種々の文字に関する印字モードに対応して変
化するが、T8のタイミングを維持する為にはT8がシ
フトクロックtの整数倍でなければならないので、必然
的にシフトクロックtの周波数を上げる、即ちT9期間
を細分化したシフトクロックを印字データ分散部19に
与える必要が生じる。このため印字データ分散部19の
シフトレジスタは複数段設けていた。
発明が解決しようとする課題
しかしながら前記従来の構成では、文字フォントROM
14より読み出された印字データにヘッドコイル24の
通電時間のデータを付加し、この印字データに通電時間
のデータを付加したデータにより印字データ分散部19
を構成しているシフトレジスタで、分散印字ヘッドのピ
ン列の各々のピンに対応した分散データを生成している
のでヘッドコイル24の通電時間をあらゆる印字モード
に対しても維持するためヘッドコイル24の通電時間が
常に印字データ分散部19のシフトレジスタを駆動する
シフトクロックの周期の整数倍となるようシフトクロッ
クの周波数を高くする必要があり、印字データ分散部1
9においてシフトレジスタ等の数が多くゲート数が多く
なる。ゲート数を少なくするために第5図(C)のよう
なピン列のパターン構成にすると、印字騒音低減、電源
容量縮小等の効果が激減する。
14より読み出された印字データにヘッドコイル24の
通電時間のデータを付加し、この印字データに通電時間
のデータを付加したデータにより印字データ分散部19
を構成しているシフトレジスタで、分散印字ヘッドのピ
ン列の各々のピンに対応した分散データを生成している
のでヘッドコイル24の通電時間をあらゆる印字モード
に対しても維持するためヘッドコイル24の通電時間が
常に印字データ分散部19のシフトレジスタを駆動する
シフトクロックの周期の整数倍となるようシフトクロッ
クの周波数を高くする必要があり、印字データ分散部1
9においてシフトレジスタ等の数が多くゲート数が多く
なる。ゲート数を少なくするために第5図(C)のよう
なピン列のパターン構成にすると、印字騒音低減、電源
容量縮小等の効果が激減する。
課題を解決する為の手段
本発明は前記問題点を解決するため、キャリッジに搭載
され、キャリッジの移動方向に直交する方向に対して傾
斜をつけた印字ヘッドのピン列の傾斜を補正するとなり
合うピン毎の駆動信号の時間差を周期とし、印字ヘッド
の通電時間の立ち上がりタイミングに同期した第1のタ
イミング信号を発生する第1のタイマと、ピン列の傾斜
を補正するとなり合うピン毎の駆動信号の時間差を周期
とし、印字ヘッドの通電時間の立ち下がりタイミングに
同期した第2のタイミング信号を発生する第2のタイマ
と、第1のタイミング信号をシフトクロックとし印字デ
ータをシフトする第1のシフトレジスタと、第2のタイ
ミング信号をシフトクロックとし印字データをシフトす
る第2のシフトレジスタと、第1のシフトレジスタの出
力と第2のシフトレジスタの出力とにより前記印字ヘッ
ドを駆動する駆動手段とを備えた。
され、キャリッジの移動方向に直交する方向に対して傾
斜をつけた印字ヘッドのピン列の傾斜を補正するとなり
合うピン毎の駆動信号の時間差を周期とし、印字ヘッド
の通電時間の立ち上がりタイミングに同期した第1のタ
イミング信号を発生する第1のタイマと、ピン列の傾斜
を補正するとなり合うピン毎の駆動信号の時間差を周期
とし、印字ヘッドの通電時間の立ち下がりタイミングに
同期した第2のタイミング信号を発生する第2のタイマ
と、第1のタイミング信号をシフトクロックとし印字デ
ータをシフトする第1のシフトレジスタと、第2のタイ
ミング信号をシフトクロックとし印字データをシフトす
る第2のシフトレジスタと、第1のシフトレジスタの出
力と第2のシフトレジスタの出力とにより前記印字ヘッ
ドを駆動する駆動手段とを備えた。
作用
本発明は前記した構成によりシフトクロックの周波数を
上げずに印字ヘッドの通電時間を維持し、キャリッジの
移動方向に対して傾斜をつけた印字ヘッドのピン列の傾
斜を補正する事ができる。
上げずに印字ヘッドの通電時間を維持し、キャリッジの
移動方向に対して傾斜をつけた印字ヘッドのピン列の傾
斜を補正する事ができる。
実施例
第1図は、本発明の一実施例における印字ヘッド制御装
置のブロック図である。
置のブロック図である。
第1図において、1は中央処理装置(以下、CPUと略
称する。)、2は各装置間のインターフェースを受は持
つ入出力部(以下、170部と略称する。)3は文字フ
ォント読み出し専用メモリ(以下、文字フォントROM
と略称する。)である。5は発振器、6.7.8は発振
器5より発生する基本クロックaによって駆動されるタ
イマで、それぞれCPUIからの文字の品位を切り換え
る印字モードデータbl、b2.b3を計数開始として
、タイマ6は第6図(b)に示すようなT7.T8のタ
イミングを有するクロックCを生成し、タイマ7.8は
印字データ駆動信号を遅延するシフトレジスタ部10の
シフトクロックd。
称する。)、2は各装置間のインターフェースを受は持
つ入出力部(以下、170部と略称する。)3は文字フ
ォント読み出し専用メモリ(以下、文字フォントROM
と略称する。)である。5は発振器、6.7.8は発振
器5より発生する基本クロックaによって駆動されるタ
イマで、それぞれCPUIからの文字の品位を切り換え
る印字モードデータbl、b2.b3を計数開始として
、タイマ6は第6図(b)に示すようなT7.T8のタ
イミングを有するクロックCを生成し、タイマ7.8は
印字データ駆動信号を遅延するシフトレジスタ部10の
シフトクロックd。
eを生成する。これら発振器5、タイマ6.7.8によ
り印字データ分散用のタイミングを生成する分散タイミ
ング生成部4が構成されている。9は24個のA、 N
D回路でそれぞれCPU1からの24ピン分の印字デ
ータとタイマ6の出力信号のANDをとり552個のフ
リップフロップからなるシフトレジスタ部10へ出力す
る。シフトレジスタ部10のフリップフロップはA、
N D回路9の出力gをシフトデータ、タイマ7または
タイマ8の出力d、 eをシフトクロックとして動作
する。
り印字データ分散用のタイミングを生成する分散タイミ
ング生成部4が構成されている。9は24個のA、 N
D回路でそれぞれCPU1からの24ピン分の印字デ
ータとタイマ6の出力信号のANDをとり552個のフ
リップフロップからなるシフトレジスタ部10へ出力す
る。シフトレジスタ部10のフリップフロップはA、
N D回路9の出力gをシフトデータ、タイマ7または
タイマ8の出力d、 eをシフトクロックとして動作
する。
なお、シフトレジスタ部10のフリップフロップはA、
N D回路9の出力データg2に対してはタイマ7の
出力dをシフトクロックとする1段のフリップフロップ
とタイマ8の出力eをシフトクロックとする別の1段の
フリップフロップによりシフトされ、g3に対しては2
段のフリップフロップによりシフトされる。以下、g4
〜g24に対しても第11図に示すようにフリップフ口
ップが1段ずつ増えていきg24に対してはタイマ7の
出力dをシフトクロックとする23段のフリップフロッ
プとタイマ8の出力eをシフトクロックとする23段の
フリップフロップによりシフトされる。23個のセット
/リセットラッチ(以下S−Rラッチと略称する。)か
らなるS−Rラッチ部11はシフトレジスタ部10の出
力h1〜h23をセット信号、出力11〜i23をリセ
ット信号として動作しピン2からピン24が印字する全
ドツトのタイミング信号j2〜j24を生成する。12
はヘッドドライバでシフトレジスタ部10の出力j1と
S−Rラッチ部11の出力j2〜j24によりヘッド1
3を駆動する。
N D回路9の出力データg2に対してはタイマ7の
出力dをシフトクロックとする1段のフリップフロップ
とタイマ8の出力eをシフトクロックとする別の1段の
フリップフロップによりシフトされ、g3に対しては2
段のフリップフロップによりシフトされる。以下、g4
〜g24に対しても第11図に示すようにフリップフ口
ップが1段ずつ増えていきg24に対してはタイマ7の
出力dをシフトクロックとする23段のフリップフロッ
プとタイマ8の出力eをシフトクロックとする23段の
フリップフロップによりシフトされる。23個のセット
/リセットラッチ(以下S−Rラッチと略称する。)か
らなるS−Rラッチ部11はシフトレジスタ部10の出
力h1〜h23をセット信号、出力11〜i23をリセ
ット信号として動作しピン2からピン24が印字する全
ドツトのタイミング信号j2〜j24を生成する。12
はヘッドドライバでシフトレジスタ部10の出力j1と
S−Rラッチ部11の出力j2〜j24によりヘッド1
3を駆動する。
以上のように構成された印字ヘッド制御装置について以
下その動作を説明する。
下その動作を説明する。
第2図は本発明の印字ヘッド制御装置が制御するヘッド
のピン列のパターンである。第2図においてヘッドのピ
ン列のパターンは24ピンのうち奇数ピンを第1列、偶
数ピンを第2列とし、同一列のピンが同時に駆動される
ことがないようそれぞれの列の12ピンのうちピンNと
ピン(N+2)が1/120*1/24インチ印字行方
向にずれている。ここで1/120インチは文字のドツ
ト間隔である。第1列と第2列におけるピンNとピン(
N+1)も以下の説明では同一タイミングで駆動される
ことがないようにしている。即ち第1列と第2列の印字
行方向の間隔は1/120*nインチ+1/120*
1/24インチ(但し、nは整数)となっている。
のピン列のパターンである。第2図においてヘッドのピ
ン列のパターンは24ピンのうち奇数ピンを第1列、偶
数ピンを第2列とし、同一列のピンが同時に駆動される
ことがないようそれぞれの列の12ピンのうちピンNと
ピン(N+2)が1/120*1/24インチ印字行方
向にずれている。ここで1/120インチは文字のドツ
ト間隔である。第1列と第2列におけるピンNとピン(
N+1)も以下の説明では同一タイミングで駆動される
ことがないようにしている。即ち第1列と第2列の印字
行方向の間隔は1/120*nインチ+1/120*
1/24インチ(但し、nは整数)となっている。
第3図(a)は24ピン全てを駆動して印字を行う場合
のAND回路9の出力gで、第3図(b)はこの場合の
ヘッドドライバ12の入力信号j1〜j24のタイミン
グを示したタイミングチャートである。第3図(b)に
示すように各ピンの印字タイミングは文字を構成するド
ツトとドツトの間隔を決定するタイミングT1、ヘッド
のピンを駆動するヘッドコイルの通電時間を決定するタ
イミングT2、ドツト毎の遅延時間を決定するタイミン
グT3で構成される。CPUIはタイマ6により生成さ
れた第3図(b)の1ピン目のタイミング信号の立ち下
がりタイミングCが常に知らされ、CPUIはシフトデ
ータの立ち下がりのタイミングに従って文字フォントR
OM3より読み込んだ24ピン分の印字データをI10
部2を介してAND回路9へ送る。またタイマ6は印字
モードに応じた第3図(b)のT1を周期とするタイミ
ングを文字モードデータb1をcPUlより受は取って
生成し、AND回路9により24ピン分の印字データの
それぞれとのANDをとりシフトレジスタ部10へ送る
。ただしピン1のシフトデータはシフトレジスタ部10
を通らずヘッドドライバ12へ直接送る。
のAND回路9の出力gで、第3図(b)はこの場合の
ヘッドドライバ12の入力信号j1〜j24のタイミン
グを示したタイミングチャートである。第3図(b)に
示すように各ピンの印字タイミングは文字を構成するド
ツトとドツトの間隔を決定するタイミングT1、ヘッド
のピンを駆動するヘッドコイルの通電時間を決定するタ
イミングT2、ドツト毎の遅延時間を決定するタイミン
グT3で構成される。CPUIはタイマ6により生成さ
れた第3図(b)の1ピン目のタイミング信号の立ち下
がりタイミングCが常に知らされ、CPUIはシフトデ
ータの立ち下がりのタイミングに従って文字フォントR
OM3より読み込んだ24ピン分の印字データをI10
部2を介してAND回路9へ送る。またタイマ6は印字
モードに応じた第3図(b)のT1を周期とするタイミ
ングを文字モードデータb1をcPUlより受は取って
生成し、AND回路9により24ピン分の印字データの
それぞれとのANDをとりシフトレジスタ部10へ送る
。ただしピン1のシフトデータはシフトレジスタ部10
を通らずヘッドドライバ12へ直接送る。
第4図はシフトレジスタ部10とS−Rラッチ部11の
タイミングを示したタイミングチャートである。以下、
第3図のタイミングチャート同様24ピン全てを駆動し
て印字を行なう場合を例にとって説明する。AND回路
9の出力gは第3図(a)のタイミングになる。シフト
レジスタ部10は、ヘッドの印字インターバルが第3図
のT1の周期でかつハイレベル期間T4が T4=n*T5 (但し、nは24以下の整数、T5
=T1/24) かつ (T2−T5)<T4<T2 なる信号hnと1nを出力する。
タイミングを示したタイミングチャートである。以下、
第3図のタイミングチャート同様24ピン全てを駆動し
て印字を行なう場合を例にとって説明する。AND回路
9の出力gは第3図(a)のタイミングになる。シフト
レジスタ部10は、ヘッドの印字インターバルが第3図
のT1の周期でかつハイレベル期間T4が T4=n*T5 (但し、nは24以下の整数、T5
=T1/24) かつ (T2−T5)<T4<T2 なる信号hnと1nを出力する。
タイマ7とタイマ8はヘッドの印字インターバルT1に
対してTl/24=T5の周期の信号d、 eを生成
する。シフトレジスタ部1oはAND回路9の出力gを
シフトデータ、タイマ7、タイマ8の出力d、 eを
シフ)・クロックとして動作し、出力h1からh23ま
でのタイミング信号と出力11からi23のタイミング
信号をS−Rラッチ部11へ送る。これらのシフトレジ
スタ部10の出力においてhnに対してhn+1(但し
、n=1.2.3、・・・、22)はT5時間遅延した
信号となっている。ここでこのh1〜h23のタイミン
グ信号は T4=n*T5 (但しnは整数) となっているが、このT5は文字モードにより変化する
ので 常にn*T5=T2とはならず T4=T2とはがぎらないため、 T2のタイミングを維持することができず第3図(b)
のヘッド駆動タイミング信号の立ち上がりタイミングの
みを有している。また、inに対してl n+1はT5
時間遅延した信号となっており、第3図(b)のヘッド
駆動タイミング信号の立ち下がりタイミングのみを有し
ている。タイマ8の出力eはタイマ7の出力dと同じ周
期でdより16時間遅延している。ここで、T6は T8+T5木n=T2 なる時間である。S−Rラッチ部11はhnの立ち上が
りタイミングをセットタイミング、inの立ち下がりタ
イミングをリセットタイミングとする23個のS−Rラ
ッチ群である。
対してTl/24=T5の周期の信号d、 eを生成
する。シフトレジスタ部1oはAND回路9の出力gを
シフトデータ、タイマ7、タイマ8の出力d、 eを
シフ)・クロックとして動作し、出力h1からh23ま
でのタイミング信号と出力11からi23のタイミング
信号をS−Rラッチ部11へ送る。これらのシフトレジ
スタ部10の出力においてhnに対してhn+1(但し
、n=1.2.3、・・・、22)はT5時間遅延した
信号となっている。ここでこのh1〜h23のタイミン
グ信号は T4=n*T5 (但しnは整数) となっているが、このT5は文字モードにより変化する
ので 常にn*T5=T2とはならず T4=T2とはがぎらないため、 T2のタイミングを維持することができず第3図(b)
のヘッド駆動タイミング信号の立ち上がりタイミングの
みを有している。また、inに対してl n+1はT5
時間遅延した信号となっており、第3図(b)のヘッド
駆動タイミング信号の立ち下がりタイミングのみを有し
ている。タイマ8の出力eはタイマ7の出力dと同じ周
期でdより16時間遅延している。ここで、T6は T8+T5木n=T2 なる時間である。S−Rラッチ部11はhnの立ち上が
りタイミングをセットタイミング、inの立ち下がりタ
イミングをリセットタイミングとする23個のS−Rラ
ッチ群である。
このS−Rラッチは印字インターバル時間T1及びヘッ
ド通電時間T2を保証したj2〜j24までの分散タイ
ミング信号を生成しシフトレジスタ部10でフリップフ
コツブを通さないピン1のタイミング信号j1と併せ2
4ピン分のタイミング信号、即ち第3図(b)の24ビ
ツトの信号を得る。ヘッドドライバ13はj1〜j24
に従いヘッドを駆動する。
ド通電時間T2を保証したj2〜j24までの分散タイ
ミング信号を生成しシフトレジスタ部10でフリップフ
コツブを通さないピン1のタイミング信号j1と併せ2
4ピン分のタイミング信号、即ち第3図(b)の24ビ
ツトの信号を得る。ヘッドドライバ13はj1〜j24
に従いヘッドを駆動する。
以上は1/120インチドツトピッチに対する説明であ
ったが、例えば1/240インチドツトピッチの場合T
5=T1/12となるのでCPU1からの設定信号bl
、b2.b3でT1、T2、T3、T5、T6を決定す
る。
ったが、例えば1/240インチドツトピッチの場合T
5=T1/12となるのでCPU1からの設定信号bl
、b2.b3でT1、T2、T3、T5、T6を決定す
る。
本発明では、従来の回路は約7000ゲート必要なのに
対し、4000ゲートですむ。また本発明の印字ヘッド
装置では1/4分散で7dB、1/12分散で10dB
の騒音低減効果がある。
対し、4000ゲートですむ。また本発明の印字ヘッド
装置では1/4分散で7dB、1/12分散で10dB
の騒音低減効果がある。
発明の効果
以上のように本発明は、キャリッジに搭載され、キャリ
ッジの移動方向に直交する方向に対して傾斜をつけた印
字ヘッドのピン列の傾斜を補正するとなり合うピン毎の
駆動信号の時間差を周期とし、印字ヘッドの通電時間の
立ち上がりタイミングに同期した第1のタイミング信号
を発生する第1のタイマと、ピン列の傾斜を補正すると
なり合うピン毎の駆動信号の時間差を周期とし、印字ヘ
ッドの通電時間の立ち下がりタイミングに同期した第2
のタイミング信号を発生ずる第2のタイマと、第1のタ
イミング信号をシフトクロックとし印字データをシフト
する第1のシフトレジスタと、第2のタイミング信号を
シフトクロックとし印字データをシフトする第2のシフ
トレジスタと、第1のシフトレジスタの出力と第2のシ
フトレジスタの出力とにより前記印字ヘッドを駆動する
駆動手段とを備えたことにより、シフトクロックの周波
数を上げずに印字ヘッドの通電時間を維持し、キャリッ
ジの移動方向に対して傾斜をつけた印字ヘッドのピン列
の傾斜を補正する事ができ、ゲート数の低減が可能とな
る。
ッジの移動方向に直交する方向に対して傾斜をつけた印
字ヘッドのピン列の傾斜を補正するとなり合うピン毎の
駆動信号の時間差を周期とし、印字ヘッドの通電時間の
立ち上がりタイミングに同期した第1のタイミング信号
を発生する第1のタイマと、ピン列の傾斜を補正すると
なり合うピン毎の駆動信号の時間差を周期とし、印字ヘ
ッドの通電時間の立ち下がりタイミングに同期した第2
のタイミング信号を発生ずる第2のタイマと、第1のタ
イミング信号をシフトクロックとし印字データをシフト
する第1のシフトレジスタと、第2のタイミング信号を
シフトクロックとし印字データをシフトする第2のシフ
トレジスタと、第1のシフトレジスタの出力と第2のシ
フトレジスタの出力とにより前記印字ヘッドを駆動する
駆動手段とを備えたことにより、シフトクロックの周波
数を上げずに印字ヘッドの通電時間を維持し、キャリッ
ジの移動方向に対して傾斜をつけた印字ヘッドのピン列
の傾斜を補正する事ができ、ゲート数の低減が可能とな
る。
【図面の簡単な説明】
第1図は、本発明の一実施例における印字ヘッド制御装
置のブロック図、第2図は本発明の印字ヘッド制御装置
が制御するヘッドのピン列のパターン図、第3図は同実
施例におけるA、 N D回路およびシフトレジスタ部
の出力タイミングを説明するタイミングチャート、第4
図は同実施例のシフトレジスタ部およびS−Rラッチ部
のタイミングチャート、第5図(a)は従来の24ピン
ヮイ回 ヤドットヘッドのピン列のパター釘第5図(b)、 (
C)は傾斜したヘッドのピン列のバターで だ第6図は24ピンワイヤドツトヘツドの駆動タイミン
グチャート、第7図は従来の印字ヘッド制御装置のブロ
ック図である。 1・・・中央処理装置 2・・・入出力部3・・・
文字フォノ)・読み出し専用メモリ4・・・分散タイミ
ング生成部 5・・・発振器6.7.8・・・タイ
マ 9・・・AND回路 10・・・シフトレジスタ部 11・・・S−Rラッチ部 12・・・ヘッドドライバ 13・・・ヘッドコイル 14・・・文字フォント読み出し専用メモリ15・・・
分散タイミング生成部 6.17、・・・タイマ 9・・・印字データ分散部 0・・・中央処理装置 2・・・AND回路 3・・・ヘッドドライバ 4・・・ヘッドコイル 18・・・発振器 1・・・入出力部
置のブロック図、第2図は本発明の印字ヘッド制御装置
が制御するヘッドのピン列のパターン図、第3図は同実
施例におけるA、 N D回路およびシフトレジスタ部
の出力タイミングを説明するタイミングチャート、第4
図は同実施例のシフトレジスタ部およびS−Rラッチ部
のタイミングチャート、第5図(a)は従来の24ピン
ヮイ回 ヤドットヘッドのピン列のパター釘第5図(b)、 (
C)は傾斜したヘッドのピン列のバターで だ第6図は24ピンワイヤドツトヘツドの駆動タイミン
グチャート、第7図は従来の印字ヘッド制御装置のブロ
ック図である。 1・・・中央処理装置 2・・・入出力部3・・・
文字フォノ)・読み出し専用メモリ4・・・分散タイミ
ング生成部 5・・・発振器6.7.8・・・タイ
マ 9・・・AND回路 10・・・シフトレジスタ部 11・・・S−Rラッチ部 12・・・ヘッドドライバ 13・・・ヘッドコイル 14・・・文字フォント読み出し専用メモリ15・・・
分散タイミング生成部 6.17、・・・タイマ 9・・・印字データ分散部 0・・・中央処理装置 2・・・AND回路 3・・・ヘッドドライバ 4・・・ヘッドコイル 18・・・発振器 1・・・入出力部
Claims (2)
- (1)キャリッジに搭載され、前記キャリッジの移動方
向に直交する方向に対して傾斜をつけた印字ヘッドのピ
ン列の各々のピンに対応した駆動信号を供給し印字をお
こなわせる印字ヘッド制御装置であって、印字データを
出力する印字データ出力手段と、前記ピン列の傾斜を補
正するとなり合うピン毎の駆動信号の時間差を周期とし
、前記印字ヘッドの通電時間の立ち上がりタイミングに
同期した第1のタイミング信号を発生する第1のタイマ
と、前記ピン列の傾斜を補正するとなり合うピン毎の駆
動信号の時間差を周期とし、前記印字ヘッドの通電時間
の立ち下がりタイミングに同期した第2のタイミング信
号を発生する第2のタイマと、前記第1のタイミング信
号をシフトクロックとし前記印字データをシフトする第
1のシフトレジスタと、前記第2のタイミング信号をシ
フトクロックとし前記印字データをシフトする第2のシ
フトレジスタと、前記第1のシフトレジスタの出力と、
前記第2のシフトレジスタの出力とにより前記印字ヘッ
ドを駆動する駆動手段とを備えたことを特徴とする印字
ヘッド制御装置。 - (2)前記第1のタイマおよび前記第2のタイマの周期
が複数のフォントや単位長さ当りの文字の数の変更に対
応して変化することを特徴とする特許請求の範囲第1項
記載の印字ヘッド制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15191490A JPH0444868A (ja) | 1990-06-11 | 1990-06-11 | 印字ヘッド制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15191490A JPH0444868A (ja) | 1990-06-11 | 1990-06-11 | 印字ヘッド制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0444868A true JPH0444868A (ja) | 1992-02-14 |
Family
ID=15528959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15191490A Pending JPH0444868A (ja) | 1990-06-11 | 1990-06-11 | 印字ヘッド制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0444868A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5709535A (en) * | 1995-04-18 | 1998-01-20 | Zexel Corporation | Multi-cylinder reciprocating compressor having improved discharge valve stopper assembly |
-
1990
- 1990-06-11 JP JP15191490A patent/JPH0444868A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5709535A (en) * | 1995-04-18 | 1998-01-20 | Zexel Corporation | Multi-cylinder reciprocating compressor having improved discharge valve stopper assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4167342A (en) | Control system for matrix print head | |
US4020939A (en) | Matrix print head repetition rate control | |
JPH0444868A (ja) | 印字ヘッド制御装置 | |
EP0454412A2 (en) | Dot matrix printer with suppressed printing noises | |
JP2001088345A (ja) | 光プリントヘッド | |
JPH039861A (ja) | インパクトドットマトリクスプリンタにおける低騒音化回路 | |
US4713623A (en) | Control system for matrix print head | |
JPH0441261A (ja) | 印字ヘッド制御装置 | |
JPH0441262A (ja) | 印字ヘッド制御装置 | |
EP0441188B1 (en) | Dot-matrix printer | |
JP2808995B2 (ja) | 印字ヘッド制御装置 | |
JPH0435965A (ja) | 印字ヘッド制御装置 | |
JP2899365B2 (ja) | 印字用圧電素子駆動回路 | |
JPH0422650A (ja) | 印字ヘッド制御装置 | |
JPH04141462A (ja) | 印字ヘッド制御装置 | |
JPH0422651A (ja) | 印字ヘッド制御装置 | |
JPH0482758A (ja) | インパクトドットプリンタ | |
JPH0729419B2 (ja) | 記録装置 | |
JPS61241170A (ja) | サ−マルシリアルプリンタの駆動制御方式 | |
JPH0429859A (ja) | 印字ヘッド制御装置 | |
JPH02289361A (ja) | シリアルプリンタの印字制御装置 | |
JPH0410952A (ja) | 印字ヘッド制御装置 | |
JPH0339269A (ja) | シリアルプリンタの印字制御方法 | |
JPH01157864A (ja) | 印字装置のドットヘッド駆動回路 | |
JP3222971B2 (ja) | シリアルドットプリンタ |