JPH0440860B2 - - Google Patents
Info
- Publication number
- JPH0440860B2 JPH0440860B2 JP60120137A JP12013785A JPH0440860B2 JP H0440860 B2 JPH0440860 B2 JP H0440860B2 JP 60120137 A JP60120137 A JP 60120137A JP 12013785 A JP12013785 A JP 12013785A JP H0440860 B2 JPH0440860 B2 JP H0440860B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- module
- terminals
- capacity
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 42
- 230000006870 function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Description
(産業上の利用分野)
本発明はメモリICモジユール、殊にその内蔵
するメモリICの容量等の表示機能をもつたメモ
リICモジユールに関する。
(従来技術)
デジタル機器のメモリICは頭初必要最小限の
容量のものを実装しておき、必要に応じて順次メ
モリICを増設して容量を拡張出来るよう配慮し
て設計されるのが一般的である。
又、メモリ容量が大きく多数のICを必要とす
る場合及び装置の小型化をはかる場合等には、第
2図に示す如く、一般には平面に並べると多くの
面積を占めるDIP(Dual In−Line Packag)型メ
モリIC1,1,……所要数ごとにサブプリント
板2に実装してピン又は接栓端子3,3,……を
一列に配置したモジユールとし、これをメインプ
リント板に立設して並べることにより実装密度を
高くすることが行なわれる。このようなモジユー
ルはその形状から一般にSIMM(Single In−Line
Memory Module)と呼ばれ、内部に実装するメ
モリICは例えば64キロビツトのものを9ケ並べ
うち1ケをパリテイチエツクビツト用他の8ケの
夫々を8ビツト分即ち1バイトとして割当て合計
64キロバイトのメモリモジユールを構成するのが
通常であるが、内蔵するメモリICの容量は上述
した64キロビツトの他に16キロビツト或は256キ
ロビツト、1メガビツト、……等多様であり、
夫々の容量をもつたSIMMが作られている。
一方、デジタル機器に実装されたメモリICは
CPU、アドレスデコーダ或はその他プログラム
等によつて番地指定及びバスラインにラツチ等の
制御を受け所望の働きをするが、このための制御
端子数或は制御信号ビツト数が実装されるメモリ
容量又は種別によつて異なる。
即ち、メモリ容量が異なれば指定されるアドレ
ス数が違うし、スタテイツクRAMかダイナミツ
クRAMかの異いではメモリバツクアツプ方法に
違いを生ずる。
従つて容量拡張のため増設するメモリICの容
量及び形状は装置設計当初に決定したものに限定
されるのが一般的であり、異なるタイプのIC実
装にあたつては配線の手直し及びアドレスデコー
ダ等の設計変更或はプログラムの改変を余儀なく
されると云う不便があつた。
この問題は上述したSIMMに於いても同様であ
つて、メモリ拡張の際に異種のものを混在させる
ことははなはだ困難を伴うものであつた。
(発明の目的)
本発明は上述したような従来のSIMMの諸問題
を解決するためになされたものであつて、装置設
計にあたつて実装するSIMMの種別を気にする必
要がなく、又メモリ拡張にあたつては異なる種別
のものを任意に実装しうるようにしたSIMMを提
供することを目的とする。
(発明の概要)
この目的を達成するために本発明では、モジユ
ール化したICの端子のうちの所定のものをその
メモリモジユールの種別、例えばメモリ容量或は
ダイナミツク型かスタテイツク型か等の情報を表
示するためのものに割当てると共に、これらメモ
リモジユールを制御するメモリマネージヤ等に於
いては前記情報端子を介してそのモジユールの種
別を識別して夫々のメモリモジユールに適応した
制御を行うように機能せしめる。
(実施例)
以下、本発明をその実施例に基づいて詳細に説
明する。
第1図は本発明の一実施例を示す外観構造図で
あつて、本実施例では内蔵するメモリICの物理
的配置情報表示手段として用いる端子を第1と第
2の端子と定め、該端子をその内部に於いて接地
するか高電位に接続するか又は両者の組合せによ
つて表示するよう構成する場合を示す。
即ち、同図1,2及び3は前記第2図と同様に
夫々DIP型メモリIC、サブプリント板及び端子を
示すが、このうちDIP型メモリICとして容量が64
キロビツト、16キロビツト、256キロビツト及び
1メガビツトの4種類のものを内蔵すると仮定
し、今、前記第1と第2の端子のいづれか一方又
は両方をその内部に於いて接地するか高電位に接
続すれば次の表1の如く4つの状態が考えられる
からこれを前記メモリICの夫々の容量表示に割
当てればよい。
(Field of Industrial Application) The present invention relates to a memory IC module, and particularly to a memory IC module having a function of displaying the capacity of the built-in memory IC. (Prior art) Memory ICs in digital devices are generally designed with the minimum necessary capacity installed at the beginning, and the capacity can be expanded by sequentially adding memory ICs as needed. It is true. In addition, when a large number of ICs are required with large memory capacity, or when downsizing the device, DIP (Dual In-Line Packag) type memory ICs 1, 1, . . . are mounted on the sub-printed board 2 according to the required number, and pins or plug terminals 3, 3, . By arranging them in parallel, the packaging density can be increased. Due to its shape, such modules are generally called SIMM (Single In-Line).
For example, the memory ICs installed inside are arranged in 9 pieces of 64 kilobits, one of which is used as a parity check bit, and each of the other 8 pieces is allocated as 8 bits, or 1 byte, in total.
It is normal to configure a 64 kilobyte memory module, but the capacity of the built-in memory IC varies from the above-mentioned 64 kilobits to 16 kilobits, 256 kilobits, 1 megabit, etc.
SIMMs with different capacities are manufactured. On the other hand, memory ICs implemented in digital devices are
The CPU, address decoder, or other program performs the desired function by controlling the address designation and bus lines by latching, etc., but the number of control terminals or control signal bits for this purpose depends on the memory capacity or Varies depending on type. That is, the number of addresses specified differs depending on the memory capacity, and the memory backup method differs depending on whether the memory is static RAM or dynamic RAM. Therefore, the capacity and shape of memory ICs added for capacity expansion are generally limited to those determined at the beginning of device design, and when mounting a different type of IC, wiring changes, address decoders, etc. There was the inconvenience of having to change the design or modify the program. This problem is similar to the above-mentioned SIMM, and it is extremely difficult to mix different types of SIMM when expanding memory. (Purpose of the Invention) The present invention was made to solve the problems of conventional SIMMs as described above, and eliminates the need to worry about the type of SIMM to be implemented when designing a device. When it comes to memory expansion, the purpose is to provide a SIMM that allows different types of memory expansion to be implemented arbitrarily. (Summary of the Invention) In order to achieve this object, the present invention provides information on the type of memory module of a predetermined one of the terminals of a modularized IC, such as the memory capacity or whether it is a dynamic type or a static type. At the same time, a memory manager or the like that controls these memory modules identifies the type of the module through the information terminal and performs control appropriate to each memory module. make it function like this. (Examples) Hereinafter, the present invention will be described in detail based on examples thereof. FIG. 1 is an external structural diagram showing an embodiment of the present invention. In this embodiment, terminals used as means for displaying physical layout information of a built-in memory IC are defined as first and second terminals. This shows a case in which the display is configured to be displayed by internally grounding it, connecting it to a high potential, or a combination of both. That is, FIGS. 1, 2, and 3 each show a DIP type memory IC, a sub-printed board, and a terminal as in FIG.
Assuming that there are four types of built-in bits: kilobit, 16 kilobit, 256 kilobit, and 1 megabit, now either one or both of the first and second terminals must be grounded or connected to a high potential internally. For example, since there are four possible states as shown in Table 1 below, this can be assigned to each capacity display of the memory IC.
【表】
更に、第3端子をも使用しこれを接地すればダ
イナミツク型を又は高電位にすればスタテイツク
型であることを表示するようにしてもよく、この
ようにすることによつてこれら両方のものの混在
をも可能ならしめることができる。
尚、上述した識別方法は一例であつて、本発明
の実施にあたつては他に種々の方法が考えられ
る。例えば、割当てた端子がその内部の於いてど
のように相互接続されているかによつて識別表示
してもよい。即ち3本の端子のうち第1と第2、
第1と第3、第2と第3及び第1と第2と第3の
端子が相互に接続されることによつて夫々異つた
状態を表示してもよい。
又は、上述した実施に於いて、内部接続が接地
するか高電位に接続するかのいづれか一方のみで
あつてもよいことは容易に理解できよう。但し、
すべての端子が何の接続もされない状態は、その
位置にメモリモジユールが存在しないことを表示
する場合は状態表示から除外して考えるべきであ
ろう。
又、装置が種々異なる電源電圧、例えば+5V、
−5V、0V等を有する場合はこれらを用いて少な
い端子によつて多くの状態識別を行うようにでき
ることは説明を要しない。
(発明の効果)
本発明は以上説明したように構成しかつ機能す
るものであるから、内蔵するメモリICの容量及
び種類の異いを自動的に識別し種々のものの混在
を可能ならしめ設計の自由度を高めかつ拡張にあ
たつて任意のものを使用できるようにしたSIMM
をもたらすうえで著効を奏する。[Table] Furthermore, the third terminal may also be used, and if it is grounded, it will indicate the dynamic type, or if it is set to a high potential, it will indicate the static type. It is also possible to mix things. Note that the above-mentioned identification method is one example, and various other methods can be considered in implementing the present invention. For example, the assigned terminals may be identified by how they are internally interconnected. That is, the first and second of the three terminals,
Different states may be displayed by connecting the first and third terminals, the second and third terminals, and the first, second and third terminals to each other. Alternatively, it will be readily understood that in the implementation described above, the internal connection may be grounded or connected to a high potential. however,
The state in which all terminals are not connected should be considered as excluded from the state display when indicating that no memory module is present at that location. Also, the devices may have different power supply voltages, e.g. +5V,
It is unnecessary to explain that in the case of -5V, 0V, etc., these can be used to identify many states with a small number of terminals. (Effects of the Invention) Since the present invention is structured and functions as described above, it is possible to automatically identify differences in the capacity and type of built-in memory ICs, and to enable the coexistence of various types of built-in memory ICs. SIMM with a high degree of freedom and the ability to use any type for expansion
It is effective in bringing about
第1図は本発明の一実施例を示す構成図、第2
図は従来のSIMMの一例を示す構造外観図であ
る。
1……DIP型IC、2……サブプリント板、3…
…端子。
FIG. 1 is a configuration diagram showing one embodiment of the present invention, and FIG.
The figure is a structural external view showing an example of a conventional SIMM. 1...DIP type IC, 2...Sub printed board, 3...
...Terminal.
Claims (1)
ICモジユールに於いて、その端子のいくつかを
当該モジユール識別用に割り当て、夫々の端子を
モジユール内部で接地するか又は高電位を印加す
るように接続し、当該端子を介してその電位状態
の組み合わせを検出することによつて該ICモジ
ユールのメモリ容量或はメモリの種別または物理
的配置を電気的に識別し得るようにしたことを特
徴とするメモリICモジユール。 2 所要数の同一容量メモリを内蔵したメモリ
ICモジユールに於いて、その端子のいくつかを
当該モジユール識別用に割り当て、夫々の端子を
モジユール内部で互いに接続し、当該端子を介し
てその相互接続状態の組み合わせを検出すること
によつて該ICモジユールのメモリ容量或はメモ
リの種別または物理的配置を電気的に識別し得る
ようにしたことを特徴とするメモリICモジユー
ル。[Claims] 1. Memory with a required number of memories of the same capacity built-in
In an IC module, some of its terminals are assigned to identify the module, each terminal is grounded inside the module or connected to apply a high potential, and the combination of the potential states is transmitted through the terminal. 1. A memory IC module characterized in that the memory capacity, memory type, or physical arrangement of the IC module can be electrically identified by detecting the memory capacity, memory type, or physical arrangement of the IC module. 2 Memory with the required number of memories of the same capacity built-in
In an IC module, some of its terminals are assigned for identification of the module, the respective terminals are connected to each other inside the module, and the combination of the interconnection states is detected through the terminals to identify the IC. 1. A memory IC module characterized in that the module's memory capacity, memory type, or physical arrangement can be electrically identified.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12013785A JPS61278151A (en) | 1985-06-03 | 1985-06-03 | Memory ic module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12013785A JPS61278151A (en) | 1985-06-03 | 1985-06-03 | Memory ic module |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61278151A JPS61278151A (en) | 1986-12-09 |
JPH0440860B2 true JPH0440860B2 (en) | 1992-07-06 |
Family
ID=14778879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12013785A Granted JPS61278151A (en) | 1985-06-03 | 1985-06-03 | Memory ic module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61278151A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5634344B2 (en) * | 1971-08-31 | 1981-08-10 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5634344U (en) * | 1979-08-24 | 1981-04-03 |
-
1985
- 1985-06-03 JP JP12013785A patent/JPS61278151A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5634344B2 (en) * | 1971-08-31 | 1981-08-10 |
Also Published As
Publication number | Publication date |
---|---|
JPS61278151A (en) | 1986-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
US6233650B1 (en) | Using FET switches for large memory arrays | |
EP0398188A2 (en) | Modular computer memory circuit board | |
KR860002148A (en) | Semiconductor integrated circuit device | |
US6526464B1 (en) | Mechanism to expand address space of a serial bus | |
KR970062925A (en) | Low power data processing system and method for interfacing with external device | |
JPH0440860B2 (en) | ||
CN1331064C (en) | Bus control system | |
KR960012497A (en) | Semiconductor integrated circuit | |
EP0628916A1 (en) | Microprocessor with multiplexed and non-multiplexed address/data busses | |
JPS59148963A (en) | Storage device control method | |
JPH02245840A (en) | Storage device | |
JP2536652B2 (en) | Printed circuit board for SRAM | |
JPS62128551A (en) | Pin arrangement structure of electronic part | |
JPH0135360Y2 (en) | ||
JP3437322B2 (en) | Semiconductor integrated device | |
KR0150140B1 (en) | Pin connector | |
KR20000004731A (en) | Printed circuit board of memory module | |
JPH05233519A (en) | Memory extending method | |
JPH0895851A (en) | Electronic equipment with expansible memory | |
KR20000001271U (en) | Printed Circuit Board of the Memory Module | |
JPS61145786A (en) | Address allocating circuit | |
WO1993004430A1 (en) | Self-configuration of memory addresses for computer memory having multiple memory module types | |
KR900010560A (en) | Constant velocity call memory in computer systems | |
JPH0562455A (en) | Ic memory card |