JPH04373212A - パルス幅変調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパルス変調回路、より具
体的にはパルス幅変調回路に関する。

【０００２】

【従来の技術】ＰＷＭ変調回路の従来技術として、たと
えば清水和男著，総合電子出版社発行，「高速スイッチ
ングレギュレータ」，第７２頁〜第７９頁、または日本
電気株式会社発行，「産業用リニアＩＣ　１９９０」，
第１００８頁〜第１０３３頁に記載されているものがあ
る。

【０００３】図３は入力信号Ａ（図４参照）に対応する
ＰＷＭ出力信号Ｃと、それと逆ロジックでかつ、立ち上
がり、立ち下がり部分の信号を必要時間除去した信号（
以後、反転ＰＷＭ信号Ｊと称す）を得るための従来技術
におけるパルス整形回路が示されている。従来のパルス
整形回路は、コンパレータ２１，２７，２９、インバー
タ２３、オペアンプ２６、ＡＮＤ回路３１により構成さ
れている。コンパレータ２１は三角波発生器２２および
入力信号端子と接続され、コンパレータ２７，２９は基
準電源２８，３０と接続されている。また、図４にはこ
の従来技術の信号波形が対応する符号Ａ〜Ｆにより示さ
れている。図４の波形Ｃおよび波形Ｊに示すように、一
定の休止期間をおいて交互に出力されるパルス整形回路
の２つの出力信号（ＰＷＭ信号、反転ＰＷＭ信号）は、
それぞれこの出力信号を駆動信号とするスイッチ回路（
図示せず）を交互に機能させ、コントロールすべき出力
を目標値に対して制御する場合などに用いられる。 この場合、２つの信号相互間の休止期間は、スイッチ動
作時間の遅れなどを考慮し、たとえば両スイッチが同時
に導通状態にならないように設定される。

【０００４】この従来技術における動作を説明すると、
コンパレータ２１の正の入力端子にはＰＷＭ変調の対象
となる入力信号が、負の入力端子には三角波信号がそれ
ぞれ加えられているので、出力には波形Ｃで示されるよ
うなＰＷＭ出力信号Ｃが得られる。オペアンプ２６は、
このＰＷＭ出力信号Ｃを積分し、波形Ｅで示される三角
波を生成する。この三角波Ｅと基準電源２８、３０の電
圧が２つのコンパレータ２７、２９で比較され、これに
より得られた出力Ｇ，Ｉがインバータ２３の出力Ｄとと
もに３入力端子のＡＮＤ回路３１に入力される。これに
よって、波形Ｊに示す反転ＰＷＭ信号Ｊを得ることがで
きる。図４に示すように、波形ＣとＪは相互に逆ロジッ
クでかつ所定の休止期間を有する信号となっている。

【０００５】

【発明が解決しようとする課題】しかしながらこのよう
な従来技術におけるパルス整形回路では、変調周波数を
たとえば１ＭＨｚ程度にした場合、その動作周期が１０
００ｎｓｅｃになる。このため、コンパレータ２７およ
び２９は、少なくとも応答時間の遅れが５０ｎｓｅｃ程
度の高速コンパレータを使用しなければ、図４で示した
波形Ｅに対して波形Ｇ、Ｉの遅れが大きくなる。また、
同様の理由により、積分回路として使用されるオペアン
プ２６も高スルーレート、高帯域品が必要となる。した
がって、従来のパルス整形回路では、高速なコンパレー
タを使用し、高スルーレートでかつ高帯域のオペアンプ
を用いることにより、反転ＰＷＭ出力が得られなくなっ
たり、或いは極めてデューティーの小さな出力しか得ら
れないという問題を回避していた。しかしながら、これ
ら高速コンパレータおよび高スルーレート，高帯域オペ
アンプはいずれも消費電流が大きいため、回路全体の電
力損失が増大するとともに、小型高効率化が困難で、か
つ高コストになるという欠点があった。

【０００６】本発明はこのような従来技術の欠点を解消
し、変調周波数を高くした場合でも、高速コンパレータ
や高スルーレート，高帯域のオペアンプを必要とせず反
転ＰＷＭ信号を得ることができるようにすることで、回
路を簡略化して素子数を減らし、小型・高効率でかつ低
コストなパルス幅変調回路を提供することを目的とする
。

【０００７】

【課題を解決するための手段】本発明は上述の課題を解
決するために、正の入力端子に入力信号を負の入力端子
に三角波をそれぞれ入力し、これら信号を比較すること
によりＰＷＭ信号を出力する比較手段を有し、ＰＷＭ信
号およびＰＷＭ信号を反転した反転ＰＷＭ信号を出力す
るパルス幅変調回路は、ＰＷＭ信号を入力し、ＰＷＭ信
号の立ち上がりを所定の時間遅延する第１の遅延手段と
、ＰＷＭ信号を入力し、ＰＷＭ信号を反転して反転ＰＷ
Ｍ信号を出力するインバータと、インバータより反転Ｐ
ＷＭ信号を入力し、反転ＰＷＭ信号の立ち上がりを所定
の時間遅延する第２の遅延手段とを有し、第１の遅延手
段より遅延されたＰＷＭ信号を、遅延されたＰＷＭ信号
と逆ロジックで相互に休止期間を有する反転ＰＷＭ信号
を第２の遅延手段より出力する。

【０００８】

【作用】本発明によれば、比較手段より出力されたＰＷ
Ｍ信号は、第１の遅延手段に入力されるとともに、イン
バータによりそのロジックが反転されて第２の遅延手段
に入力される。第１の遅延手段および第２の遅延手段は
それぞれ、入力した信号の立ち上がりを所定の時間遅延
して出力する。このため、比較手段より出力されたＰＷ
Ｍ信号より所定の時間その立ち上がりが遅れたＰＷＭ信
号が第１の遅延手段より、比較手段より出力されたＰＷ
Ｍ信号の立ち下がりより所定の時間遅れた立ち上がりの
反転ＰＷＭ信号が第２の遅延手段より出力される。

【０００９】

【実施例】次に添付図面を参照して本発明によるパルス
幅変調回路の実施例を詳細に説明する。

【００１０】図１を参照すると、本発明によるパルス幅
変調回路の実施例を示す回路図が示されている。本実施
例におけるパルス幅変調回路は、コンパレータ１、イン
バータ７、第１の遅延回路および第２の遅延回路を有す
る。コンパレータ１の正の入力端子には信号電圧が入力
され、負の入力端子には三角波発生器２が接続されてい
る。コンパレータ１は、正の入力端子に図２で示す波形
Ａの信号を、負の入力端子に波形Ｂで示す三角波をそれ
ぞれ入力し、波形Ｃで示すＰＷＭ信号を出力する比較器
である。コンパレータ１の出力端子はインバータ７の入
力端子および第１の遅延回路の入力側に接続される。

【００１１】第１の遅延回路は、入力したＰＷＭ信号の
立ち上がりを所定の時間遅延する回路であり、オープン
コレクタ型式のバッファ３Ａ、通常のバッファ６Ａ、抵
抗４およびコンデンサ５により構成されている。オープ
ンコレクタ型式のバッファ３Ａの入力端子はコンパレー
タ１の出力端子に接続され、この出力端子はバッファ６
Ａの入力端子に接続されている。また、バッファ３Ａの
出力端子とバッファ６Ａの入力端子間は、抵抗４を介し
て電源Ｖｃｃに、コンデンサ５を介してグランドに接地
されている。第１の遅延回路は立ち上がり遅延を行なっ
たＰＷＭ信号をバッファ６Ａより出力する。

【００１２】インバータ７は、入力したＰＷＭ信号の論
理を逆にして反転ＰＷＭ信号を出力する否定回路であり
、その出力端子が第２の遅延回路に接続されている。 第２の遅延回路は、反転ＰＷＭ信号を所定の時間遅延す
る回路であり、オープンコレクタ型式のバッファ３Ｂ、
通常のバッファ６Ｂ、抵抗９およびコンデンサ１０によ
り構成されている。すなわち第２の遅延回路は、第１の
遅延回路と同じ回路構成であるが、第１の遅延回路とは
異なる遅延時間が得られるように抵抗とコンデンサの値
が決められている。第２の遅延回路は遅延した反転ＰＷ
Ｍ信号をバッファ６Ｂより出力する。

【００１３】次に、図１および図２を用いて本実施例に
おける動作を説明する。なお、図２に示した波形Ａ〜Ｈ
にはそれぞれ、図１の各部Ａ〜Ｈに現われる波形が示さ
れている。

【００１４】図１の回路において、先ず電源が投入され
ると、コンパレータ１の出力は、信号電圧Ａが三角波電
圧Ｂを上回っている期間ＨｉｇｈとなるＰＷＭ信号が得
られる。ＰＷＭ信号ＣがＨｉｇｈの期間ではコンデンサ
５は抵抗４を通して電源Ｖｃｃにより充電されるため端
子電圧が徐々に上昇する。また、ＰＷＭ出力ＣがＬｏｗ
になると、コンデンサ５はショートされた状態になるの
でその端子電圧がほぼ零になる。コンデンサ５の端子電
圧が波形Ｄに示すようにバッファ６Ａの入力スレッショ
ルド電圧を上回ると、バッファ６Ａの出力、すなわち第
１の遅延回路の出力ＥとしてＰＷＭ信号Ｃより図２に示
すようにＴ１時間遅れて立ち上がる。波形Ｅの立ち下が
りは入力信号と同じものが得られる。同様に、第２の遅
延回路の出力Ｈは、抵抗９とコンデンサ１０で定まる時
定数によって、その入力信号Ｆに対し図２に示すように
波形ＧがＴ２時間遅れて立ち上がる。

【００１５】ここで、コンパレータ１の出力であるＰＷ
Ｍ信号Ｃの立ち上がりが第２の遅延回路２の出力Ｈの立
ち下がりと、ＰＷＭ信号Ｃの立ち下がりが第１の遅延回
路の出力Ｈの立ち下がりと同じになる。このように、こ
れら遅延回路から得られる信号は、相互にＴ１、Ｔ２の
休止期間を持つ逆ロジックの信号となる。第１の遅延回
路から得られる信号Ｅは、コンパレータ１の出力である
正規のＰＷＭ信号ＣよりＴ１だけデューティが短いが、
Ｔ１を周期Ｔの１０％以下に選択すれば、実用上問題は
無い。したがって、第１の遅延回路より得られる出力を
ＰＷＭ出力Ｅとすれば、第２の遅延回路より相互に休止
期間を持つ反転ＰＷＭ信号Ｈが得られることになる。

【００１６】本実施例において、図１で使用するバッフ
ァおよびインバータに要求されるスピードは、バイポー
ラロジックＩＣ、たとえば７４ＬＳシリーズまたはハイ
スピードＣＭＯＳロジックＩＣであるＨＣシリーズで充
分実用に耐える。このため、従来の高速コンパレータや
高スルレート、高帯域オペアンプを用いるパルス幅変調
回路の従来技術と比較して、本実施例では１／５〜１／
１０以下の消費電流となる。また、バッファ３Ａ，３Ｂ
，６Ａ，６Ｂをすべてオープンコレクタ型式にすること
も可能であり、本実施例はこれらバッファを４回路入り
のＩＣ１個で構成することもできる。

【００１７】

【発明の効果】このように本発明のパルス幅変調回路に
よれば、変調周波数が高く、動作周期が高速になる場合
でも、高速コンパレータと、高スルーレート，高帯域オ
ペアンプをそれぞれ必要とせずに、所定の休止期間をお
いて交互に現われるＰＷＭ信号と反転ＰＷＭ信号を得る
ことが可能となる。このため、電力損失が少なく、小型
・高効率・低コストなパルス幅変調回路を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明によるパルス幅変調回路の実施例を示す
回路図、

【図２】本実施例におけるパルス幅変調回路の動作を説
明するための動作波形図、

【図３】従来技術におけるパルス幅変調回路、

【図４】
従来技術におけるパルス幅変調回路の動作波形図である
。

【符号の説明】

１　　　　　　　　　　　　　　　　　　　　　　コン
パレータ３Ａ，３Ｂ，６Ａ，６Ｂ　　バッファ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　正の入力端子に入力信号を負の入力端
   子に三角波をそれぞれ入力し、これら信号を比較するこ
   とによりＰＷＭ信号を出力する比較手段を有し、該ＰＷ
   Ｍ信号および該ＰＷＭ信号を反転した反転ＰＷＭ信号を
   出力するパルス幅変調回路において、該回路は、前記Ｐ
   ＷＭ信号を入力し、該ＰＷＭ信号の立ち上がりを所定の
   時間遅延する第１の遅延手段と、前記ＰＷＭ信号を入力
   し、該ＰＷＭ信号を反転して反転ＰＷＭ信号を出力する
   インバータと、該インバータより反転ＰＷＭ信号を入力
   し、該反転ＰＷＭ信号の立ち上がりを所定の時間遅延す
   る第２の遅延手段とを有し、第１の遅延手段より遅延さ
   れたＰＷＭ信号を、該遅延されたＰＷＭ信号と逆ロジッ
   クで相互に休止期間を有する反転ＰＷＭ信号を第２の遅
   延手段より出力することを特徴とするパルス幅変調回路
   。
2. 【請求項２】　　請求項１に記載のパルス幅変調回路に
   おいて、第１の遅延手段および第２の遅延手段は、信号
   を入力する第１のバッファ、第２のバッファ、抵抗およ
   びコンデンサを有し、該抵抗は電源とこれらバッファ間
   に、該コンデンサはグランドとこれらバッファ間に接続
   され、スレッショルドより高い電圧を第２のバッファが
   入力したときに、Ｈｉｇｈレベルの信号を出力すること
   により入力信号をの立ち上がり遅延を行なうことを特徴
   とするパルス幅変調回路。