[go: up one dir, main page]

JPH043619A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH043619A
JPH043619A JP2104579A JP10457990A JPH043619A JP H043619 A JPH043619 A JP H043619A JP 2104579 A JP2104579 A JP 2104579A JP 10457990 A JP10457990 A JP 10457990A JP H043619 A JPH043619 A JP H043619A
Authority
JP
Japan
Prior art keywords
transistor
semiconductor integrated
integrated circuit
back gate
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2104579A
Other languages
English (en)
Inventor
Hiroyuki Hara
浩幸 原
Yasuhiro Sugimoto
泰博 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2104579A priority Critical patent/JPH043619A/ja
Priority to EP91106210A priority patent/EP0452919B1/en
Priority to DE69123167T priority patent/DE69123167T2/de
Priority to US07/689,707 priority patent/US5126595A/en
Priority to KR1019910006352A priority patent/KR940007299B1/ko
Publication of JPH043619A publication Critical patent/JPH043619A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、バイポーラトランジスタ回路とＣＭＯＳ　（
相補型ＭＯ５）ゲート回路を有したＢ１ＣＭＯＳ型の半
導体集積回路に関する。
（従来の技術） 従来のＢ１ＣＭＯＳゲート回路の一例を第３図に示す。
図中１はＰ型ＭＯＳトランジスタ１１、Ｎ型ＭＯＳトラ
ンジスタ１２を有したインバータ、２はインバータ１の
電流駆動能力を上げるバイポーラトランジスタ１３．１
４を有したバイポーラ回路、１５．１６は抵抗、１７は
入力端子、１８は出力端子、１９は電源である。
ここで下側のバイポーラトランジスタ１４を、そのベー
ス側からドライブするＮ型ＭＯＳトランジスタ１２のバ
ックゲートは接地に接続されている。これは通常、Ｎ型
トランジスタ１２はＰ型基板に設けられ、この基板は接
地されるためである。
（発明が解決しようとする課題） 上記のように従来のＢ１ＣＭＯＳゲートでは、Ｎ型トラ
ンジスタ１２のバックゲートが接地に接続されているた
め、トランジスタ１２はバックゲート効果の影響を受け
る。特に遷移時には、トランジスタ１４のベースに流れ
込むベース電流とベース抵抗１６により、トランジスタ
１４のベース・エミッタ間電圧ＶｓＥ（：０．７Ｖ）と
合わせて、トランジスタ１２のソース電位は２Ｖ程度ま
で上昇する。このバックゲート効果により、トランジス
タ１２のｇｍ（−相互コンダクタンス）は半分程度にま
で減少する。その結果、バイポーラトランジスタ１４へ
のベース電流が減少し、出力１８の立下り時のスピード
悪化をまねいていた。
本発明の目的は、上記前段ＭＯＳトランジスタのバック
ゲート効果を軽減し、ＢｉＣＭＯ８型半導体集積回路の
高速化を図ることにある。
［発明の構成コ （課題を解決するための手段と作用） 本発明は、 （１）　　前段ＣＭＯＳゲート回路と、該ゲート回路の
電流駆動能力を上げる後段バイポーラトランジスタ回路
を有した半導体集積回路において、前記バイポーラトラ
ンジスタのベースに電流を供給するＮ型ＭＯＳトランジ
スタのバックゲートが、自らのソースに接続されること
を特徴とする半導体集積回路である。また本発明は、 （２）前記Ｎ型ＭＯＳトランジスタは、直列接続された
複数のＮ型ＭＯＳトランジスタからなり、これらトラン
ジスタのバックゲートがまとめて、前記ベース電流が供
給されるバイポーラトランジスタのベースに接続されて
いることを特徴とする前記（１）に記載の半導体集積回
路である。
即ち本発明は、バイポーラトランジスタをドライブする
前段ＭＯＳトランジスタのソースとバックゲートを同電
位化し、バックゲート効果の生じ難いＢｉＣＭＯ３構成
としたものである。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の回路図であるが、これは第３図のものと
対応させた場合の例であるから、対応個所には同一符号
を付して説明を省略し、特徴とする点の説明を行なう。
本実施例の特徴は、下側のＮＰＮバイポーラトランジス
タ１４のベースをドライブするＮ型ＭＯＳトランジスタ
１２のバックゲートを、自らのソースに接続したことで
ある。トランジスタ１１．１３は共に立上り電流供給用
であるが、トランジスタ１３はトランジス１１の電流駆
動能力を上げる。またトランジスタ１２．１４は共に立
下り電流供給用（１８から引き込む）であるが、トラン
ジスタ１４はトランジスタ１２の電流駆動能力を上げる
。
第１図のようにすれば、トランジスタ１２のソースとバ
ックゲートが同電位化され、トランジスタ１２のバック
ゲート効果をなくすことができる。
第２図は本発明の他の実施例で、ＢｉＣＭＯ３型２人力
ＮＡＮＤゲートの場合である。下側ＮＰＮバイポーラト
ランジスタ１４をドライブするＮ型ＭＯＳトランジスタ
１２□、１２□は、トランジス１４のベース、出力端１
８間に直列接続され、トランジスタ１２□、１２□のバ
ックゲートは、共にトランジスタ１４のベースに接続さ
れる。トランジスタ１２＋のバックゲートは自らのソー
スにつないでもよいが、この場合トランジスタ１２１，
１２２を互いに分離する等の面倒があるので、トランジ
スタ１２１，１２２をまとめて形成している。トランジ
スタ１１２．１２１のゲートはまとめて入力端１７．に
接続され、トランジスタ１１．．１２２のゲートはまと
めて入力端］７２に接続されている。
第２図の場合も、トランジスタ１２１，１２２のバック
ゲート効果が極少化されるため、バイポーラトランジス
タ１４のベース電流減少を防止できる。
［発明の効果］ 以上説明した如く本発明によれば、Ｎ型ＭＯＳトランジ
スタのバックゲート効果をおさえ、出力立下り時のスピ
ードの悪化をおさえたＢ　ｉ　ＣＭＯ８型の半導体集積
回路を提供できる。
【図面の簡単な説明】
第１図、第２図は本発明の各実施例の回路図、第３図は
従来のＢ１ＣＭＯＳゲート回路図である。 １・・・ＭＯＳインバータ、２・・・後段バイポーラ回
路、１１．．１１□、１１２・・・Ｐ型ＭＯ８Ｉ−ラン
ジスタ、１２，１２．．１２２・・Ｎ型ＭＯＳトランジ
スタ、１３．１４・・・ＮＰＮバイポーラトランジスタ
、１５．１６・・・抵抗、１７，１７．．１７２・・・
入力端、１８・・・出力端、１９・・・電源、２１・・
・２人力ＮＡＮＤ回路。 出願人代理人　弁理士　鈴江武彦 第１ 第２図 第３図

Claims (2)

    【特許請求の範囲】
  1. （１）前段ＣＭＯＳゲート回路と、該ゲート回路の電流
    駆動能力を上げる後段バイポーラトランジスタ回路を有
    した半導体集積回路において、前記バイポーラトランジ
    スタのベースに電流を供給するＮ型ＭＯＳトランジスタ
    のバックゲートが、自らのソースに接続されることを特
    徴とする半導体集積回路。
  2. （２）前記Ｎ型ＭＯＳトランジスタは、直列接続された
    複数のＮ型ＭＯＳトランジスタからなり、これらトラン
    ジスタのバックゲートがまとめて、前記ベース電流が供
    給されるバイポーラトランジスタのベースに接続されて
    いることを特徴とする請求項１に記載の半導体集積回路
    。
JP2104579A 1990-04-20 1990-04-20 半導体集積回路 Pending JPH043619A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2104579A JPH043619A (ja) 1990-04-20 1990-04-20 半導体集積回路
EP91106210A EP0452919B1 (en) 1990-04-20 1991-04-18 Bi-MOS semiconductor integrated circuit
DE69123167T DE69123167T2 (de) 1990-04-20 1991-04-18 Bi-MOS-integrierte logische Schaltung
US07/689,707 US5126595A (en) 1990-04-20 1991-04-19 Bi-mos semiconductor integrated circuit
KR1019910006352A KR940007299B1 (ko) 1990-04-20 1991-04-20 반도체 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2104579A JPH043619A (ja) 1990-04-20 1990-04-20 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH043619A true JPH043619A (ja) 1992-01-08

Family

ID=14384348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2104579A Pending JPH043619A (ja) 1990-04-20 1990-04-20 半導体集積回路

Country Status (5)

Country Link
US (1) US5126595A (ja)
EP (1) EP0452919B1 (ja)
JP (1) JPH043619A (ja)
KR (1) KR940007299B1 (ja)
DE (1) DE69123167T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5865194A (en) * 1996-02-14 1999-02-02 L'oreal Case for a cosmetic care product with a flexible bottom
US6025676A (en) * 1996-03-06 2000-02-15 Kabushiki Kaisha Toshiba Cathode ray tube having improved curvature characteristics and method of fabrication thereof
USRE38398E1 (en) 1996-02-14 2004-01-27 L'oreal S.A. Case for a cosmetic care product with a flexible bottom
JP2006061189A (ja) * 2004-08-24 2006-03-09 Key Tranding Co Ltd 化粧料容器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430408A (en) * 1993-03-08 1995-07-04 Texas Instruments Incorporated Transmission gate circuit
JP3485092B2 (ja) * 2001-01-19 2004-01-13 セイコーエプソン株式会社 半導体装置およびその製造方法
CN103490766A (zh) * 2013-08-29 2014-01-01 苏州苏尔达信息科技有限公司 一种高速高精度源极跟随电路
KR101805162B1 (ko) * 2017-04-17 2017-12-05 충남대학교산학협력단 수분 저항성 및 내구성이 우수한 유기성 고밀도 제재 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136365A (ja) * 1989-10-23 1991-06-11 Oki Electric Ind Co Ltd バイポーラｍｉｓ複合半導体装置
JPH03280713A (ja) * 1990-03-29 1991-12-11 Nec Corp ＢｉＣＭＯＳ論理ゲート回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
KR910008521B1 (ko) * 1983-01-31 1991-10-18 가부시기가이샤 히다찌세이사꾸쇼 반도체집적회로
JPS60125015A (ja) * 1983-12-12 1985-07-04 Hitachi Ltd インバ−タ回路
JPH07107973B2 (ja) * 1984-03-26 1995-11-15 株式会社日立製作所 スイツチング回路
US4703203A (en) * 1986-10-03 1987-10-27 Motorola, Inc. BICMOS logic having three state output
US4912347A (en) * 1987-08-25 1990-03-27 American Telephone And Telegraph Company, At&T Bell Laboratories CMOS to ECL output buffer
JPS6468021A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Logic circuit
JP2693501B2 (ja) * 1988-07-29 1997-12-24 株式会社東芝 差動増幅回路
JP2696991B2 (ja) * 1988-09-26 1998-01-14 日本電気株式会社 ＢｉＣＭＯＳ論理回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136365A (ja) * 1989-10-23 1991-06-11 Oki Electric Ind Co Ltd バイポーラｍｉｓ複合半導体装置
JPH03280713A (ja) * 1990-03-29 1991-12-11 Nec Corp ＢｉＣＭＯＳ論理ゲート回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5865194A (en) * 1996-02-14 1999-02-02 L'oreal Case for a cosmetic care product with a flexible bottom
USRE38398E1 (en) 1996-02-14 2004-01-27 L'oreal S.A. Case for a cosmetic care product with a flexible bottom
US6025676A (en) * 1996-03-06 2000-02-15 Kabushiki Kaisha Toshiba Cathode ray tube having improved curvature characteristics and method of fabrication thereof
JP2006061189A (ja) * 2004-08-24 2006-03-09 Key Tranding Co Ltd 化粧料容器

Also Published As

Publication number Publication date
KR940007299B1 (ko) 1994-08-12
EP0452919B1 (en) 1996-11-20
DE69123167D1 (de) 1997-01-02
US5126595A (en) 1992-06-30
DE69123167T2 (de) 1997-04-10
EP0452919A3 (en) 1991-11-13
KR910019340A (ko) 1991-11-30
EP0452919A2 (en) 1991-10-23

Similar Documents

Publication Publication Date Title
JP2585599B2 (ja) 出力インタ−フエ−ス回路
JP3184298B2 (ja) Ｃｍｏｓ出力回路
JPH043619A (ja) 半導体集積回路
JPH0287819A (ja) ＢｉＣＭＯＳ論理回路
JPH03121618A (ja) 出力回路
JPH0482319A (ja) 論理回路
JP2557996B2 (ja) 相補的エミツタ・フオロワ・ドライバ
JPH03227118A (ja) 半導体論理回路
JPH02280412A (ja) バイ・ｍｏｓ半導体集積回路
JP2865481B2 (ja) ＣＢｉＣＭＯＳゲート回路
JPH02264519A (ja) 半導体装置
EP0678969A3 (en) BiMOS semiconductor integrated circuit having boosted voltage line
JP3193218B2 (ja) 半導体論理回路
JPH01137822A (ja) 半導体集積回路
JP2610689B2 (ja) 半導体集積回路
JPH05152530A (ja) 半導体集積回路
JP2569861B2 (ja) ＢｉＣＭＯＳ集積回路
JP2821294B2 (ja) ラッチアップ防止回路
JPS63305615A (ja) バッファ回路
JPH0290808A (ja) 半導体集積回路装置
JPH0364121A (ja) ＢｉＣＭＯＳ論理装置
JPS62254520A (ja) 相補型ｍｏｓ集積回路
JPH04192920A (ja) Ｃｍｏｓ論理出力回路
JPH04239817A (ja) ＢｉＣＭＯＳ型半導体集積回路
JPS6388918A (ja) 相補型ｍｏｓ集積回路