JPH04359326A - 履歴情報記録方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理装置の動作
状態を履歴として記録しておき、障害発生時等にこれを
解析し、原因を究明するための履歴情報記録方式に関す
る。

【０００２】

【従来の技術】最近、計算機システムが大規模化、複雑
化する一方、システムに対する信頼性の要求は益々増大
する傾向にある。システムに対する信頼性の要求を満た
すために、デバッグを含む予防保守の効率化ならびに障
害発生時の迅速な原因究明が大きな課題となっている。 上記要請に答える手段の一つとして、データ処理装置の
動作状態を履歴として記録し、これをデバッグあるいは
障害の原因究明に役立てる履歴情報記録システムが実用
化されている。図３は、従来の履歴情報記録システムの
構成を示す。図３において、記憶部１は、例えば、１Ｋ
バイトの容量のＲＡＭである。記憶部１は、４バイトの
語長の履歴情報エントリを２５６箇格納するように構成
される。履歴情報としては、プロセッサのプログラム・
カウンタ、データバス上のデータ、プロセッサの内部状
態を表わす幾つかのビット、等である。

【０００３】履歴情報入力は、バス２から入力する。端
子８から供給される記録タイミング信号ＲＴが“１”の
とき、書き込み信号ＷＥは“１”となり、履歴情報入力
は、記憶部１に書き込まれる。カウンタ４は、８ビット
長を有し、０〜２５５を計数する。カウンタ４は、ＯＲ
回路５からのＣＥ信号が“１”のとき動作可能状態とな
り、１づつ増加するカウント値を記憶部１のアドレス（
ＡＤ）として出力する。ＯＲ回路５は、入力端子８およ
び９から、それぞれ、記録タイミング信号ＲＴおよび読
み出し信号ＲＥＡＤを入力し、それ等の入力信号の論理
和をとり、ＣＥ信号を発生する。すなわち、ＯＲ回路５
は、読み出し信号あるいは書き込み信号が“１”のとき
に、カウンタ４を動作させる。

【０００４】履歴情報の記録を行う場合には、履歴情報
をバス２を通じて、記憶部１へ供給すると同時に、ＲＴ
信号を“１”にする。ＲＴ信号は、ＲＡＭの書き込み信
号ＷＥになると同時に、カウンタ４を動作させるＣＥ信
号となる。１回の記録で、履歴情報は０〜２５５エント
リ分格納される。毎回の記録が終ると、カウンタ４の内
容は、オール“１”の状態、すなわち２５５から、イン
クリメントによってオール“０”の状態、すなわち０に
変る。従って、新たな履歴情報は、２５６エントリ前の
履歴情報と同じアドレスに上書きされる。このようにし
て、記憶部１には常に最新の２５６エントリ分の履歴情
報が残されることになる。障害が検出された場合には、
入力端子８からのＲＴ信号入力を抑止し、これにより、
それ以降の履歴情報の更新が行われないようにする。図
４は、記憶部１の履歴情報の格納状況を示す。図示のよ
うに、履歴情報は古いものから昇順に番号付けしてある
。履歴情報を読み出す場合には、ＲＥＡＤ信号を２５６
サイクルの間“１”とする。これによって、履歴情報は
古いものから順に読み出される。

【０００５】

【発明が解決しようとする課題】上述のように、履歴情
報は、記憶部１を構成するＲＡＭに格納されるが、ＲＡ
Ｍの容量は限られており、従って、保存可能な履歴情報
の総量も有限である。記録可能な履歴情報の容量は語長
×エントリ数である。従って、記録される履歴情報の語
長とエントリ数はトレードオフの関係にあり、これらは
慎重に決定されなければならない。履歴情報を障害原因
の究明の観点から見ると、障害の原因が障害の検出の直
前にある場合と、それが比較的遠い過去にある場合等様
々である。

【０００６】前者の場合は、エントリ数が小さくとも、
１エントリの情報量が大きい方がよく、後者の場合は、
エントリ数が大きくないと障害の原因の究明はできない
。従来、上記両方の場合に適用可能とするために、履歴
情報の語長とエントリ数を可変とし、これを切り替える
方法が考えられている。例えば、１ＫバイトのＲＡＭを
４バイト×２５６エントリと、１バイト×１Ｋエントリ
とに切替えて使用する等である。しかし、上記のように
設定を切替える方法では、あらかじめ出現する故障を予
測して設定を行う必要があるという問題がある。また、
エントリ数を大きくした設定では、障害直前の状態に関
しても最小限の情報しか得られず、障害解析を困難にす
るという問題があった。

【０００７】本発明は、上記従来技術における問題点に
鑑みなされたもので、最小限の記憶容量のＲＡＭを使用
して、短時間内の詳細な履歴情報と、長時間にわたる最
小限の情報の両方の保存を両立させることのできる履歴
情報記録方式を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明による履歴情報記
録方式は、データ処理装置の動作履歴情報を記録する記
憶部と、記憶部の、次の履歴情報を格納する場所を指定
する手段と、毎回、前記記憶部に空領域が無くなるまで
、最も古い履歴情報が記録されていた領域に新しい履歴
情報を記録するように制御する手段とを有するデータ処
理装置において、記憶部は、記録すべき履歴情報より大
きな語長を有し、毎回、記録すべき履歴情報を記憶部に
書き込む前に、過去の履歴情報が格納されているビット
位置と、新しい履歴情報を書き込むビット位置とが異な
るように、並び替える手段を備えるように構成される。

【０００９】

【作用】上記構成により、入力した履歴情報の一語を構
成するＮビットの各々は、記憶部の一語をなすＭビット
（Ｍ＞Ｎ）のエントリのＭ個のビット位置と対応付けら
れ、対応するビット位置に格納される。Ｎビットの入力
履歴情報と、記憶部のエントリのＭ個のビット位置との
対応付けは、並び替え手段によって、前回記録された履
歴情報のうち、重要な部分は、今回の記録によって消さ
れないで、保存されるように制御される。上記のように
して、重要な項目については、古い履歴情報を最小限保
存すると同時に、新しい情報も残らず記録することがで
きる。

【００１０】

【実施例】以下、本発明の実施例について詳細に説明す
る。図１は、本発明による履歴情報記録方式の構成を示
す。図１において、記憶部１は１Ｋバイトの容量を持つ
ＲＡＭであって、４バイト×２５６エントリとして構成
される。記憶部１を１バイト×２５６エントリのブロッ
ク４つに分けたときに、このブロックをバンクと呼び、
４つのバンクは、０，１，２および３バンクと名付けら
れる。記憶部１の入力は、４バイトのバス２と接続され
る。バス２の各バイトは記憶部１の各バンクに接続され
る。記憶部１には、カウンタ１２からアドレス信号ＡＤ
が、書き込み制御回路１３から書き込み信号ＷＥが、そ
れぞれ供給される。

【００１１】並び替え回路１０は、バス１１から入力す
る３バイトの記録すべき履歴情報を、後述するように、
４バイトに並び替えてバス２へ送出する。並び替え回路
１０の動作は、カウンタ１２から送出されるＡＧＮ信号
によって制御される。カウンタ１２は、１０ビットの語
長を持ち、下位の８ビットは記憶部１のアドレス信号Ａ
Ｄとなり、上位２ビットは、並び替え回路１０の制御信
号ＡＧＮとなると共に、書き込み制御回路１３へ出力さ
れる。書き込み制御回路１３は、記録タイミング信号Ｒ
Ｔが“１”で、かつ、カウンタ１２からのＡＧＮ信号が
所定の条件を満足するとき、書き込み信号ＷＥを“１”
とし、記憶部１に書き込み動作を行わせる。

【００１２】以下、図１の回路の動作について説明する
。バス１１に入力する履歴情報は３バイトで構成され、
バイト０には重要度の高い情報、ここではプロセッサの
プログラム・カウンタの値を持ち、バイト１，２には比
較的重要度の低い情報、ここではデータバス上の値を持
つ。

【表１】 表１は、並び替え回路１０および書き込み制御回路１３
の動作を支配する規則を示す。３バイトの履歴情報入力
（バイト０，１，２）は、カウンタ１２の上位２ビット
（ＡＧＮ信号）の内容によって、書き込まれるバンクの
組合わせが異なる。例えば、履歴情報入力のバイト０，
１，２は、ＡＧＮ信号が“００”のときは、バンク０，
１，２にそれぞれ格納され、ＡＧＮ信号が“０１”のと
きは、バンク１，２，３にそれぞれ格納される。

【００１３】書き込み制御回路１３は、ＡＧＮ信号によ
って、バンク毎の書き込みを制御し、履歴情報の何れの
バイトにも対応しないバンク（表１において−の部分）
については、記録タイミング信号ＲＴが“１”であって
も、ＷＥ信号を出さない。すなわち、バイト０が書き込
まれたバンクには、ＡＧＮ信号のつぎの１カウント（２
５６クロック）においては、何も書き込まれないように
制御される。

【００１４】図２は、上記のように制御される記憶部１
のある時点での記録内容の一例を示す。図２においては
、カウンタ１２の上位２ビットの値は“１０”である。 履歴情報のバイト０〜２について２５６エントリ分が保
存されていると同時に、重要度の高いバイト０について
は更に２５６エントリ分が保存されている。バイト０に
はプロセッサのプログラム・カウンタの値が記録されて
いるので、プロセッサでのプログラムの実行については
５１２エントリ分の過去からのトレースが可能となる。 上記のように、記憶部１に記録された履歴情報の読み出
しは、ＲＥＡＤ信号を２５６サイクルの間“１”とする
ことで実現される。このとき、カウンタ１２の上位２ビ
ットも出力され、バイト０〜２までが同時に書き込まれ
たバンクと２５６エントリ分過去のバイト０のみが保存
されているバンクの切り分けに使用される。

【００１５】上記出力情報は、そのまま表示させること
も、ハードウェアまたはソフトウェアによって編集した
後に表示させることも可能である。履歴情報の読み出し
の前後で、記録の連続性を保証するためには、カウンタ
１２の上位２ビットについて、読み出しの前または後に
デクリメントを行うなどの措置が必要であるが、これは
簡単な回路の追加で可能である。上記の実施例では、記
憶部１、並び替え回路１０、カウンタ１２をそれぞれ専
用のハードウェアとして示した。しかし、データ処理装
置内の汎用の回路とソフトウェアによる制御を用いても
、同様の方法が実現可能であることは明らかである。

【００１６】

【発明の効果】以上説明したように、本発明によれば、
履歴情報について、短い時間での幅広い情報と、長い時
間での最小限の情報の保存を両立させることができる。 これによって、履歴情報によってデータ処理装置の障害
発生時の原因究明を行う履歴情報記録システムの能力が
格段に向上する。

【図面の簡単な説明】

【図１】本発明の構成を示す図である。

【図２】図１の回路の動作を説明するためのメモリマッ
プである。

【図３】従来の技術を示す図である。

【図４】図３の回路の動作を説明するためのメモリマッ
プである。

【符号の説明】

１　　　　　　　　　　記憶部 ２，３，１１　　　　バス ４，１２　　　　カウンタ ５　　　　　　　　　　ＯＲ回路 ６　　　　　　　　　　制御線 ７　　　　　　　　　　アドレス線 ８，９　　　　　　入力端子 １０　　　　　　　　並び替え回路 １３　　　　　　　　書き込み制御回路ＡＤ　　　　　
　　　アドレス信号 ＡＧＮ　　　　　　並び替え制御信号 ＣＥ　　　　　　　　カウンタ動作信号ＲＴ　　　　　
　　　記録タイミング信号ＲＥＡＤ　　　　読み出し信
号 ＷＥ　　　　　　　　書き込み信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　データ処理装置の動作履歴情報を記録
   する記憶部と、前記記憶部の、次の履歴情報を格納する
   場所を指定する手段と、毎回、前記記憶部に空領域が無
   くなるまで、最も古い履歴情報が記録されていた領域に
   新しい履歴情報を記録するように制御する手段とを有す
   るデータ処理装置において、前記記憶部は、記録すべき
   履歴情報より大きな語長を有し、毎回、前記記録すべき
   履歴情報を前記記憶部に書き込む前に、過去の履歴情報
   が格納されているビット位置と、新しい履歴情報を書き
   込むビット位置とが異なるように、並び替える手段を備
   えることを特徴とする履歴情報記録方式。