JPH0435374A - ビデオ信号切換回路 - Google Patents
ビデオ信号切換回路Info
- Publication number
- JPH0435374A JPH0435374A JP13807190A JP13807190A JPH0435374A JP H0435374 A JPH0435374 A JP H0435374A JP 13807190 A JP13807190 A JP 13807190A JP 13807190 A JP13807190 A JP 13807190A JP H0435374 A JPH0435374 A JP H0435374A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- transistor
- source
- resistor
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビデオ信号の切換回路に関し、特に、テレビ
ジョンにおけるオンスクリーン回路に関するものである
。
ジョンにおけるオンスクリーン回路に関するものである
。
従来の技術
従来、内部ビデオ信号と外部ビデオ信号とのビデオ信号
切換回路をもったオンスクリーン回路はたとえば第4図
に示すような回路に構成されている。第4図において、
内部ビデオ信号1はトランジスタ2と抵抗3からなるエ
ミッタフォロアに入力され、外部ビデオ信号はコンデン
サ8、クランプ回路7を介して、トランジスタ5と抵抗
6からなるエミッタフォロアに入力され、スイッチ4に
よりトランジスタ2または5のエミッタ出力のいずれか
を選択して出力していた。
切換回路をもったオンスクリーン回路はたとえば第4図
に示すような回路に構成されている。第4図において、
内部ビデオ信号1はトランジスタ2と抵抗3からなるエ
ミッタフォロアに入力され、外部ビデオ信号はコンデン
サ8、クランプ回路7を介して、トランジスタ5と抵抗
6からなるエミッタフォロアに入力され、スイッチ4に
よりトランジスタ2または5のエミッタ出力のいずれか
を選択して出力していた。
発明が解決しようとする課題
しかし、このような回路においては、外部ビデオ回路に
接続されるクランプ回路7と結合コンデンサ8が必要で
あり、またクランプ回路7は内部ビデオ信号1とDCレ
ベルを合わせているため、スイッチ回路4によるスイッ
チング過渡時の信号のみだれが出力され、画像に現われ
てしまうという問題を有していた。
接続されるクランプ回路7と結合コンデンサ8が必要で
あり、またクランプ回路7は内部ビデオ信号1とDCレ
ベルを合わせているため、スイッチ回路4によるスイッ
チング過渡時の信号のみだれが出力され、画像に現われ
てしまうという問題を有していた。
本発明はかかる問題を解決するもので、簡易な回路で外
部ビデオ信号入力が直結できるとともに、外部ビデオ信
号のDCレベルを内部信号のDCレベルより少し下げる
ことにより、スイッチング時の波形みだれが画像に現わ
れないようにしたビデオ信号切換回路を提供することを
目的としている。
部ビデオ信号入力が直結できるとともに、外部ビデオ信
号のDCレベルを内部信号のDCレベルより少し下げる
ことにより、スイッチング時の波形みだれが画像に現わ
れないようにしたビデオ信号切換回路を提供することを
目的としている。
課題を解決するための手段
上記問題を解決するために、本発明のビデオ信号切換回
路は、外部ビデオ信号を電流変換し、直流バイアス電圧
源を用いて電流加算するように構成することにより、外
部ビデオ信号を直結可能な回路にするとともに、直流電
流源を用いて直流電流減算をするように構成するより、
外部ビデオ信号のDCレベルを内部ビデオ信号のDCレ
ベルより低くなるように構成している。
路は、外部ビデオ信号を電流変換し、直流バイアス電圧
源を用いて電流加算するように構成することにより、外
部ビデオ信号を直結可能な回路にするとともに、直流電
流源を用いて直流電流減算をするように構成するより、
外部ビデオ信号のDCレベルを内部ビデオ信号のDCレ
ベルより低くなるように構成している。
作用
本発明は上記した構成により、電流加算により、DCレ
ベルが0ボルトの外部ビデオ信号を直結できるようにな
り、結合コンデンサやクランプ回路が不要となる。また
、外部ビデオ信号のDCレベルを内部ビデオ信号のDC
レベルより低くすることにより、内部ビデオ信号から外
部ビデオ信号への切換時の波形のみだれが黒信号レベル
以下になり、画像上に現われないため、美しいオンスク
リーン表示が可能となる。
ベルが0ボルトの外部ビデオ信号を直結できるようにな
り、結合コンデンサやクランプ回路が不要となる。また
、外部ビデオ信号のDCレベルを内部ビデオ信号のDC
レベルより低くすることにより、内部ビデオ信号から外
部ビデオ信号への切換時の波形のみだれが黒信号レベル
以下になり、画像上に現われないため、美しいオンスク
リーン表示が可能となる。
実施例
以下本発明の一実施例を図面に基づいて説明する。
第1図は本発明のビデオ信号切換回路の一実施例を示す
回路図である。第1図において、11は内部ビデオ信号
源、12は内部ビデオ信号源がベースに接続される第1
のnpn トランジスタ、13はトランジスタ12とエ
ミッタフォロアを構成するエミッタ抵抗であり、これら
で内部信号入力回路を形成している。14は第2のnp
n トランジスタ、15はトランジスタ14とエミッタ
フォロアを構成するエミッタ抵抗、16はトランジスタ
14とコレクタ、ベースを共通バイアスとする第3のn
pn トランジスタ、17はトランジスタ16のエミッ
タにコレクタが接続された第3のnpn トランジスタ
、18はトランジスタ17とエミッタフォロアを構成す
るエミッタ抵抗、19はトランジスタ17のベースにエ
ミッタが接続され、コレクタがアースされた第1のpn
p トランジスタ、20はトランジスタ19のベースに
接続される外部ビデオ信号源、21はトランジスタ19
のエミッタに接続された直流電流源、22はトランジス
タ14.16のベースに共通に接続された第1の直流バ
イアス電圧源であり、これらで外部信号入力回路を形成
している。23.24.25.26はnpnトランジス
タで、トランジスタ23.24のエミッタは共通にトラ
ンジスタ12のコレクタに接続され、トランジスタ25
.26のエミッタは共通にトランジスタ14.16のコ
レクタに接続され、トランジスタ23.25のコレクタ
は電源Vccに、トランジスタ24.26のコレクタは
出力抵抗27を介して電源Vccに接続されて、スイッ
チ回路が構成され、出力抵抗27に出力電圧を得ている
。
回路図である。第1図において、11は内部ビデオ信号
源、12は内部ビデオ信号源がベースに接続される第1
のnpn トランジスタ、13はトランジスタ12とエ
ミッタフォロアを構成するエミッタ抵抗であり、これら
で内部信号入力回路を形成している。14は第2のnp
n トランジスタ、15はトランジスタ14とエミッタ
フォロアを構成するエミッタ抵抗、16はトランジスタ
14とコレクタ、ベースを共通バイアスとする第3のn
pn トランジスタ、17はトランジスタ16のエミッ
タにコレクタが接続された第3のnpn トランジスタ
、18はトランジスタ17とエミッタフォロアを構成す
るエミッタ抵抗、19はトランジスタ17のベースにエ
ミッタが接続され、コレクタがアースされた第1のpn
p トランジスタ、20はトランジスタ19のベースに
接続される外部ビデオ信号源、21はトランジスタ19
のエミッタに接続された直流電流源、22はトランジス
タ14.16のベースに共通に接続された第1の直流バ
イアス電圧源であり、これらで外部信号入力回路を形成
している。23.24.25.26はnpnトランジス
タで、トランジスタ23.24のエミッタは共通にトラ
ンジスタ12のコレクタに接続され、トランジスタ25
.26のエミッタは共通にトランジスタ14.16のコ
レクタに接続され、トランジスタ23.25のコレクタ
は電源Vccに、トランジスタ24.26のコレクタは
出力抵抗27を介して電源Vccに接続されて、スイッ
チ回路が構成され、出力抵抗27に出力電圧を得ている
。
上記構成において、内部ビデオ出力時には、内部ビデオ
信号源11の信号がトランジスタ12と抵抗13により
電流変換され、出力抵抗27に出力される。
信号源11の信号がトランジスタ12と抵抗13により
電流変換され、出力抵抗27に出力される。
また、外部ビデオ信号出力時には、外部ビデオ信号源2
0の信号がトランジスタ19.17を通して抵抗18に
より電流変換され、出力抵抗24に出力される。
0の信号がトランジスタ19.17を通して抵抗18に
より電流変換され、出力抵抗24に出力される。
このとき内部ビデオ信号出力時のDCレベルを合わせる
ため、直流電圧源22、トランジスタ14、抵抗15が
設けられている。このようにDCレベルを決めておくこ
とにより、外部ビデオ信号源20のDCレベルを0ボル
トにして、直接外部ビデオ信号を入力できる。
ため、直流電圧源22、トランジスタ14、抵抗15が
設けられている。このようにDCレベルを決めておくこ
とにより、外部ビデオ信号源20のDCレベルを0ボル
トにして、直接外部ビデオ信号を入力できる。
第2図は本発明のビデオ信号切換回路の他の実施例を示
す回路図であり、第1図の同じ番号のものは同じ部品を
示し、詳細な説明は省略する。
す回路図であり、第1図の同じ番号のものは同じ部品を
示し、詳細な説明は省略する。
第2図において、31は内部信号入力回路内の抵抗13
の接地側に介装された第2のpnpトランジスタで、そ
のエミッタが抵抗13に接続され、コレクタが接地され
ている。そして内部ビデオ信号源11の内部色差信号3
2はトランジスタ12のベースに入力され、内部ビデオ
信号源11の内部輝度信号33はトランジスタ31のベ
ースに入力される。34は外部信号入力回路内の抵抗1
5の接地側に介装された第3のpnp トランジスタで
、そのエミッタが抵抗15に接続され、コレクタが接地
され、ベースに第2の直流バイアス電圧源35が接続さ
れている。
の接地側に介装された第2のpnpトランジスタで、そ
のエミッタが抵抗13に接続され、コレクタが接地され
ている。そして内部ビデオ信号源11の内部色差信号3
2はトランジスタ12のベースに入力され、内部ビデオ
信号源11の内部輝度信号33はトランジスタ31のベ
ースに入力される。34は外部信号入力回路内の抵抗1
5の接地側に介装された第3のpnp トランジスタで
、そのエミッタが抵抗15に接続され、コレクタが接地
され、ベースに第2の直流バイアス電圧源35が接続さ
れている。
36はトランジスタ14.16のコレクタに接続された
直流電流源で、このコレクタに一定電流を流し込むよう
に構成されている。37.38はカレントミラー回路を
構成するnpnトランジスタで、スイッチ回路と電源V
ccとの間に接続されており、トランジスタ37.38
のエミッタは電源Vccに接続されるとともに、トラン
ジスタ37のコレクタはスイッチ回路のトランジスタ2
4.26のコレクタに接続され、かつトランジスタ38
のコレクタは出力抵抗27を介して接地されている。
直流電流源で、このコレクタに一定電流を流し込むよう
に構成されている。37.38はカレントミラー回路を
構成するnpnトランジスタで、スイッチ回路と電源V
ccとの間に接続されており、トランジスタ37.38
のエミッタは電源Vccに接続されるとともに、トラン
ジスタ37のコレクタはスイッチ回路のトランジスタ2
4.26のコレクタに接続され、かつトランジスタ38
のコレクタは出力抵抗27を介して接地されている。
上記構成において、内部ビデオ信号入力回路においては
、内部ビデオ信号として内部色差信号32と内部輝度信
号33をそれぞれトランジスタ12と31に入力すると
ともに、外部ビデオ信号入力回路においては、内部色差
信号32のDCレベルと等しい第1の直流バイアス電圧
源22と、内部輝度信号33のDCレベルと等しい第2
の直流バイアス電圧源35をそれぞれトランジスタ14
. 16とトランジスタ34のベースに加え、内部ビデ
オ信号のDCレベルの温度特性と合わせている。
、内部ビデオ信号として内部色差信号32と内部輝度信
号33をそれぞれトランジスタ12と31に入力すると
ともに、外部ビデオ信号入力回路においては、内部色差
信号32のDCレベルと等しい第1の直流バイアス電圧
源22と、内部輝度信号33のDCレベルと等しい第2
の直流バイアス電圧源35をそれぞれトランジスタ14
. 16とトランジスタ34のベースに加え、内部ビデ
オ信号のDCレベルの温度特性と合わせている。
また、出力としては、トランジスタ37.38よりなる
カレントミラー回路を通して出力抵抗27に出力してお
り、これにより、出力信号レベルを大きくとることがで
きる。
カレントミラー回路を通して出力抵抗27に出力してお
り、これにより、出力信号レベルを大きくとることがで
きる。
さらに、直流電流源36はトランジスタ14.16のコ
レクタに一定電流を流し込むことにより、トランジスタ
23〜26からなるスイッチ回路で内部ビデオ信号から
外部ビデオ信号の切換を行ったときのスイッチングひげ
が画像に現われないようにしている。すなわち直流電流
源36を設けて一定電流を流し込み、外部DCレベルを
内部DCレベルより下げるように構成することにより、
内部ビデオ信号から外部ビデオ信号に切換を行ったとき
のスイッチングのひげを第3図のAに示すように低くし
て、画像に現われないようにしている。
レクタに一定電流を流し込むことにより、トランジスタ
23〜26からなるスイッチ回路で内部ビデオ信号から
外部ビデオ信号の切換を行ったときのスイッチングひげ
が画像に現われないようにしている。すなわち直流電流
源36を設けて一定電流を流し込み、外部DCレベルを
内部DCレベルより下げるように構成することにより、
内部ビデオ信号から外部ビデオ信号に切換を行ったとき
のスイッチングのひげを第3図のAに示すように低くし
て、画像に現われないようにしている。
なお、第2図において、内部ビデオ信号源11を内部色
差信号32と内部輝度信号33に分けて制御することや
、直流電流源36をトランジスタ14.16に接続して
、トランジスタ14.16のコレクタに一定電流を流し
込むように構成することや、トランジスタ37.38か
らなるカレントミラー回路を通して出力抵抗27に出力
するようにすることは、それぞれ単独にまたは組合せて
第1図の切換回路に適用することができる。
差信号32と内部輝度信号33に分けて制御することや
、直流電流源36をトランジスタ14.16に接続して
、トランジスタ14.16のコレクタに一定電流を流し
込むように構成することや、トランジスタ37.38か
らなるカレントミラー回路を通して出力抵抗27に出力
するようにすることは、それぞれ単独にまたは組合せて
第1図の切換回路に適用することができる。
発明の効果
以上のように本発明によれば、外部ビデオ信号入力を直
結できるため、従来のようなりランプ回路を不要とする
とともにその結合コンデンサも不要とするため、■C化
を行ったとき、外部電解コンデンサが不要となり、コス
トダウンが図れる。
結できるため、従来のようなりランプ回路を不要とする
とともにその結合コンデンサも不要とするため、■C化
を行ったとき、外部電解コンデンサが不要となり、コス
トダウンが図れる。
また、内部ビデオ信号と外部ビデオ信号の切換時に、画
像にひげが現われないため、美しいオンスクリーン表示
が可能となり、実用的にきわめて有用である。
像にひげが現われないため、美しいオンスクリーン表示
が可能となり、実用的にきわめて有用である。
第1図は本発明の一実施例におけるビデオ信号切換回路
の回路図、第2図は本発明の他の実施例におけるビデオ
信号切換回路の回路図、第3図は第2図の実施例におい
てビデオ信号を切換えたときの波形を示す図、第4図は
従来のビデオ信号切換回路の回路図である。 11・・・内部ビデオ信号源、20・・・外部ビデオ信
号源、21、36・・・直流電流源、22.35・・・
直流バイアス電圧源、23〜26・・・スイッチ回路、
27・・・出力抵抗、32・・・内部色差信号、33・
・・内部輝度信号、37.38・・・カレントミラー回
路。 代理人 森 本 義 弘 第1図 第2図 Vtt Vcc ff−一内部ビテ1蔀号」λ 27−出力m杭
の回路図、第2図は本発明の他の実施例におけるビデオ
信号切換回路の回路図、第3図は第2図の実施例におい
てビデオ信号を切換えたときの波形を示す図、第4図は
従来のビデオ信号切換回路の回路図である。 11・・・内部ビデオ信号源、20・・・外部ビデオ信
号源、21、36・・・直流電流源、22.35・・・
直流バイアス電圧源、23〜26・・・スイッチ回路、
27・・・出力抵抗、32・・・内部色差信号、33・
・・内部輝度信号、37.38・・・カレントミラー回
路。 代理人 森 本 義 弘 第1図 第2図 Vtt Vcc ff−一内部ビテ1蔀号」λ 27−出力m杭
Claims (1)
- 【特許請求の範囲】 1、第1のnpnトランジスタと、前記第1のnpnト
ランジスタのエミッタに接続されてエミッタフォロアを
構成する第1の抵抗と、第2のnpnトランジスタと、
前記第2の npnトランジスタのエミッタに接続されてエミッタフ
ォロアを構成する第2の抵抗と、前記第1、第2のnp
nトランジスタのコレクタに接続されるスイッチ回路と
、前記スイッチ回路と電源電圧間に介装される第3の抵
抗と、前記第2のnpnトランジスタとコレクタ、ベー
スを共通バイアスとする第3の npnトランジスタと、前記第3のnpnトランジスタ
のエミッタにコレクタが接続される第4のnpnトラン
ジスタと、前記第4のnpnトランジスタのエミッタに
接続されてエミッタフォロアを構成する第4の抵抗と、
前記第4のnpnトランジスタのベースにエミッタが接
続される第1のpnpトランジスタとを備え、前記第1
のnpnトランジスタのベースに第1の入力信号源を接
続し、前記第2、第3のnpnトランジスタのベースに
第1の直流バイアス電圧源を接続し、前記第1のpnp
トランジスタのベースに第2の入力信号源を接続し、前
記スイッチ回路により前記第1の入力信号源と前記第2
の入力信号源を切換えるように構成したビデオ信号切換
回路。 2、第1のnpnトランジスタのベースに入力される信
号の直流レベルが、第2、第3図のnpnトランジスタ
のベースに入力される直流バイアスに等しい電圧の信号
であることを特徴とする請求項1記載のビデオ信号切換
回路。 3、第1の抵抗の接地側に第2のpnpトランジスタが
、第2の抵抗の接地側に第3の pnpトランジスタがそれぞれ接続され、前記第3のp
npトランジスタのベースに第2の直流バイアス電圧源
が接続され、前記第2のpnpトランジスタのベースに
前記第2の直流バイアス電圧源に等しい直流レベルを有
する第3の入力信号源が接続されることを特徴とする請
求項1または2記載のビデオ信号切換回路。 4、スイッチ回路と電源電圧間にカレントミラー回路が
接続され、第3の抵抗は前記カレントミラー回路と接地
間に接続されていることを特徴とする請求項1〜3のい
ずれかに記載のビデオ信号切換回路。 5、第2、第3のトランジスタのコレクタに直流電流源
を接続し、このコレクタに一定電流を流し込むことによ
り、第2の入力信号のDCレベルを第1の入力信号また
は第1の入力信号と第3の入力信号の差信号のDCレベ
ルより低くするように構成したことを特徴とする請求項
1〜4のいずれかに記載のビデオ信号切換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13807190A JP2925243B2 (ja) | 1990-05-28 | 1990-05-28 | ビデオ信号切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13807190A JP2925243B2 (ja) | 1990-05-28 | 1990-05-28 | ビデオ信号切換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0435374A true JPH0435374A (ja) | 1992-02-06 |
JP2925243B2 JP2925243B2 (ja) | 1999-07-28 |
Family
ID=15213293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13807190A Expired - Fee Related JP2925243B2 (ja) | 1990-05-28 | 1990-05-28 | ビデオ信号切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2925243B2 (ja) |
-
1990
- 1990-05-28 JP JP13807190A patent/JP2925243B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2925243B2 (ja) | 1999-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4918450A (en) | Analog/digital converter circuit | |
JPH0229169A (ja) | 広帯域ab級crt陰極ドライブ回路 | |
US4578698A (en) | Multiple display control apparatus for a television receiver | |
JPH03114391A (ja) | フィルタ自動調整回路 | |
US4489344A (en) | Signal processing unit | |
JPH0435374A (ja) | ビデオ信号切換回路 | |
US3789141A (en) | Burst amplifiers for color television receivers | |
US5864371A (en) | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation | |
US4494146A (en) | Wideband kinescope driver amplifier | |
US4308555A (en) | Television picture display device | |
US4346400A (en) | Matrix circuits | |
US3679982A (en) | Synchronous demodulator employing transistor base-emitter clamping action | |
US3911317A (en) | Current bootstrap to reduce interelectrode capacitance effect in a vacuum tube | |
US5999221A (en) | Horizontal synchronization pulse generation circuit | |
JPH0491593A (ja) | 外部rgb出力回路 | |
KR100442856B1 (ko) | 비디오 증폭기 | |
JPH0331995Y2 (ja) | ||
JPH0245906Y2 (ja) | ||
JPH0410767B2 (ja) | ||
KR960005019Y1 (ko) | 티브이 수상기의 인터널/익스터널 비디오 간섭방지 개선회로 | |
KR960003506B1 (ko) | 블랙 버스트신호 발생회로 | |
JPH09191240A (ja) | 二入力切換回路 | |
JPH0478276A (ja) | 子画面出力ブランキング回路 | |
JPS6333357B2 (ja) | ||
JPH0213992B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |