[go: up one dir, main page]

JPH04350969A - Semiconductor nonvolatile storage device and rewriting method thereof - Google Patents

Semiconductor nonvolatile storage device and rewriting method thereof

Info

Publication number
JPH04350969A
JPH04350969A JP3152342A JP15234291A JPH04350969A JP H04350969 A JPH04350969 A JP H04350969A JP 3152342 A JP3152342 A JP 3152342A JP 15234291 A JP15234291 A JP 15234291A JP H04350969 A JPH04350969 A JP H04350969A
Authority
JP
Japan
Prior art keywords
block
nonvolatile memory
rewriting
memory element
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3152342A
Other languages
Japanese (ja)
Inventor
Tatsuo Tsuchiya
達男 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP3152342A priority Critical patent/JPH04350969A/en
Publication of JPH04350969A publication Critical patent/JPH04350969A/en
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PURPOSE:To enable high speed rewriting and holding of data for a long period of time by providing two kinds of nonvolatile storage elements having a different rewriting speed characteristic and holding characteristic within a memory array. CONSTITUTION:A semiconductor nonvolatile storage device is constituted of a first block 11, 12 consisting of a first nonvolatile storage element 18 and a second block 13, 14 consisting of a second nonvolatile storage element 19 having the rewriting speed characteristic superior to that of the fist nonvolatile storage element 18 and the data holding characteristic inferior to that thereof. The first block 11, 12 has a first address region, while the second block 13, 14 has a second address region. Data writing of the first block 11, 12 is conducted by selecting an address of the first address region, while data writing of the second block 13, 14 is conducted by selecting an address of the second address region. Thereby, both high speed rewriting of data and data holding for a long period of time can be achieved at a time.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は電気的に書き換え可能な
半導体不揮発性記憶装置とその書き換え方法とに関し、
とくに半導体不揮発性記憶装置の書き換え時間および記
憶保持性の改善に関するものである。
[Field of Industrial Application] The present invention relates to an electrically rewritable semiconductor non-volatile memory device and a method for rewriting the same.
In particular, it relates to improvements in rewrite time and memory retention of semiconductor nonvolatile memory devices.

【0002】0002

【従来の技術】電気的に書き換え可能な半導体不揮発性
記憶素子として、従来は、MNOS(Metal−Ni
tride−Oxide−Semiconductor
)型の不揮発性記憶素子や、たとえば、特開平2ー10
3966号公報に記載されている、MONOS(Met
al―Oxide―Nitride―Oxide―Se
miconductor)型の不揮発性記憶装置が知ら
れている。このMONOS型の不揮発性記憶素子は、M
NOS型の不揮発性記憶素子の第2層のゲ−ト絶縁膜で
あるシリコン窒化膜の表面を熱酸化して、酸化シリコン
膜を形成し、ゲ−ト電極側からのキャリアの注入を防ぐ
のに、充分なバリア高さを持つ第3層のゲ−ト絶縁膜を
有する。不揮発性記憶装置は、MNOS型やMONOS
型の不揮発性記憶素子と、アドレス用のMOS(Met
al−Oxide−Semiconductor)素子
とからなるメモリセルをマトリクス状に配列したメモリ
アレイを有している。
2. Description of the Related Art Conventionally, MNOS (Metal-Ni
tride-Oxide-Semiconductor
) type non-volatile memory element, for example, JP-A-2-10
MONOS (Met
al-Oxide-Nitride-Oxide-Se
Microconductor type nonvolatile storage devices are known. This MONOS type nonvolatile memory element is M
The surface of the silicon nitride film, which is the second layer gate insulating film of the NOS type nonvolatile memory element, is thermally oxidized to form a silicon oxide film to prevent carrier injection from the gate electrode side. In addition, a third layer of gate insulating film having a sufficient barrier height is provided. Non-volatile storage devices are MNOS type and MONOS
type non-volatile memory element and address MOS (Met
It has a memory array in which memory cells each made of an Al-Oxide-Semiconductor (Al-Oxide-Semiconductor) element are arranged in a matrix.

【0003】従来の半導体不揮発性記憶装置のメモリア
レイを図2に示す。図2に示すように、メモリアレイは
ワ−ド線25に接続されたMNOS型、あるいはMON
OS型の不揮発性記憶素子26と、アドレス用のMOS
素子27とからなるメモリセルを有している。
FIG. 2 shows a memory array of a conventional semiconductor nonvolatile memory device. As shown in FIG. 2, the memory array is an MNOS type or MON type connected to the word line 25.
OS type nonvolatile memory element 26 and address MOS
It has a memory cell consisting of an element 27.

【0004】従来の半導体不揮発性記憶装置は書き換え
速度が遅い。これは内蔵するMNOS型の不揮発性記憶
素子、またはMONOS型の不揮発性記憶素子のゲ−ト
絶縁膜の膜厚に起因しており、充分な記憶保持性を有す
るものは書き換え速度が遅いためである。なお、記憶保
持性とは、半導体不揮発性記憶装置の記憶デ−タの保持
能力であり、記憶保持性が劣るとデ−タの記憶寿命が短
くなる。
Conventional semiconductor nonvolatile memory devices have slow rewriting speeds. This is due to the thickness of the gate insulating film of the built-in MNOS type non-volatile memory element or MONOS type non-volatile memory element, and the rewrite speed is slow for those with sufficient memory retention. be. Note that memory retention is the ability of a semiconductor nonvolatile memory device to retain stored data, and if the memory retention is poor, the data storage life will be shortened.

【0005】書き換え速度を速くする手段として、ブロ
ック消去方法、およびチップ一括消去方法のように、1
回の消去動作で複数の不揮発性記憶素子を一括して消去
することにより、等価的に書き換え速度を速くする方法
が知られている。これらの消去方法を図2を用いて説明
する。図2に示すように、ブロック消去方式は、ブロッ
ク21、22、23、24の各ブロックごとにブロック
内のすべての不揮発性記憶素子26を一括して消去する
方法である。チップ一括消去方法は、メモリアレイ内の
すべての不揮発性記憶素子を一括して消去する方法であ
る。
[0005] As a means to increase the rewriting speed, there are methods such as a block erase method and a chip batch erase method.
A method is known in which the rewriting speed is equivalently increased by erasing a plurality of nonvolatile memory elements at once in one erasing operation. These erasing methods will be explained using FIG. As shown in FIG. 2, the block erasing method is a method of erasing all nonvolatile memory elements 26 in each block 21, 22, 23, and 24 at once. The chip batch erasing method is a method for erasing all nonvolatile storage elements in a memory array at once.

【0006】[0006]

【発明が解決しようとする課題】チップ一括消去方法は
、消去する必要のないブロックも消去される。このため
に、消去する必要のないブロックを再度書き込みしなけ
ればならず、ブロック消去方法より書き換え時間が長く
かかる。しかし、ブロック消去方法でも、不揮発性記憶
素子の消去速度が遅いため、1回の消去に要する時間が
長くなり、書き換え速度は遅い。
In the chip batch erasing method, blocks that do not need to be erased are also erased. For this reason, blocks that do not need to be erased must be rewritten, and rewriting takes longer than the block erasing method. However, even in the block erasing method, since the erasing speed of nonvolatile memory elements is slow, the time required for one erasing is long and the rewriting speed is slow.

【0007】MNOS型の不揮発性記憶素子や、MON
OS型の不揮発性記憶素子の書き換えは、シリコン基板
に形成する第1層のゲ−ト絶縁膜であるシリコン酸化膜
におけるキャリアのトンネリングにより行なうため、こ
のシリコン酸化膜の膜厚を薄くすると書き換え速度は速
くなる。しかし、シリコン酸化膜の膜厚が薄い場合は記
憶保持性は悪くなる。したがって、書き換え速度が速い
半導体不揮発性記憶装置は、記憶保持性が悪い。すなわ
ち高速書き換えと、長期間の記憶保持とを、ともに達成
することは困難である。
[0007] MNOS type nonvolatile memory elements, MON
Rewriting of an OS-type nonvolatile memory element is performed by carrier tunneling in the silicon oxide film, which is the first layer of gate insulating film formed on the silicon substrate, so reducing the thickness of this silicon oxide film increases the rewriting speed. becomes faster. However, when the silicon oxide film is thin, memory retention deteriorates. Therefore, a semiconductor nonvolatile memory device with a high rewrite speed has poor memory retention. That is, it is difficult to achieve both high-speed rewriting and long-term memory retention.

【0008】本発明の目的は、かかる課題を除去し、書
き換え時間が短く、さらに記憶保持寿命が長い半導体不
揮発性記憶装置、およびその書き換え方法を提供するも
のである。
An object of the present invention is to provide a semiconductor nonvolatile memory device that eliminates such problems, has a short rewrite time, and has a long memory retention life, and a rewrite method thereof.

【0009】[0009]

【課題を解決するための手段】本発明では、上記の目的
を達成するために次のような半導体不揮発性記憶装置お
よびその書き換え方法を採用する。
[Means for Solving the Problems] In order to achieve the above object, the present invention employs the following semiconductor nonvolatile memory device and its rewriting method.

【0010】本発明の半導体不揮発性記憶装置は、MN
OS型あるいはMONOS型の不揮発性記憶素子を少な
くとも有するメモリセルをマトリクス状に配列してなり
、複数のブロックからなる半導体不揮発性記憶装置にお
いて、第1の不揮発性記憶素子からなる第1のブロック
と、この第1の不揮発性記憶素子より書き換え速度が速
いが記憶保持性が劣る第2の不揮発性記憶素子からなる
第2のブロックとからなり、第1のブロックと第2のブ
ロックとを各々1ブロック以上有する。
The semiconductor nonvolatile memory device of the present invention has MN
In a semiconductor nonvolatile memory device consisting of a plurality of blocks, in which memory cells each having at least an OS-type or MONOS-type nonvolatile memory element are arranged in a matrix, a first block consisting of a first nonvolatile memory element; , and a second block consisting of a second non-volatile memory element which has a faster rewriting speed than the first non-volatile memory element but has inferior memory retention, and each of the first block and the second block is made up of one block. Have more than blocks.

【0011】本発明の半導体不揮発性記憶装置の書き換
え方法は、第1の不揮発性記憶素子からなる第1のブロ
ックと、この第1の不揮発性記憶素子より書き換え速度
が速いが記憶保持性が劣る第2の不揮発性記憶素子から
なる第2のブロックとからなり、第1のブロックと第2
のブロックを各々1ブロック以上有し、第1のブロック
は第1のアドレス領域を有し、第2のブロックは第2の
アドレス領域を有し、第1のブロックの書き込みは第1
のアドレス領域のアドレスを選択することにより行ない
、第2のブロックの書き込みは第2のアドレス領域のア
ドレスを選択することにより行ない、消去は各ブロック
単位で行なう。
The method for rewriting a semiconductor non-volatile memory device of the present invention uses a first block consisting of a first non-volatile memory element, which has a faster rewrite speed than the first non-volatile memory element but has inferior memory retention. a second block consisting of a second non-volatile memory element;
each block has one or more blocks, the first block has a first address area, the second block has a second address area, and writing of the first block is performed in the first block.
Writing to the second block is performed by selecting an address in the second address area, and erasing is performed in units of each block.

【0012】0012

【作用】本発明における半導体不揮発性記憶装置は、メ
モリアレイ内に書き換え速度と記憶保持性とが異なる2
種類の不揮発性記憶素子を有することにより、高速書き
換えの場合は、書き換え速度の速い不揮発性記憶素子を
用い、長期間記憶保持が必要な場合は、記憶保持性が優
れた不揮発性記憶素子を用いることにより、高速書き換
えと長期間記憶保持とを、ともに達成できるようにして
いる。
[Operation] The semiconductor nonvolatile memory device of the present invention has two types of memory arrays each having different rewriting speed and memory retention.
By having different types of non-volatile memory elements, in the case of high-speed rewriting, a non-volatile memory element with a high rewrite speed is used, and when long-term memory retention is required, a non-volatile memory element with excellent memory retention is used. This makes it possible to achieve both high-speed rewriting and long-term memory retention.

【0013】[0013]

【実施例】以下図面を用いて本発明の実施例を説明する
。図1は本発明における半導体不揮発性記憶装置のメモ
リアレイの一例である。図1に示すように、メモリアレ
イは、第1のブロック11、12と、第2のブロック1
3、14との4つのブロックからなる。第1のブロック
11、12は、MONOS型、あるいはMNOS型の第
1の不揮発性記憶素子18とMOS素子17とからなる
メモリセルを有し、第2のブロック13、14は、MO
NOS型あるいはMNOS型の第2の不揮発性記憶素子
19とMOS素子17からなるメモリセルを有する。 第1のブロック11は、2本のワ−ド線15、16から
なる2ペ−ジ構成である。同様に第1のブロック12と
第2のブロック13、14も、2ペ−ジ構成である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described below with reference to the drawings. FIG. 1 is an example of a memory array of a semiconductor nonvolatile memory device according to the present invention. As shown in FIG. 1, the memory array includes first blocks 11, 12 and a second block 1.
It consists of four blocks, 3 and 14. The first blocks 11 and 12 have a memory cell consisting of a MONOS type or MNOS type first nonvolatile memory element 18 and a MOS element 17, and the second blocks 13 and 14 have a MOS element 17.
It has a memory cell consisting of a NOS type or MNOS type second nonvolatile memory element 19 and a MOS element 17. The first block 11 has a two-page structure consisting of two word lines 15 and 16. Similarly, the first block 12 and the second blocks 13 and 14 also have a two-page structure.

【0014】なお、本実施例のメモリアレイは、第1の
ブロックと第2のブロックとがそれぞれ2ブロックから
なり、1ブロックが2ペ−ジ構成であるが、第1のブロ
ックと第2のブロックとがそれぞれ1ブロック以上で、
1ブロックが1ペ−ジ以上でも同じ効果があることは以
下の説明から明白である。
Note that in the memory array of this embodiment, the first block and the second block each consist of two blocks, and one block has a two-page structure. Each block is one or more blocks,
It is clear from the following explanation that the same effect can be obtained even if one block is one or more pages.

【0015】第2の不揮発性記憶素子19は、第1の不
揮発性記憶素子18より書き換え速度が速いが記憶保持
性が劣るメモリ特性を有する素子である。MONOS型
あるいはMNOS型の不揮発性記憶素子の場合、メモリ
特性の異なる素子を同一メモリアレイ内に実現すること
は容易なことである。すなわち、すでに述べたように、
第1の不揮発性記憶素子18より第2の不揮発性記憶素
子19の第1層ゲ−ト絶縁膜であるシリコン酸化膜の膜
厚を薄くすれば良い。このように、キャリアのトンネリ
ングを行うシリコン酸化膜の膜厚を調整することにより
、第1の不揮発性記憶素子18より書き換え速度が速い
が、記憶保持性が劣るメモリ特性を有する第2の不揮発
性記憶素子を実現できる。
The second non-volatile memory element 19 is an element having memory characteristics such that the rewriting speed is faster than that of the first non-volatile memory element 18, but the memory retention property is inferior. In the case of MONOS type or MNOS type nonvolatile memory elements, it is easy to implement elements with different memory characteristics in the same memory array. That is, as already mentioned,
The thickness of the silicon oxide film, which is the first layer gate insulating film, of the second nonvolatile memory element 19 may be made thinner than that of the first nonvolatile memory element 18. In this way, by adjusting the film thickness of the silicon oxide film that performs carrier tunneling, a second nonvolatile memory element 18 is created which has memory characteristics that are faster in rewriting speed than the first nonvolatile memory element 18 but inferior in memory retention. A memory element can be realized.

【0016】図3に同一メモリアレイ内にメモリ特性の
異なる不揮発性記憶素子を作製する方法の一例を示す。 なお、図3は不揮発性記憶素子としてMONOS型の製
造方法を示す。図3は、第1のシリコン酸化膜33を有
する第1の不揮発性記憶素子31と、第1のシリコン酸
化膜33より膜厚が薄い第2のシリコン酸化膜35を有
する第2の不揮発性記憶素子32とを同一のシリコン基
板39に形成する方法である。
FIG. 3 shows an example of a method for manufacturing nonvolatile memory elements with different memory characteristics within the same memory array. Note that FIG. 3 shows a method for manufacturing a MONOS type nonvolatile memory element. FIG. 3 shows a first nonvolatile memory element 31 having a first silicon oxide film 33 and a second nonvolatile memory element 31 having a second silicon oxide film 35 thinner than the first silicon oxide film 33. In this method, the device 32 and the device 32 are formed on the same silicon substrate 39.

【0017】まず図3(a)に示すように、シリコン基
板39を酸化して、第1層のゲート絶縁膜である第1の
シリコン酸化膜33を形成する。次に図3(b)に示す
ように、レジスト34をマスクとして第1のシリコン酸
化膜33をエッチングして、第2のシリコン酸化膜35
を形成する。次に図3(c)に示すように、レジスト3
4を除去し、第2層のゲート絶縁膜であるシリコン窒化
膜36と、第3層のゲート絶縁膜である酸化シリコン膜
37と、ゲート電極となるポリシリコン38とを形成す
る。次に図3(d)に示すように、ポリシリコン38、
およびそれぞれのゲ−ト絶縁膜を所定のパタ−ンにエッ
チングし、第1の不揮発性記憶素子31と第2の不揮発
性記憶素子32とを形成する。
First, as shown in FIG. 3A, a silicon substrate 39 is oxidized to form a first silicon oxide film 33, which is a first layer of gate insulating film. Next, as shown in FIG. 3B, the first silicon oxide film 33 is etched using the resist 34 as a mask, and the second silicon oxide film 35 is etched.
form. Next, as shown in FIG. 3(c), resist 3
4 is removed, and a silicon nitride film 36 serving as a second layer gate insulating film, a silicon oxide film 37 serving as a third layer gate insulating film, and polysilicon 38 serving as a gate electrode are formed. Next, as shown in FIG. 3(d), polysilicon 38,
Then, each gate insulating film is etched into a predetermined pattern to form a first nonvolatile memory element 31 and a second nonvolatile memory element 32.

【0018】以上、不揮発性記憶装置としてMONOS
型の製造方法を示したが、MNOS型においては、第3
層のゲート絶縁膜である酸化シリコン膜37の形成を省
略すれば良い。
As described above, MONOS is used as a nonvolatile storage device.
Although the manufacturing method of the mold has been shown, in the MNOS mold, the third
The formation of the silicon oxide film 37, which is the gate insulating film of the layer, may be omitted.

【0019】なお、上記実施例では第1層のゲ−ト絶縁
膜の膜厚を変えることにより異なるメモリ特性の不揮発
性記憶素子を実現したが、第2層のゲ−ト絶縁膜である
シリコン窒化膜36、または第3層のゲ−ト絶縁膜であ
る酸化シリコン膜37の膜厚を変えても同等の効果が得
られる。これは、シリコン窒化膜36または酸化シリコ
ン膜37の膜厚を薄くすると、第1層のゲ−ト絶縁膜の
印加電界が増大するので、キャリアのトンネル確率が増
大し、書き換え速度が速くなるためである。
In the above embodiment, non-volatile memory elements with different memory characteristics were realized by changing the film thickness of the first layer gate insulating film, but the second layer gate insulating film silicon The same effect can be obtained by changing the thickness of the nitride film 36 or the silicon oxide film 37 which is the third layer gate insulating film. This is because when the thickness of the silicon nitride film 36 or the silicon oxide film 37 is made thinner, the electric field applied to the first layer gate insulating film increases, which increases the probability of carrier tunneling and increases the rewriting speed. It is.

【0020】従来、半導体不揮発性記憶装置は、充分な
記憶保持性が必要であるとされていた。しかし、用途に
よっては、記憶寿命が短くてもよいが、高速書き換えが
必要な場合がある。本発明の半導体不揮発性記憶装置は
、高速書き換え領域と長記憶寿命領域とを有するため、
用途によって高速書き換えと長記憶寿命とを選択するこ
とができる。すなわち、本発明により、半導体不揮発性
記憶装置の書き換え速度を速くすること、および記憶保
持寿命を長くすることが、ともに達成できる。
Conventionally, it has been believed that semiconductor nonvolatile memory devices require sufficient memory retention. However, depending on the application, the memory life may be short but high-speed rewriting may be required. Since the semiconductor nonvolatile memory device of the present invention has a high-speed rewrite area and a long memory life area,
Depending on the application, high-speed rewriting or long memory life can be selected. That is, according to the present invention, it is possible to both increase the rewriting speed of a semiconductor nonvolatile memory device and extend the memory retention life.

【0021】図1において、第1のブロック11、12
の書き込みは、第1のアドレス領域のアドレスを選択す
ることにより行ない、第2のブロック13、14の書き
込みは第2のアドレス領域のアドレスを選択することに
より行なう。第1のアドレス領域のアドレスと、第2の
アドレス領域のアドレスの選択は、半導体不揮発性記憶
装置へ書き込みアドレスを供給する外部装置内に、第1
のアドレス領域のアドレスと第2のアドレス領域のアド
レスとを記憶させることにより行なうことができる。し
たがって、本発明の書き換え方法により、第1のブロッ
ク11、12と、第2のブロック13、14とを切換え
る回路を半導体不揮発性記憶装置に設ける必要がなくな
り、回路構成が簡単になる。
In FIG. 1, first blocks 11, 12
Writing to the blocks 13 and 14 is performed by selecting an address in the first address area, and writing to the second blocks 13 and 14 is performed by selecting an address in the second address area. The selection of the address in the first address area and the address in the second address area is determined by the selection of the address in the first address area and the address in the second address area.
This can be done by storing the address of the second address area and the address of the second address area. Therefore, the rewriting method of the present invention eliminates the need to provide a circuit for switching between the first blocks 11 and 12 and the second blocks 13 and 14 in the semiconductor nonvolatile memory device, simplifying the circuit configuration.

【0022】さらに、本発明の半導体不揮発性記憶装置
は、ブロックごとに不揮発性記憶素子が異なる構成のた
め、ブロック消去方法が容易に行なえる。したがって、
消去はブロック単位で行なうことにより等価的に消去速
度が速くなり、本発明の半導体不揮発性記憶装置の書き
換え速度をさらに速くすることができる。
Further, since the semiconductor nonvolatile memory device of the present invention has a structure in which nonvolatile memory elements are different for each block, a block erasing method can be easily performed. therefore,
By performing erasing in block units, the erasing speed is equivalently increased, and the rewriting speed of the semiconductor nonvolatile memory device of the present invention can be further increased.

【0023】[0023]

【発明の効果】以上、本発明により従来に比較して、半
導体不揮発性記憶装置における書き換え速度を速くする
ことと、記憶保持寿命を長くすることとが可能となる。 さらに、本発明の書き換え方法により、本発明の半導体
不揮発性記憶装置の回路構成が簡単になり、かつブロッ
クごとに消去するため本発明の半導体不揮発性記憶装置
の書き換え速度をさらに速くすることが可能となる。す
なわち、高速書き換えで長記憶寿命の半導体不揮発性記
憶装置が実現できる。
As described above, the present invention makes it possible to increase the rewriting speed and extend the memory retention life in a semiconductor nonvolatile memory device as compared to the prior art. Furthermore, the rewriting method of the present invention simplifies the circuit configuration of the semiconductor nonvolatile memory device of the present invention, and erases each block, making it possible to further increase the rewriting speed of the semiconductor nonvolatile memory device of the present invention. becomes. In other words, a semiconductor nonvolatile memory device with high-speed rewriting and long memory life can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例を示す半導体不揮発性記憶装
置のメモリアレイの回路図である。
FIG. 1 is a circuit diagram of a memory array of a semiconductor nonvolatile memory device showing one embodiment of the present invention.

【図2】従来例を示す半導体不揮発性記憶装置のメモリ
アレイの回路図である。
FIG. 2 is a circuit diagram of a memory array of a semiconductor nonvolatile memory device showing a conventional example.

【図3】本発明の半導体不揮発性記憶装置のメモリアレ
イ内にメモリ特性の異なる不揮発性記憶素子を作製する
一実施例を示す断面図である。
FIG. 3 is a cross-sectional view showing an example of manufacturing nonvolatile memory elements with different memory characteristics in a memory array of a semiconductor nonvolatile memory device of the present invention.

【符号の説明】[Explanation of symbols]

11  第1のブロック 12  第1のブロック 13  第2のブロック 14  第2のブロック 15  ワ−ド線 17  MOS素子 18  第1の不揮発性記憶素子 19  第2の不揮発性記憶素子 31  第1の不揮発性記憶素子 32  第2の不揮発性記憶素子 11 First block 12 First block 13 Second block 14 Second block 15 Word line 17 MOS element 18 First nonvolatile memory element 19 Second nonvolatile memory element 31 First nonvolatile memory element 32 Second nonvolatile memory element

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  MNOS型あるいはMONOS型の不
揮発性記憶素子を少なくとも有するメモリセルをマトリ
クス状に配列してなり、複数のブロックからなる半導体
不揮発性記憶装置において、第1の不揮発性記憶素子か
らなる第1のブロックと、前記第1の不揮発性記憶素子
より書き換え速度が速いが記憶保持性が劣る第2の不揮
発性記憶素子からなる第2のブロックとからなり、前記
第1のブロックと前記第2のブロックとを各々1ブロッ
ク以上有することを特徴とする半導体不揮発性記憶装置
Claim 1: A semiconductor nonvolatile memory device comprising a plurality of blocks, in which memory cells each having at least an MNOS-type or MONOS-type nonvolatile memory element are arranged in a matrix; It consists of a first block and a second block consisting of a second nonvolatile memory element that has a faster rewriting speed but inferior memory retention than the first nonvolatile memory element, and the first block and the second nonvolatile memory element 1. A semiconductor nonvolatile memory device having at least one block each of 2 blocks.
【請求項2】  第1の不揮発性記憶素子からなる第1
のブロックと、前記第1の不揮発性記憶素子より書き換
え速度が速いが記憶保持性が劣る第2の不揮発性記憶素
子からなる第2のブロックとからなり、前記第1のブロ
ックと前記第2のブロックとを各々1ブロック以上有し
、前記第1のブロックは第1のアドレス領域を有し、前
記第2のブロックは第2のアドレス領域を有し、前記第
1のブロックの書き込みは前記第1のアドレス領域のア
ドレスを選択することにより行ない、前記第2のブロッ
クの書き込みは前記第2のアドレス領域のアドレスを選
択することにより行ない、消去は各ブロック単位で行な
うことを特徴とする半導体不揮発性記憶装置の書き換え
方法。
Claim 2: A first memory device comprising a first non-volatile memory element.
and a second block consisting of a second non-volatile memory element which has a faster rewriting speed than the first non-volatile memory element but has inferior memory retention, and the first block and the second block each block has one or more blocks, the first block has a first address area, the second block has a second address area, and writing of the first block is performed by writing to the first block. 1, writing to the second block is performed by selecting an address in the second address area, and erasing is performed in units of each block. How to rewrite sexual memory.
JP3152342A 1991-05-28 1991-05-28 Semiconductor nonvolatile storage device and rewriting method thereof Pending JPH04350969A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3152342A JPH04350969A (en) 1991-05-28 1991-05-28 Semiconductor nonvolatile storage device and rewriting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3152342A JPH04350969A (en) 1991-05-28 1991-05-28 Semiconductor nonvolatile storage device and rewriting method thereof

Publications (1)

Publication Number Publication Date
JPH04350969A true JPH04350969A (en) 1992-12-04

Family

ID=15538449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3152342A Pending JPH04350969A (en) 1991-05-28 1991-05-28 Semiconductor nonvolatile storage device and rewriting method thereof

Country Status (1)

Country Link
JP (1) JPH04350969A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033586A (en) * 2006-09-29 2013-02-14 Fujitsu Semiconductor Ltd Nonvolatile semiconductor storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033586A (en) * 2006-09-29 2013-02-14 Fujitsu Semiconductor Ltd Nonvolatile semiconductor storage device

Similar Documents

Publication Publication Date Title
US6181597B1 (en) EEPROM array using 2-bit non-volatile memory cells with serial read operations
US5672892A (en) Process for making and programming a flash memory array
JP3452465B2 (en) EEPROM and programming method thereof
US5579259A (en) Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors
US6849895B2 (en) Semiconductor non-volatile memory
US6261904B1 (en) Dual bit isolation scheme for flash devices
US6999346B2 (en) Memory device comprising single transistor having functions of RAM and ROM and methods for operating and manufacturing the same
US20070108503A1 (en) Non-volatile memory and manufacturing method and operating method thereof
KR101136140B1 (en) Bitline implant utilizing dual poly
JP2967346B2 (en) Method of manufacturing nonvolatile memory device
JP2647101B2 (en) Nonvolatile semiconductor memory device
KR100742065B1 (en) Nrom flash memory transistor, fabricating method thereof, memory array and electronic system including the same
US6242306B1 (en) Dual bit isolation scheme for flash memory devices having polysilicon floating gates
US6355514B1 (en) Dual bit isolation scheme for flash devices
KR20000051783A (en) Nonvolatile memory device
US6573140B1 (en) Process for making a dual bit memory device with isolated polysilicon floating gates
JPH04350969A (en) Semiconductor nonvolatile storage device and rewriting method thereof
JP2005197706A (en) Monogate memory device and manufacturing method thereof
JP3143180B2 (en) Semiconductor nonvolatile memory device and writing method thereof
JP2000269470A (en) Nonvolatile semiconductor memory
JP2725086B2 (en) Erase method for nonvolatile semiconductor memory device
KR100577018B1 (en) Manufacturing method of nonvolatile memory device
JP2809546B2 (en) Nonvolatile memory and reading method thereof
JPH0723959Y2 (en) Nonvolatile semiconductor memory device
JPH05121749A (en) Electrically writable and erasable semiconductor storage device and manufacture thereof