[go: up one dir, main page]

JPH0434555Y2 - - Google Patents

Info

Publication number
JPH0434555Y2
JPH0434555Y2 JP7923586U JP7923586U JPH0434555Y2 JP H0434555 Y2 JPH0434555 Y2 JP H0434555Y2 JP 7923586 U JP7923586 U JP 7923586U JP 7923586 U JP7923586 U JP 7923586U JP H0434555 Y2 JPH0434555 Y2 JP H0434555Y2
Authority
JP
Japan
Prior art keywords
signal
circuit
frequency
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7923586U
Other languages
Japanese (ja)
Other versions
JPS62190295U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7923586U priority Critical patent/JPH0434555Y2/ja
Publication of JPS62190295U publication Critical patent/JPS62190295U/ja
Application granted granted Critical
Publication of JPH0434555Y2 publication Critical patent/JPH0434555Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、例えばデイスプレイ装置における入
力信号の水平周波数の判別を行うための2周波数
判別回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a two-frequency discrimination circuit for discriminating the horizontal frequency of an input signal in, for example, a display device.

〔考案の概要〕[Summary of the idea]

本考案は2周波数判別回路に関し、単安定マル
チバイブレータで波形を変化させ、直流クランプ
した後平均値化してコンパレータで判別すること
によつて、周波数差の小さい入力信号でも安定に
判別が行えるようにするものである。
This invention relates to a two-frequency discrimination circuit, and by changing the waveform with a monostable multivibrator, clamping the DC current, averaging it, and making a discrimination using a comparator, it is possible to stably discriminate even input signals with a small frequency difference. It is something to do.

〔従来の技術〕[Conventional technology]

例えばコンピユータ用のデイスプレイモニタ装
置においては、入力信号の水平周波数が1種類と
は限らず、例えば15.7kHzと31kHz、15.7kHzと24k
Hzのように2種類の水平周波数の映像信号を切換
えて受像できるようにする場合がある。その場合
に、入力信号の水平周波数を判別して、それに合
せて装置の動作モード等を自動切換することがで
きれば、使用者はその切換を手動で行う必要がな
くなり、用法上極めて利点が多い。
For example, in a display monitor device for a computer, the horizontal frequency of the input signal is not limited to just one type; for example, 15.7kHz and 31kHz, 15.7kHz and 24kHz, etc.
There are cases where video signals of two types of horizontal frequencies, such as Hz, are switched to enable image reception. In this case, if the horizontal frequency of the input signal could be determined and the operating mode of the device could be automatically switched accordingly, the user would no longer have to manually switch, which would be extremely advantageous in terms of usage.

そこで水平周波数の判別を行うための回路が提
案された。第4図において、水平同期パルスの供
給される入力端子41が所定の反転時間を有する
単安定マルチバイブレータ(モノマルチ)42の
入力に接続される。このモノマルチ42の出力が
平均化回路を構成する抵抗器43とコンデンサ4
4の直列回路を通じて接地され、この抵抗器43
とコンデンサ44んの接続中点がコンパレータを
構成する一方のトランジスタ45のベースに接続
される。またVccの供給される電源端子46が抵
抗器47,48の直列回路を通じて接地され、こ
の抵抗器47,48の接続中点がコンデンサ49
を通じて接地され、この接続中点が上述のコンパ
レータを構成する他方のトランジスタ50のベー
スに接続される。そしてこのトランジスタ45,
50のエミツタが互いに接続されて接地され、ト
ランジスタ50のコレクタが電源端子46に接続
され、トランジスタ45のコレクタが抵抗器51
を通じて電源端子46に接続されると共に、この
トランジスタ45のコレクタから出力端子52が
導出される。
Therefore, a circuit for determining the horizontal frequency was proposed. In FIG. 4, an input terminal 41 to which a horizontal synchronizing pulse is supplied is connected to an input of a monostable multivibrator (monomulti) 42 having a predetermined inversion time. The output of this monomulti 42 constitutes a resistor 43 and a capacitor 4 that constitute an averaging circuit.
This resistor 43 is grounded through a series circuit of 4
The midpoint between the capacitor 44 and the capacitor 44 is connected to the base of one transistor 45 constituting a comparator. Further, the power supply terminal 46 to which Vcc is supplied is grounded through a series circuit of resistors 47 and 48, and the connection midpoint of the resistors 47 and 48 is connected to the capacitor 49.
The midpoint of this connection is connected to the base of the other transistor 50 constituting the above-mentioned comparator. And this transistor 45,
The emitters of transistor 50 are connected to each other and grounded, the collector of transistor 50 is connected to power supply terminal 46, and the collector of transistor 45 is connected to resistor 51.
The transistor 45 is connected to the power supply terminal 46 through the transistor 45, and an output terminal 52 is led out from the collector of the transistor 45.

この回路において、第5図Aに示すような入力
パルス信号Sxが供給されると、モノマルチ42か
らは同図Bに示すような信号Syが出力され、この
信号Syが平均化されて同図Cに示すような信号Sz
がコンパレータを構成するトランジスタ45のベ
ースに供給される。そしてこの回路において、モ
ノマルチ42の反転時間は一定であるので、入力
パルス信号Sxの周波数に応じて信号Syの非反転期
間(低電位期間)の長さが変化され、信号Syのデ
ユーテイが変化される。このためこの信号Syを平
均化した信号Szのレベルが入力パルス信号Sxの周
波数に応じて変化され、この信号Szのレベルをコ
ンパレータで判別することによつて、入力パルス
信号の判別を行うことができる。
In this circuit, when an input pulse signal S x as shown in FIG. 5A is supplied, a signal S y as shown in FIG. 5B is output from the monomulti 42, and this signal S y is averaged. The signal S z as shown in C of the same figure
is supplied to the base of a transistor 45 constituting a comparator. In this circuit, since the inversion time of the monomulti 42 is constant, the length of the non-inversion period (low potential period) of the signal S y is changed according to the frequency of the input pulse signal S x , and the length of the non-inversion period (low potential period) of the signal S y is changed. Duty is changed. Therefore, the level of the signal Sz , which is the average of this signal Sy , is changed according to the frequency of the input pulse signal Sx , and by determining the level of this signal Sz with a comparator, the input pulse signal can be determined. It can be performed.

ところがこの回路において、判別される水平周
波数が上述の15.7kHzと31kHzあるいは24kHzのよ
うに差が大幅である場合は問題がないが、例えば
15.7kHzと16.5kHzあるいは17.2kHzのように差が
わずかである場合は、上述の信号Szのレベル変化
が小さくなり、判別の検出感度が低下する。また
電源電圧の変動による誤動作のおそれもあり、安
定性に欠けるものであつた。
However, with this circuit, there is no problem if the horizontal frequency to be determined is a large difference, such as the above-mentioned 15.7kHz and 31kHz or 24kHz, but for example,
When the difference is small, such as between 15.7 kHz and 16.5 kHz or 17.2 kHz, the level change of the above-mentioned signal S z becomes small, and the detection sensitivity of discrimination decreases. Furthermore, there was a risk of malfunction due to fluctuations in the power supply voltage, resulting in a lack of stability.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

上述したように従来の技術では、判別される周
波数差が小さいときに、検出感度が低下したり、
電源電圧の変動によつて誤動作を生じるおそれが
あるなどの問題点があつた。
As mentioned above, with conventional technology, when the frequency difference to be determined is small, the detection sensitivity decreases,
There were problems such as the risk of malfunction due to fluctuations in the power supply voltage.

〔問題点を解決するための手段〕[Means for solving problems]

本考案は、入力パルス信号(入力端子1)を所
定以上の高周波ではパルスが無くなるように反転
時間の設定された単安定マルチバイブレータ2に
供給し、この単安定マルチバイブレータの出力を
直流クランプ(コンデンサ3ダイオード4)した
後平均値化(抵抗器5コンデンサ6)する手段を
設け、この平均値をコンパレータ(トランジスタ
7,12等)で判別するようにした2周波数判別
回路である。
The present invention supplies an input pulse signal (input terminal 1) to a monostable multivibrator 2 whose inversion time is set so that there are no pulses at high frequencies above a predetermined value, and outputs the output of this monostable multivibrator using a DC clamp (capacitor). This is a two-frequency discriminating circuit in which means is provided to average the value (resistor 5, capacitor 6) after 3 diodes 4), and this average value is determined by a comparator (transistors 7, 12, etc.).

〔作用〕[Effect]

これによれば、所定以上の高周波では単安定マ
ルチバイブレータの出力が直流になるようにし、
この出力を直流ククランプするようにしたので、
所定以上の高周波のときにクランプ回路の出力が
0レベルとなり、一方所定以下の低周波のときは
波高値が電源電位のパルスがクランプ回路から出
力されて、これらを極めて容易かつ安定に判別す
ることができる。
According to this, the output of the monostable multivibrator becomes DC at high frequencies above a certain level,
I decided to clamp this output to DC, so
When the frequency is high above a predetermined value, the output of the clamp circuit becomes 0 level, while when the frequency is low below a predetermined value, a pulse whose peak value is the power supply potential is output from the clamp circuit, and these can be discriminated extremely easily and stably. I can do it.

〔実施例〕〔Example〕

第1図において、水平同期パルスの供給される
入力端子1が、判別される水平周波数の高周波の
周期より長く、低周波の周期より短い反転時間を
有する単安定マルチバイブレータ(モノマルチ)
2の入力に接続される。このモノマルチ2の出力
が直流クランプ回路を構成するコンデンサ3とダ
イオード4の直列回路を通じて接地され、このコ
ンデンサ3とダイオード4の接続中点が平均化回
路を構成する抵抗器5とコンデンサ6の直列回路
を通じて接地され、この抵抗器5とコンデンサ6
の接続中点がコンパレータを構成する一方のトラ
ンジスタ7のベースに接続される。またVccの供
給される電源端子8が抵抗器9,10の直列回路
を通じて接地され、この抵抗器9,10の接続中
点がコンデンサ11を通じて接地され、この接続
中点が上述のコンパレータを構成する他方のトラ
ンジスタ12のベースに接続される。そしてこの
トランジスタ7,12のエミツタが互いに接続さ
れて接地され、トランジスタ12のコレクタが電
源端子8に接続され、トランジスタ7のコレクタ
が抵抗器13を通じて電源端子8に接続されると
共に、このトランジスタ7のコレクタから出力端
子14が導出される。
In Fig. 1, the input terminal 1 to which the horizontal synchronizing pulse is supplied is a monostable multivibrator (mono-multi) having an inversion time longer than the period of the high frequency of the horizontal frequency to be determined and shorter than the period of the low frequency.
2 input. The output of this monomulti 2 is grounded through a series circuit of a capacitor 3 and a diode 4 that constitute a DC clamp circuit, and the midpoint of the connection between this capacitor 3 and diode 4 is connected to the series circuit of a resistor 5 and a capacitor 6 that constitute an averaging circuit. grounded through the circuit, this resistor 5 and capacitor 6
The midpoint of the connection is connected to the base of one transistor 7 constituting the comparator. Further, the power supply terminal 8 to which Vcc is supplied is grounded through a series circuit of resistors 9 and 10, and the midpoint of the connection between the resistors 9 and 10 is grounded through the capacitor 11, and this midpoint of the connection constitutes the above-mentioned comparator. It is connected to the base of the other transistor 12. The emitters of transistors 7 and 12 are connected to each other and grounded, the collector of transistor 12 is connected to power supply terminal 8, the collector of transistor 7 is connected to power supply terminal 8 through resistor 13, and the collector of transistor 7 is connected to power supply terminal 8 through resistor 13. An output terminal 14 is led out from the collector.

この回路において、入力信号が低周波のとき
は、第2図Aに示すようにパルスの周期がモノマ
ルチ2の反転時間より長い入力パルス信号Saが供
給され、このためモノマルチ入力からは同図Bに
示すように反転時間の経過後の次のパルスが到来
するまでの間に低電位期間を有する信号Sbが出力
される。そしてこの信号Sbがコンデンサ3,ダイ
オード4からなる直流クランプ回路に供給される
と、この信号Sbの低電位期間が接地O電位にクラ
ンプされ、同図Cに示すようにパルスの波高値が
Vccの信号Scが形成され、この信号Scが平均化さ
れると同図Dに示すように略Vccのレベルの信号
が取出される。
In this circuit, when the input signal is low frequency, the input pulse signal S a whose pulse period is longer than the inversion time of monomulti 2 is supplied as shown in Fig. 2A, and therefore the monomultiple input has the same frequency. As shown in FIG. B, a signal S b having a low potential period is output after the inversion time has elapsed until the next pulse arrives. When this signal S b is supplied to a DC clamp circuit consisting of a capacitor 3 and a diode 4, the low potential period of this signal S b is clamped to the ground O potential, and the peak value of the pulse changes as shown in C in the same figure.
A signal S c of V cc is formed, and when this signal S c is averaged, a signal at approximately the level of V cc is extracted as shown in FIG.

これに対して入力信号が高周波のときは、第3
図Aに示すようにパルスの周期がモノマルチ2の
反転時間より短い入力パルス信号Saが供給され、
このためモノマルチ2からは同図Bに示すように
高電位期間の連続する信号Sbが出力される。そし
てこの信号が直流クランプ回路に供給されると、
上述の高電位期間の連続が接地電位にクランプさ
れ、同図Cに示すように接地電位の信号Scが形成
され、この信号Scが平均化されると同図Dに示す
ように0レベルの信号が取出される。
On the other hand, when the input signal is high frequency, the third
As shown in Figure A, an input pulse signal S a whose pulse period is shorter than the inversion time of the monomulti 2 is supplied,
Therefore, the monomulti 2 outputs a signal S b having continuous high potential periods as shown in FIG. And when this signal is supplied to the DC clamp circuit,
The above-mentioned series of high potential periods are clamped to the ground potential, forming a signal S c of the ground potential as shown in C of the same figure, and when this signal S c is averaged, it becomes 0 level as shown in D of the same figure. signal is extracted.

従つてこの回路において、トランジスタ7,1
2等からなるコンパレータでは略Vccのレベルと
0レベルとが判別され、極めて容易かつ安定に判
別を行うことができる。
Therefore, in this circuit, transistors 7, 1
A comparator consisting of 2 etc. can discriminate between the approximately V cc level and the 0 level, and can perform the discrimination extremely easily and stably.

すなわちこの回路によれば、周波数の差の大小
によらず平均信号のレベルの差が大きいので、検
出感度が極めて高くなると共に、電源電位の変動
の影響を受けるおそれが小さく、誤動作等のおそ
れのない安定な判別を行うことができる。
In other words, according to this circuit, the difference in the average signal level is large regardless of the size of the difference in frequency, so the detection sensitivity is extremely high, and there is little risk of being affected by fluctuations in the power supply potential, reducing the risk of malfunction etc. It is possible to perform stable discrimination without any problems.

〔考案の効果〕[Effect of idea]

この考案によれば、所定以上の高周波では単安
定マルチバイブレータの出力が直流になるように
し、この出力を直流クランプするようにしたの
で、所定以上の高周波のときにクランプ回路の出
力が0レベルとなり、一方所定以下の低周波のと
きは波高値が電源電位のパルスがクランプ回路か
ら出力されて、これらを極めて容易かつ安定に判
別することができるようになつた。
According to this invention, the output of the monostable multivibrator becomes DC at high frequencies above a certain level, and this output is clamped to DC, so that the output of the clamp circuit becomes 0 level at high frequencies above a certain level. On the other hand, when the frequency is low below a predetermined value, a pulse whose peak value is the power supply potential is output from the clamp circuit, and these can now be discriminated extremely easily and stably.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一例の構成図、第2図、第3
図はその説明のための図、第4図、第5図は従来
の技術の説明のための図である。 1は入力端子、2は単安定マルチバイブレー
タ、3,4は直流クランプ回路を構成する素子、
5,6は平均化回路を構成する素子、7及び9〜
13はコンパレータを構成する素子、8は電源端
子、14は出力端子である。
Figure 1 is a configuration diagram of an example of the present invention, Figures 2 and 3.
The figure is a diagram for explaining the same, and FIGS. 4 and 5 are diagrams for explaining the conventional technology. 1 is an input terminal, 2 is a monostable multivibrator, 3 and 4 are elements constituting a DC clamp circuit,
5 and 6 are elements constituting an averaging circuit; 7 and 9-
13 is an element constituting a comparator, 8 is a power supply terminal, and 14 is an output terminal.

Claims (1)

【実用新案登録請求の範囲】 入力パルス信号を所定以上の高周波ではパルス
が無くなるように反転時間の設定された単安定マ
ルチバイブレータに供給し、 この単安定マルチバイブレータの出力を直流ク
ランプした後平均値化する手段を設け、 この平均値をコンパレータで判別するようにし
た2周波数判別回路。
[Scope of Claim for Utility Model Registration] An input pulse signal is supplied to a monostable multivibrator whose inversion time is set so that there are no pulses at high frequencies above a certain level, and the output of this monostable multivibrator is DC-clamped and then averaged. A two-frequency discrimination circuit is provided with a means for converting the average value into a value, and uses a comparator to discriminate the average value.
JP7923586U 1986-05-26 1986-05-26 Expired JPH0434555Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7923586U JPH0434555Y2 (en) 1986-05-26 1986-05-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7923586U JPH0434555Y2 (en) 1986-05-26 1986-05-26

Publications (2)

Publication Number Publication Date
JPS62190295U JPS62190295U (en) 1987-12-03
JPH0434555Y2 true JPH0434555Y2 (en) 1992-08-17

Family

ID=30928907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7923586U Expired JPH0434555Y2 (en) 1986-05-26 1986-05-26

Country Status (1)

Country Link
JP (1) JPH0434555Y2 (en)

Also Published As

Publication number Publication date
JPS62190295U (en) 1987-12-03

Similar Documents

Publication Publication Date Title
KR910009557B1 (en) Synchronous signal processing circuit
JPH0434555Y2 (en)
KR950006806Y1 (en) Frequency discriminator of input signal
US4805213A (en) Ring detector
US6005381A (en) Electrical signal phase detector
JP3239185B2 (en) Level measuring device
JPS593667Y2 (en) Shuyuukikenshiyutsusouchi
JPH0616233B2 (en) Sync signal polarity detection circuit
JPS6314530Y2 (en)
JPS6118462Y2 (en)
JPH0438391Y2 (en)
JPS624914Y2 (en)
JPS59825Y2 (en) Frequency discrimination circuit
JP2540553Y2 (en) LCD filter disconnection detector
JPS6033631Y2 (en) Self-output selection type one-shot circuit
KR900005904Y1 (en) Multiple Mode Switching Signal Detection Circuit
KR920006265Y1 (en) Circuit discriminating vertical prequency
KR930005607Y1 (en) Image signal detection circuit of vtr
JPS63149573A (en) Frequency discrimination circuit
KR0119811Y1 (en) Multi-mode distinction circuit
KR890001799B1 (en) Monitor mode switching and vertical synchronization signal polarity switching circuit
KR950006309Y1 (en) Change circuit of vertical & horizontal mode
JPH0310631U (en)
JPH02104034A (en) optical receiver circuit
JPS63165575U (en)