[go: up one dir, main page]

JPH04343553A - Voice recording/reproducing lsi - Google Patents

Voice recording/reproducing lsi

Info

Publication number
JPH04343553A
JPH04343553A JP11517791A JP11517791A JPH04343553A JP H04343553 A JPH04343553 A JP H04343553A JP 11517791 A JP11517791 A JP 11517791A JP 11517791 A JP11517791 A JP 11517791A JP H04343553 A JPH04343553 A JP H04343553A
Authority
JP
Japan
Prior art keywords
recording
address
memory
playback
audio signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11517791A
Other languages
Japanese (ja)
Inventor
Yoichi Matsumoto
洋一 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11517791A priority Critical patent/JPH04343553A/en
Publication of JPH04343553A publication Critical patent/JPH04343553A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve using efficiency based upon the application of variable length recording in a telephone set based upon the application of a voice recording/reproducing LSI. CONSTITUTION:A voice signal outputted from a microphone amplifier 1 is converted into PCM data by an A/D converter 2 and encoded as PCM data by an ADPCM encoder 5 and the encoded PCM data are stored in an external sound memory through a control circuit 10 and a memory interface 12. On the other hand, data stored in the external memory are decoded to PCM data by an ADPCM decoder 6 via a memory interface circuit 12 and control circuit 10 and the decoded data are converted into an analog voice signal by a D/A converter 3 and outputted. At the time of variable length recording, an offset address obtained by subtracting a fixed address value from the address value of a stop address register 8 is set up in an offset address register 9 so that an alarm tone can be outputted before a fixed time before the end of one recording area and the alarm tone is generated before the end of the recording area.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は音声録音再生LSIに関
し、特に留守番電話機において用いられる音声録音再生
LSIに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voice recording/playback LSI, and more particularly to a voice recording/playback LSI used in an answering machine.

【0002】0002

【従来の技術】従来、留守番電話機におけるメッセージ
の録音用としては、マイクロカセット・テープが録音媒
体として用いられているのが一般である。しかしながら
、最近においては、ICメモリの大容量化、ならびにビ
ット当りのコストの低価格化に伴ない、ICメモリにメ
ッセージを録音する固体録音方式が登場してきて注目を
浴びている。
2. Description of the Related Art Conventionally, microcassette tapes have generally been used as recording media for recording messages in answering machines. However, in recent years, as the capacity of IC memories has increased and the cost per bit has decreased, solid-state recording systems for recording messages on IC memories have emerged and are attracting attention.

【0003】当初においては、留守番電話機により録音
できる時間が短かいために、電話を受けた際の応答メッ
セージの発声が主な用途であったが、ICメモリの大容
量化に伴ない、今後は、伝言メッセージについても固体
録音化の方向にある。この固体録音方式の最大の利点は
、メッセージのランダムアクセスが可能になるというこ
とと、機械式のマイクロカセット・テープに比較して、
信頼度が大幅に向上されることである。
At first, the recording time of an answering machine was short, so the main use was to voice a response message when receiving a call, but with the increase in the capacity of IC memory, in the future There is also a trend toward solid-state recording of message messages. The biggest advantage of this solid-state recording method is that it enables random access of messages, and compared to mechanical microcassette tapes,
Reliability is greatly improved.

【0004】特に、留守番電話機の場合には、外出先か
ら電話のプッシュボタン信号を利用して留守板電話機を
制御し、留守番電話機に録音されたメッセージを聞くこ
とが重要な機能であるが、この場合に、メッセージのラ
ンダムアクセスができる固体録音においては、操作性が
大幅に向上されるという利点がある。
[0004] Particularly in the case of an answering machine, an important function is to control the answering machine from outside using the telephone's push-button signals and listen to messages recorded on the answering machine. In some cases, solid-state recording that allows random access to messages has the advantage of greatly improved operability.

【0005】図2に示されるのは、従来の録音再生LS
Iを示すブロック図であり、また、図3に示されるのは
、従来の録音再生LSIにより管理される音声メモリマ
ップを示す図である。
FIG. 2 shows a conventional recording/playback LS.
FIG. 3 is a block diagram showing an audio memory map managed by a conventional recording/playback LSI.

【0006】以下、従来の録音再生LSIによる録音再
生の動作について説明する。
[0006] The recording/playback operation by the conventional recording/playback LSI will be explained below.

【0007】先ず、録音については次の手順にて行われ
る。マイクアンプ13により増幅された音声信号は、A
/Dコンバータ14によりPCMデータ化されてADP
CMエンコーダ17に入力される。ADPCMエンコー
ダ17においては、前記PCMデータ化された音声信号
は圧縮符号化され、制御回路21およびメモリインタフ
ェース回路23を経由して、メモリインタフェース端子
72に接続される外部音声メモリ(図示されない)に格
納される。
[0007] First, recording is performed according to the following procedure. The audio signal amplified by the microphone amplifier 13 is A
/D converter 14 converts it into PCM data and converts it into ADP
It is input to the CM encoder 17. In the ADPCM encoder 17, the audio signal converted into PCM data is compressed and encoded, and stored in an external audio memory (not shown) connected to a memory interface terminal 72 via a control circuit 21 and a memory interface circuit 23. be done.

【0008】一方、再生は次のような手順により行われ
る。前記外部メモリに格納されたデータは、メモリイン
タフェース端子72、メモリインタフェース回路23お
よび制御回路23を経由してADPCMデコーダ18に
入力され、ADPCMデコーダ18において復号化され
てPCMデータとなり、D/Aコンバータ15に入力さ
れてアナログ音声信号に変換されて出力端子67より出
力される。
On the other hand, reproduction is performed by the following procedure. The data stored in the external memory is input to the ADPCM decoder 18 via the memory interface terminal 72, the memory interface circuit 23, and the control circuit 23, and is decoded in the ADPCM decoder 18 to become PCM data, which is then sent to the D/A converter. 15, is converted into an analog audio signal, and is output from an output terminal 67.

【0009】これらの録音および再生に関する制御作用
は、端子70に接続されるデータバスとホストCPUイ
ンタフェース端子71に接続される外部CPU(図示さ
れない)から、ホストCPUインタフェース回路22を
介して送られてくるコマンドが制御回路21に入力され
て解釈され、この解釈を介して制御回路21より出力さ
れる制御信号により行われる。
These control operations regarding recording and playback are sent via the host CPU interface circuit 22 from a data bus connected to the terminal 70 and an external CPU (not shown) connected to the host CPU interface terminal 71. The following command is input to the control circuit 21 and interpreted, and the control signal is output from the control circuit 21 through this interpretation.

【0010】ADPCMエンコーダ17において圧縮符
号化されたデータを格納する前記外部音声メモリは、図
3に示されるように、アドレステーブル101とデータ
領域102とにより構成されている。メモリ領域初期化
時においては、データ領域102は、図3に示されるよ
うに、録音領域1、2、……、Nの録音領域ごとに分割
される。また、アドレステーブル101は、スタートア
ドレス1、2、……、Nを含むスタートアドレステーブ
ルと、ストップアドレス1、2、……、Nを含むストッ
プアドレステーブルとにより構成されているが、スター
トアドレステーブルは、録音再生時の各録音領域の開始
アドレスを示すアドレスデータであり、また、ストップ
アドレステーブルは、録音再生時の各録音領域の終了ア
ドレスを示すアドレスデータである。
The external audio memory that stores the data compressed and encoded by the ADPCM encoder 17 is composed of an address table 101 and a data area 102, as shown in FIG. When initializing the memory area, the data area 102 is divided into recording areas 1, 2, . . . , N, as shown in FIG. Further, the address table 101 is composed of a start address table including start addresses 1, 2, ..., N, and a stop address table including stop addresses 1, 2, ..., N. is address data indicating the start address of each recording area during recording and playback, and the stop address table is address data indicating the end address of each recording area during recording and playback.

【0011】また、図2に示される従来の録音再生LS
Iにおいては、制御回路21による前述のアドレス制御
を行うために、アドレスカウンタ19とストップ・アド
レス・レジスタ20が備えられており、アドレスカウン
タ19においては、録音再生時における実行アドレスが
示される。録音開始時においては、アドレステーブル1
01より指定録音領域の前の録音領域のストップアドレ
スがアドレスカウンタ19にロードされ、録音開始アド
レスとして設定される。また、再生開始時においては、
アドレステーブル101より指定録音領域のスタートア
ドレスがアドレスカウンタ19にロードされ、再生開始
アドレスとして設定される。録音再生中においては、ア
ドレスカウンタ19に示されるアドレスで前記外部音声
メモリをアクセスした後に、順次インクリメントする。
Furthermore, the conventional recording/playback LS shown in FIG.
I is provided with an address counter 19 and a stop address register 20 in order to perform the above-mentioned address control by the control circuit 21, and the address counter 19 indicates an execution address during recording and playback. At the start of recording, address table 1
From 01, the stop address of the recording area before the designated recording area is loaded into the address counter 19 and set as the recording start address. Also, at the start of playback,
The start address of the designated recording area from the address table 101 is loaded into the address counter 19 and set as the playback start address. During recording and playback, after accessing the external audio memory at the address indicated in the address counter 19, the address counter 19 is incremented sequentially.

【0012】ストップ・アドレス・レジスタ20は、録
音再生処理の終了アドレスを示すレジスタであり、録音
開始時においては、アドレステーブル101より指定録
音領域の次の録音領域のスタートアドレスがロードされ
、録音終了アドレスとして設定される。再生開始時にお
いては、アドレステーブル101より指定録音領域のス
トップアドレスがロードされ、再生終了アドレスとして
設定される。録音再生中においては、アドレスカウンタ
19の内容と、ストップ・アドレス・レジスタ20の内
容とが随時比較照合される。そして、アドレスカウンタ
19の内容と、ストップ・アドレス・レジスタ20の内
容とが一致した場合には、録音再生処理は終了となる。 また、録音再生処理の終了は、端子70に接続される前
記データバスを介して、外部のCPUより与えられるコ
マンドによって行うことも可能である。
The stop address register 20 is a register indicating the end address of the recording/playback process. When recording starts, the start address of the recording area next to the designated recording area is loaded from the address table 101, and the recording ends. Set as address. At the start of playback, the stop address of the designated recording area is loaded from the address table 101 and set as the playback end address. During recording and playback, the contents of the address counter 19 and the contents of the stop address register 20 are compared and verified at any time. Then, when the contents of the address counter 19 and the contents of the stop address register 20 match, the recording/playback process ends. Further, the recording/reproducing process can also be terminated by a command given from an external CPU via the data bus connected to the terminal 70.

【0013】伝言メッセージを固体録音化した場合、操
作性は非常に向上されるが、録音時間はICメモリのコ
ストによる制限もあり、テープに比較すると短くせざる
を得ない。録音再生LSIにおいては、A/Dコンバー
タによりPCM化されたディジタルデータを圧縮してメ
モリの使用効率を高めている。現在、主流となっている
圧縮方式は、ADPCM方式であり、この場合において
は、音声データは18Kbps程度まで圧縮することが
できる。従って、伝言メッセージの録音用として、8ビ
ットのDRAMを設ける場合には、約444秒(7分4
0秒)の連続録音が可能となる。例えば、16録音領域
の固定長録音ができるように設定すると、1録音領域あ
たりの録音時間は約28秒となる。従って、固体録音化
した場合には、デープに比較すると録音時間が少なぐな
るため、できる限り効率の良い録音が必要となる。
[0013] When the message is recorded on a solid state, the operability is greatly improved, but the recording time is limited by the cost of the IC memory, so it has to be shorter than when using tape. In recording/playback LSIs, the A/D converter compresses PCM digital data to improve memory usage efficiency. Currently, the mainstream compression method is the ADPCM method, and in this case, audio data can be compressed to about 18 Kbps. Therefore, if an 8-bit DRAM is provided for recording a message, it will take about 444 seconds (7 minutes and 4 hours).
0 seconds) continuous recording is possible. For example, if the setting is made to allow fixed length recording in 16 recording areas, the recording time per recording area will be approximately 28 seconds. Therefore, since solid-state recording requires less recording time than tape recording, it is necessary to record as efficiently as possible.

【0014】録音効率を上げる方法として有効なものに
、(1)可変長録音という方法、および(2)1録音領
域が終了する以前(例えば、10秒前)に警告音を発生
させる方法がある。
[0014] Effective methods for increasing recording efficiency include (1) a method of variable length recording, and (2) a method of generating a warning sound before one recording area ends (for example, 10 seconds before). .

【0015】可変長録音とは、例えば、前述の固定長録
音の場合には、1録音領域あたりの録音時間である28
秒以前に(例えば10秒)メッセージが終了した場合、
残りの部分(18秒)は、未使用のまま、次の録音領域
に移行してしまうので、メモリの使用効率としては非常
に悪いものとなる。従って、1録音領域に前以て割あて
られている時間以前にメッセージが終了した場合には、
次の録音領域のスタートアドレスを自動的に変更して、
メモリを全部使用する方法である。また、1録音領域が
終了する以前に警告音を発生する方法というのは、固体
録音の場合においては、デープ録音のように、録音時間
を気にせずに伝言を伝えることは困難であるために、留
守番電話の方から、録音領域が終了する以前(例えば、
10秒)に警告音を出力し、話者に注意を喚起して、伝
言メッセージを効率よく伝えさせる方法である。話者に
は、予め応答メッセージにより警告音が発せられた場合
には、残り時間が例えば10秒であるということを伝え
ておく。
[0015] Variable length recording means, for example, in the case of the above-mentioned fixed length recording, the recording time per recording area is 28
If the message ends before seconds (e.g. 10 seconds),
The remaining portion (18 seconds) remains unused and is transferred to the next recording area, resulting in very poor memory usage efficiency. Therefore, if a message ends before the time allotted in advance to one recording area,
Automatically change the start address of the next recording area,
This method uses all memory. Also, the method of generating a warning sound before one recording area ends is because in the case of solid-state recording, it is difficult to convey a message without worrying about the recording time, as with tape recording. , from the answering machine, before the recording area ends (for example,
This method outputs a warning sound every 10 seconds) to draw the speaker's attention so that the message can be conveyed efficiently. The speaker is informed in advance that when a warning sound is emitted by the response message, the remaining time is, for example, 10 seconds.

【0016】[0016]

【発明が解決しようとする課題】上述した従来の音声録
音再生LSIは、音声メモリの使用効率を向上させるた
めには、前述の(1)可変長録音による方法か、または
(2)1録音領域が終了する以前に警告音を発生させる
方法の、何れか一方の方法を使用することが望ましい。 前述の固定長録音の場合においては、1録音領域の長さ
が決っているので、録音再生LSIを制御するホストC
PUにおいて時間測定が行われて、1録音領域が終了す
る一定時間前に警告音を出すように制御が行われればよ
いが、しかしながら、上記の可変長録音領域においては
、1録音領域の長さが録音時間によって不定であるため
に、ホストCPUにおいて時間管理を行い、1録音領域
が終了する以前に、警告音を発生するのが困難になると
いう欠点がある。
[Problems to be Solved by the Invention] In the conventional audio recording/playback LSI described above, in order to improve the usage efficiency of audio memory, it is necessary to use the above-mentioned (1) variable length recording method or (2) one recording area method. It is desirable to use one of the methods of generating a warning sound before the end of the process. In the case of fixed-length recording mentioned above, since the length of one recording area is fixed, the host C that controls the recording and playback LSI
It is sufficient if the time is measured in the PU and control is performed so that a warning sound is emitted a certain amount of time before the end of one recording area.However, in the variable length recording area mentioned above, the length of one recording area Since the time is undefined depending on the recording time, there is a drawback that it is difficult to perform time management in the host CPU and generate a warning sound before one recording area is completed.

【0017】[0017]

【課題を解決するための手段】本発明の音声録音再生L
SIは、音声信号をPCM化し、データ圧縮して符号化
された当該音声信号をICメモリに格納し、また前記符
号化された音声信号を、前記ICメモリから読出して復
号化し、再生出力する音声録音再生LSIにおいて、前
記音声信号の録音・再生時に、前記ICメモリの実行ア
ドレスを示すアドレスカウンタと、録音再生処理の終了
アドレスを示すストップ・アドレス・レジスタと、前記
ストップ・アドレス・レジスタのアドレス値を基準とし
て、当該アドレス値より一定アドレスを差引いたオフセ
ットアドレスを設定するオフセット・アドレス・レジス
タとを備え、音声信号録音時に、前記オフセットアドレ
スにおいて、録音終了に近いことを知らせる警告音を発
生する機能を有することを特徴としている。
[Means for solving the problem] Audio recording and playback L of the present invention
The SI converts an audio signal into PCM, compresses the data, stores the encoded audio signal in an IC memory, reads out the encoded audio signal from the IC memory, decodes it, and reproduces and outputs the audio signal. In the recording and playback LSI, when recording and playing back the audio signal, an address counter indicating an execution address of the IC memory, a stop address register indicating an end address of recording and playback processing, and an address value of the stop address register. and an offset address register for setting an offset address by subtracting a certain address from the address value, and a function to generate a warning sound at the offset address when recording an audio signal to notify that the end of recording is near. It is characterized by having the following.

【0018】[0018]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings.

【0019】図1は本発明の一実施例を示すブロック図
である。図1に示されるように、本実施例は、マイクア
ンプ1と、A/Dコンバータ2と、D/Aコンバータ3
と、プッシュボタン信号検出レジーバ4と、ADPCM
エンコーダ5と、ADPCMデコーダ6と、アドレスカ
ウンタ7と、ストップ・アドレス・レジスタ8と、オフ
セット・アドレス・レジスタ9と、制御回路10と、ホ
ストCPUインタフェース回路11と、メモリインタフ
ェース回路12とを備えて構成される。
FIG. 1 is a block diagram showing one embodiment of the present invention. As shown in FIG. 1, this embodiment includes a microphone amplifier 1, an A/D converter 2, and a D/A converter 3.
, push button signal detection receiver 4, and ADPCM
Comprising an encoder 5, an ADPCM decoder 6, an address counter 7, a stop address register 8, an offset address register 9, a control circuit 10, a host CPU interface circuit 11, and a memory interface circuit 12. configured.

【0020】本発明の音声録音再生LSIにおいて管理
される音声メモリマップは、従来例の場合と同様に、図
3に示されるように、スタートアドレス1、2、……、
Nを含むスタートアドレステーブル、およびストップア
ドレス1、2、……、Nを含むストップアドレステーブ
ルにより形成されるアドレステーブル101と、録音領
域1、2、……、Nにより形成されるデータ領域102
とにより構成される。
The audio memory map managed in the audio recording/playback LSI of the present invention has start addresses 1, 2, . . . , as shown in FIG. 3, as in the conventional example.
An address table 101 formed by a start address table including N and a stop address table including stop addresses 1, 2, . . . , N, and a data area 102 formed by recording areas 1, 2, .
It is composed of

【0021】初期化時には、データ領域102は録音領
域ごとに分割される。スタートアドレス1、2、……、
Nを含むスタートアドレステーブルは、録音再生時にお
ける各録音領域の開始を示すアドレスデータであり、ま
た、ストップアドレス1、2、……、Nを含むストップ
アドレステーブルは、録音再生時の終了アドレスを示す
アドレスデータである。
At the time of initialization, the data area 102 is divided into recording areas. Start address 1, 2,...
The start address table containing N is address data that indicates the start of each recording area during recording and playback, and the stop address table containing stop addresses 1, 2, ..., N indicates the end address during recording and playback. This is the address data shown.

【0022】また、図1に示される本実施例において、
本発明の従来例との相違点は、本実施例においては、制
御回路10による制御作用に関連して、新たにオフセッ
ト・アドレス・レシスタ9が付加されていることである
。このオフセット・アドレス・レジスタ9の機能は、可
変長録音時において、1録音領域が終了する一定時間前
において所定の警告音が出せるように、ストップ・アド
レス・レジスタ8のアドレスから、一定のアドレスを差
引いたアドレス即ちオフセットアドレスに対応して前記
警告音を発生させることにある。このオフセット・アド
レス・レジスタ9以外の構成要素の動作については前述
の従来例の場合と同様であり、その説明が省略する。 オフセット・アドレス・レジスタ9の機能により、可変
長録音時において、1録音領域が終了する以前に警告音
が発生されるという課題は解決される。
Furthermore, in this embodiment shown in FIG.
The difference between the present invention and the conventional example is that in this embodiment, an offset address register 9 is newly added in connection with the control action by the control circuit 10. The function of this offset address register 9 is to set a fixed address from the address of the stop address register 8 so that a predetermined warning sound can be output at a fixed time before one recording area ends during variable length recording. The purpose is to generate the warning sound in response to the subtracted address, that is, the offset address. The operations of the components other than the offset address register 9 are the same as in the conventional example described above, and their explanation will be omitted. The function of the offset address register 9 solves the problem that a warning sound is generated before one recording area ends during variable length recording.

【0023】[0023]

【発明の効果】以上説明したように、本発明は、ストッ
プ・アドレス・レジスタの値を基準として、このアドレ
スより一定のアデレスを差引いたオフセットアドレスに
対応する時間に、録音終了の近いことを知らせる警告音
を発生させることにより、可変長録音領域を採用した場
合においても、録音終了前の適当な時機に警告音を発生
することが可能となり、可変長録音による使用効率のよ
い音声録音再生LSIを供給することができるという効
果がある。
As explained above, the present invention notifies that the end of recording is near at a time corresponding to an offset address obtained by subtracting a certain address from this address, based on the value of the stop address register. By generating a warning sound, even when a variable length recording area is adopted, it is possible to generate a warning sound at an appropriate time before the end of recording, making it possible to use an audio recording and playback LSI with high usage efficiency due to variable length recording. The effect is that it can be supplied.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】従来例を示すブロック図である。FIG. 2 is a block diagram showing a conventional example.

【図3】音声データ用メモリのメモリマップを示す図で
ある。
FIG. 3 is a diagram showing a memory map of an audio data memory.

【符号の説明】[Explanation of symbols]

1、13    マイクアンプ 2、14    A/Dコンバータ 3、15    D/Aコンバータ 4、15    プッシュボタン信号検出レシーバ5、
17    ADPCMエンコーダ6、18    A
DPCMデコーダ 7、19    アドレスカウンタ 8、20    ストップ・アドレス・レジスタ9  
  オフセット・アドレス・レジスタ10、21   
 制御回路
1, 13 Microphone amplifier 2, 14 A/D converter 3, 15 D/A converter 4, 15 Push button signal detection receiver 5,
17 ADPCM encoder 6, 18 A
DPCM decoder 7, 19 Address counter 8, 20 Stop address register 9
Offset address register 10, 21
control circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  音声信号をPCM化し、データ圧縮し
て符号化された当該音声信号をICメモリに格納し、ま
た前記符号化された音声信号を、前記ICメモリから読
出して復号化し、再生出力する音声録音再生LSIにお
いて、前記音声信号の録音・再生時に、前記ICメモリ
の実行アドレスを示すアドレスカウンタと、録音再生処
理の終了アドレスを示すストップ・アドレス・レジスタ
と、前記ストップ・アドレス・レジスタのアドレス値を
基準として、当該アドレス値より一定アドレスを差引い
たオフセットアドレスを設定するオフセット・アドレス
・レジスタと、を備え、音声信号録音時に、前記オフセ
ットアドレスにおいて、録音終了に近いことを知らせる
警告音を発生する機能を有することを特徴とする音声録
音再生LSI。
Claim 1: Converting an audio signal into PCM, storing the encoded audio signal in an IC memory, reading out the encoded audio signal from the IC memory, decoding it, and outputting the reproduced audio signal. In an audio recording/playback LSI that performs recording/playback of the audio signal, an address counter indicating an execution address of the IC memory, a stop address register indicating an end address of recording/playback processing, and a stop address register of the stop address register are provided. an offset address register for setting an offset address by subtracting a certain address from the address value with the address value as a reference, and when recording an audio signal, a warning sound is generated at the offset address to notify that the end of recording is near. A voice recording/playback LSI characterized by having a function of generating voice.
JP11517791A 1991-05-21 1991-05-21 Voice recording/reproducing lsi Pending JPH04343553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11517791A JPH04343553A (en) 1991-05-21 1991-05-21 Voice recording/reproducing lsi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11517791A JPH04343553A (en) 1991-05-21 1991-05-21 Voice recording/reproducing lsi

Publications (1)

Publication Number Publication Date
JPH04343553A true JPH04343553A (en) 1992-11-30

Family

ID=14656258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11517791A Pending JPH04343553A (en) 1991-05-21 1991-05-21 Voice recording/reproducing lsi

Country Status (1)

Country Link
JP (1) JPH04343553A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6076052A (en) * 1996-10-31 2000-06-13 Uniden Corporation Message playback device and message playback method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6076052A (en) * 1996-10-31 2000-06-13 Uniden Corporation Message playback device and message playback method

Similar Documents

Publication Publication Date Title
US6388961B1 (en) Recording apparatus, playback apparatus, recording method, and playback method
KR100204720B1 (en) Digital information system, digital voice signal process circuit and signal conversion circuit
JPH10222199A (en) Method and system for recording a digital signal on a storage element
JP4012976B2 (en) Oral recording and recording / playback equipment
JPH04343553A (en) Voice recording/reproducing lsi
US6738944B1 (en) Digital data recording and reproducing apparatus
US8620137B2 (en) Method and apparatus for defining entry point in a data stream
EP1176598A2 (en) Digital recording and reproducing apparatus
KR20020069255A (en) Reproducing arrangement for the reproduction of compressed data in a multi-speed reproducing mode
JPH0368399B2 (en)
JP3217590B2 (en) Message playback device
JPS6011896A (en) Voice recorder
JPS58218677A (en) Electronic timepiece having voice storing function
JP2000115352A (en) Telephone set provided with automatic answering function and method for recording message data
JPH06230799A (en) Signal recorder
JPH0422596Y2 (en)
JP2001034295A (en) Speech message recording and reproduction system
JP3334236B2 (en) Recording and playback system
JP2004205679A (en) Apparatus and method for audio data processing
JPS5897171A (en) Editing point detection circuit for electronic edition
JPH0669998A (en) Reproduction method for voice signal
JPS60246160A (en) Automatic response device of voice analysis and synthesis system
JPH01149654A (en) Automatic answering telephone set
JPH01205795A (en) Electronic message device
JPH07203009A (en) Automatic answering telephone system