[go: up one dir, main page]

JPH04333228A - Dry-etching device - Google Patents

Dry-etching device

Info

Publication number
JPH04333228A
JPH04333228A JP10291191A JP10291191A JPH04333228A JP H04333228 A JPH04333228 A JP H04333228A JP 10291191 A JP10291191 A JP 10291191A JP 10291191 A JP10291191 A JP 10291191A JP H04333228 A JPH04333228 A JP H04333228A
Authority
JP
Japan
Prior art keywords
etched
etching
semiconductor wafer
protection cover
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10291191A
Other languages
Japanese (ja)
Inventor
Koichi Fujita
光一 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10291191A priority Critical patent/JPH04333228A/en
Publication of JPH04333228A publication Critical patent/JPH04333228A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To reduce the dispersion in etching rate and etching shape during the dry-etching step of a semiconductor device. CONSTITUTION:A taper part 5a is provided on the fitting part of an etched semiconductor wafer 3 of the electrode protective cover 5 of the title dry-etching device and then the deformation in the boundary between plasma and ion sheath layers is diminished so as to enhance the surface evenness of said semiconductor wafer 3 thereby displaying the characteristics of the title dry-etching device.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、半導体装置に係り、特
にドライエッチングを行う際の被加工物の面内均一性の
向上を実現したドライエッチング装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to a dry etching apparatus that improves the in-plane uniformity of a workpiece during dry etching.

【0002】0002

【従来の技術】図4は従来のドライエッチング装置の一
例である反応性イオンエッチング装置のドライエッチン
グ処理時のウエハ装着部分の断面図であり、この図にお
いて、1は反応性イオンエッチング装置のプラズマ発生
のための金属電極、8はドライエッチング時に金属電極
1がエッチングされないように保護するための石英もし
くは炭素系樹脂製の電極保護カバー、3はこの電極保護
カバー8上に装着した被エッチング半導体ウエハ、4は
ドライエッチング時に生じるプラズマ・イオンシース層
境界である。
2. Description of the Related Art FIG. 4 is a cross-sectional view of a wafer mounting part during dry etching processing in a reactive ion etching apparatus, which is an example of a conventional dry etching apparatus. 8 is a metal electrode for generation, 8 is an electrode protection cover made of quartz or carbon-based resin to protect the metal electrode 1 from being etched during dry etching, 3 is a semiconductor wafer to be etched mounted on this electrode protection cover 8. , 4 are plasma/ion sheath layer boundaries that occur during dry etching.

【0003】図5は他の従来のドライエッチング装置の
ウエハ装着部の断面図であり、この図において、1は金
属電極、3は被エッチング半導体ウエハ、9は図4の電
極保護カバー8の被エッチング半導体ウエハ3の装着部
位を穿孔して、落し込み部2を形成し、被エッチング半
導体ウエハ3が金属電極1に接触するようにした落し込
み式電極保護カバーである。
FIG. 5 is a cross-sectional view of a wafer mounting part of another conventional dry etching apparatus. In this figure, 1 is a metal electrode, 3 is a semiconductor wafer to be etched, and 9 is a cover of the electrode protection cover 8 of FIG. This is a drop-in type electrode protection cover in which a hole is formed in the mounting area of the etched semiconductor wafer 3 to form a drop-in part 2 so that the semiconductor wafer 3 to be etched comes into contact with the metal electrode 1.

【0004】0004

【発明が解決しようとする課題】次に、従来のドライエ
ッチング装置を用いた半導体装置の加工方法について説
明する。図4において、微量のエッチングガスを含む真
空中にて、金属電極1と被エッチング半導体ウエハ3上
方にある電極(図示はしていない)に高周波電力を印加
した状態では、プラズマ・イオンシース層境界4の上方
ではプラズマが発生し、下方ではイオンシース層が発生
しており、プラズマ・イオンシース層境界4が正に、金
属電極1が負に帯電する。ここで、プラズマ発生層中に
発生するイオンがイオンシース層の電界により金属電極
1方向に加速され、被エッチング半導体ウエハ3に衝突
し、被エッチング半導体ウエハ3の被エッチング物と反
応し、その生成物が被エッチング半導体ウエハ3より離
散し、エッチング処理が進行する。この方法で、ドライ
エッチング処理を行った場合、被エッチング半導体ウエ
ハ3の厚み等によりプラズマ・イオンシース層境界4の
形状が変形する。このため、特に被エッチング半導体ウ
エハ3の周辺部では、非垂直方向にイオンが衝突するの
で、エッチング速度,エッチング形状のバラツキが増加
する。
Next, a method of processing a semiconductor device using a conventional dry etching apparatus will be explained. In FIG. 4, when high-frequency power is applied to the metal electrode 1 and the electrode (not shown) above the semiconductor wafer 3 to be etched in a vacuum containing a trace amount of etching gas, the plasma-ion sheath layer boundary Plasma is generated above 4, and an ion sheath layer is generated below, so that the plasma/ion sheath layer boundary 4 is positively charged and the metal electrode 1 is negatively charged. Here, ions generated in the plasma generation layer are accelerated in the direction of the metal electrode 1 by the electric field of the ion sheath layer, collide with the semiconductor wafer 3 to be etched, react with the object to be etched on the semiconductor wafer 3 to be etched, and generate The objects are separated from the semiconductor wafer 3 to be etched, and the etching process progresses. When dry etching is performed using this method, the shape of the plasma-ion sheath layer boundary 4 is deformed depending on the thickness of the semiconductor wafer 3 to be etched. For this reason, ions collide in a non-vertical direction, particularly in the peripheral area of the semiconductor wafer 3 to be etched, so that variations in the etching rate and etching shape increase.

【0005】また、エッチングの異方性を向上させる目
的で、図5に示すように、被エッチング半導体ウエハ3
の装着部位の電極保護カバーを穿孔して、落し込み部2
を形成した落し込み式電極保護カバー9を用い、被エッ
チング半導体ウエハ3を金属電極1に直接に接触させ、
エッチングガスのイオンの直進性を向上させる方法が用
いられている。しかし、この例の場合にも被エッチング
半導体ウエハ3の周辺部でのエッチング速度,エッチン
グ形状のバラツキは避けられない。
Furthermore, in order to improve the etching anisotropy, as shown in FIG.
Drill a hole in the electrode protection cover at the installation site and insert the drop-in part 2.
The semiconductor wafer 3 to be etched is brought into direct contact with the metal electrode 1 using a drop-in electrode protection cover 9 formed with a
A method is used to improve the straightness of ions in etching gas. However, even in this example, variations in the etching rate and etching shape in the peripheral area of the semiconductor wafer 3 to be etched are unavoidable.

【0006】上記のように、従来の反応性イオンによる
ドライエッチング方法では、被エッチング半導体ウエハ
3の周辺部のプラズマ・イオンシース層境界4が変形す
るので、エッチングガスのイオンが被エッチング半導体
ウエハ3に対し、非垂直に衝突し、エッチング速度,エ
ッチング形状のバラツキが生じる等の問題点があった。
As described above, in the conventional dry etching method using reactive ions, the plasma/ion sheath layer boundary 4 in the peripheral area of the semiconductor wafer 3 to be etched is deformed, so that the ions of the etching gas are transferred to the semiconductor wafer 3 to be etched. However, there were problems such as non-perpendicular collision, resulting in variations in etching speed and etching shape.

【0007】本発明は、上記のような問題点を解消する
ためになされたもので、被エッチング半導体ウエハの被
エッチング部位の良好な形状と、ウエハ面内のエッチン
グ速度,エッチング形状のバラツキを低減した半導体装
置を得ることを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and improves the shape of the etched portion of the semiconductor wafer to be etched and reduces the variation in etching speed and etched shape within the wafer surface. The purpose of the present invention is to obtain a semiconductor device with a high temperature.

【0008】[0008]

【課題を解決するための手段】本発明に係る半導体装置
は、被エッチング半導体ウエハ側の金属電極上の電極保
護カバーの落し込み部に外側からこの落し込み部に向っ
て下降するテーパ部を形成したものである。
[Means for Solving the Problems] In a semiconductor device according to the present invention, a tapered portion is formed in the depressed portion of the electrode protection cover on the metal electrode on the side of the semiconductor wafer to be etched, descending from the outside toward the depressed portion. This is what I did.

【0009】[0009]

【作用】本発明における半導体装置は、被エッチング半
導体ウエハ側の電極保護カバーの落し込み部周辺にテー
パ部を設けることにより、エッチング時のプラズマ・イ
オンシース層境界の変形が低減され、被エッチング半導
体ウエハに対しエッチングガスイオンが垂直に衝突する
ことで、面内のエッチング速度,形状のバラツキが低減
され、面内均一性が向上する。
[Function] In the semiconductor device of the present invention, by providing a tapered portion around the depressed portion of the electrode protection cover on the side of the semiconductor wafer to be etched, deformation of the plasma/ion sheath layer boundary during etching is reduced, and the semiconductor device to be etched is By colliding the etching gas ions perpendicularly to the wafer, variations in the etching rate and shape within the plane are reduced, and uniformity within the plane is improved.

【0010】0010

【実施例】以下、本発明の一実施例を図について説明す
る。図1は本発明の一実施例を示す反応性イオンエッチ
ング装置のウエハ装着部分の断面図であり、1は金属電
極、5は電極保護カバーで、その落し込み部2の周辺に
テーパ角θ1の外側から落し込み部2に向かって下降す
るテーパ部5aが形成されている。3は被エッチング半
導体ウエハで、前記落し込み部2に装着される。4はプ
ラズマ・イオンシース層境界である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view of a wafer mounting part of a reactive ion etching apparatus showing an embodiment of the present invention, in which 1 is a metal electrode, 5 is an electrode protection cover, and a taper angle θ1 is formed around the depressed portion 2. A tapered portion 5a that descends from the outside toward the depressed portion 2 is formed. Reference numeral 3 denotes a semiconductor wafer to be etched, which is mounted in the depressed portion 2 . 4 is the plasma/ion sheath layer boundary.

【0011】図2は本発明の他の実施例を示す図で、6
は着脱式の電極保護カバーであり、その落し込み部2の
周辺にテーパ角θ2のテーパ部6aを備えており、この
テーパ部6aは着脱自在となっている。なお、その他は
図1と同じものを示している。
FIG. 2 is a diagram showing another embodiment of the present invention.
is a removable electrode protection cover, which is provided with a tapered portion 6a having a taper angle θ2 around the depressed portion 2, and this tapered portion 6a is removable. Note that the other parts are the same as in FIG. 1.

【0012】図3は本発明のさらに他の実施例を示す図
で、7は着脱式で、かつ高さ調整付の電極保護カバーで
あり、その落し込み部2の周辺にテーパ角θ3の着脱式
のテーパ部7aを備えているとともに、被エッチング半
導体ウエハ3の位置の高さtを調整できるようになって
いる。
FIG. 3 is a diagram showing still another embodiment of the present invention. Reference numeral 7 denotes a removable electrode protection cover with height adjustment. In addition to being provided with a taper portion 7a of the formula, the height t of the position of the semiconductor wafer 3 to be etched can be adjusted.

【0013】次に、各実施例の動作について説明する。 図1はドライエッチング処理時の断面図であり、ドライ
エッチング処理時にテーパ角θ1の付いたテーパ部5a
を備えた電極保護カバー5を用いることにより、プラズ
マ・イオンシース層境界4の変形が従来より少なくなり
、被エッチング半導体ウエハ3に対し、エッチングガス
イオンが周辺部でもほぼ垂直に衝突するので、エッチン
グ速度,エッチング形状のバラツキは従来より低減され
る。
Next, the operation of each embodiment will be explained. FIG. 1 is a cross-sectional view during the dry etching process, in which a tapered portion 5a with a taper angle θ1 is formed during the dry etching process.
By using the electrode protection cover 5 equipped with the above, the deformation of the plasma/ion sheath layer boundary 4 is reduced compared to the conventional one, and the etching gas ions collide almost perpendicularly to the semiconductor wafer 3 to be etched even in the periphery. Variations in speed and etching shape are reduced compared to conventional methods.

【0014】また、図2は被エッチング半導体ウエハ3
上の被エッチング物,エッチングガス,電極間隔等の条
件についてエッチング速度.形状のバラツキを最小とす
るために、テーパ角θ2を各種変更できるように、着脱
式にし最適なテーパ角θ2を選択することができるテー
パ部6aを備えた電極保護カバー6を用いることにより
、エッチング条件の最適化がはかれる。
FIG. 2 also shows a semiconductor wafer 3 to be etched.
Etching speed under conditions such as the object to be etched, etching gas, and electrode spacing. In order to minimize the variation in shape, the electrode protection cover 6 is removable and has a tapered part 6a that allows the taper angle θ2 to be changed in various ways so that the optimum taper angle θ2 can be selected. Conditions are optimized.

【0015】さらに、図3は、図2の実施例の電極保護
カバー5のテーパ角θ1の変更に加え、金属電極1と被
エッチング半導体ウエハ3の距離を被エッチング半導体
ウエハ3直下の電極保護カバー7の着脱式のテーパ部7
aの厚みtによりコントロールできるようにした高さ調
整付の電極保護カバー7を設けたもので、被エッチング
半導体ウエハ3のエッチング速度,エッチング形状のコ
ントロールができ、さらにこれらのバラツキの低減を図
れるような電極保護カバーのテーパ角,高さを求めるこ
とが可能となる。
Furthermore, in addition to changing the taper angle θ1 of the electrode protection cover 5 of the embodiment shown in FIG. 2, FIG. 7 removable taper part 7
Equipped with an electrode protection cover 7 with height adjustment that can be controlled by the thickness t of a, the etching speed and etching shape of the semiconductor wafer 3 to be etched can be controlled, and variations in these can be reduced. This makes it possible to determine the taper angle and height of the electrode protection cover.

【0016】なお、上記実施例では、各電極保護カバー
のテーパ断面は直線であったが、2次曲線,双曲線,指
数曲線等の曲線でも構わない。また、被エッチング半導
体ウエハ3の材料はSiを始め、GaAs,InP等化
合物半導体のいずれでもよい。また、被エッチング物は
、前記被エッチング半導体ウエハ3およびウエハ上の酸
化膜,窒化膜,金属薄膜等いずれでも構わない。
In the above embodiment, the tapered cross section of each electrode protection cover was a straight line, but it may also be a quadratic curve, a hyperbola, an exponential curve, or the like. Further, the material of the semiconductor wafer 3 to be etched may be any of compound semiconductors such as Si, GaAs, and InP. Further, the object to be etched may be the semiconductor wafer 3 to be etched, an oxide film, a nitride film, a metal thin film, etc. on the wafer.

【0017】さらに、電極保護カバーの材質は石英なら
びに各種炭素系樹脂等同等の効果を奏するものならいず
れでもよい。また、ドライエッチング装置は、RIE,
プラズマエッチング等いずれの方式の装置でも構わない
Furthermore, the electrode protective cover may be made of any material that provides the same effect, such as quartz or various carbon-based resins. In addition, dry etching equipment includes RIE,
Any type of apparatus such as plasma etching may be used.

【0018】[0018]

【発明の効果】以上説明したように、本発明によれば、
ドライエッチング装置の電極保護カバーの被エッチング
半導体ウエハの落し込み部にテーパ部を設けたので、被
エッチング半導体ウエハのエッチング速度,形状のバラ
ツキを低減でき、様々な被エッチング面の面内均一性が
図れる効果がある。
[Effects of the Invention] As explained above, according to the present invention,
Since a tapered part is provided in the part of the electrode protection cover of the dry etching equipment into which the semiconductor wafer to be etched falls, it is possible to reduce variations in the etching speed and shape of the semiconductor wafer to be etched, and to improve the in-plane uniformity of various surfaces to be etched. There are effects that can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例を説明するためのドライエッ
チング装置のウエハ装着部分の断面図である。
FIG. 1 is a sectional view of a wafer mounting portion of a dry etching apparatus for explaining an embodiment of the present invention.

【図2】本発明の他の実施例を説明するためのドライエ
ッチング装置のウエハ装着部分の断面図である。
FIG. 2 is a cross-sectional view of a wafer mounting portion of a dry etching apparatus for explaining another embodiment of the present invention.

【図3】本発明のさらに他の実施例を説明するためのド
ライエッチング装置のウエハ装着部分の断面図である。
FIG. 3 is a sectional view of a wafer mounting portion of a dry etching apparatus for explaining still another embodiment of the present invention.

【図4】従来のドライエッチング装置のウエハ装着部分
の断面図である。
FIG. 4 is a cross-sectional view of a wafer mounting portion of a conventional dry etching apparatus.

【図5】従来の他の例を説明するためのドライエッチン
グ装置のウエハ装着部分の断面図である。
FIG. 5 is a cross-sectional view of a wafer mounting portion of a dry etching apparatus for explaining another conventional example.

【符号の説明】[Explanation of symbols]

1  金属電極 2  落し込み部 3  被エッチング半導体ウエハ 4  プラズマ・イオンシース層境界 5  電極保護カバー 6  着脱式の電極保護カバー 7  高さ調整付の電極保護カバー 1 Metal electrode 2 Dropping part 3 Semiconductor wafer to be etched 4 Plasma/ion sheath layer boundary 5 Electrode protection cover 6. Removable electrode protection cover 7. Electrode protection cover with height adjustment

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】落し込み部を有する電極保護カバーを備え
、この落し込み部に被エッチング半導体ウエハを装着し
てエッチングを行うドライエッチング装置において、前
記電極保護カバーの落し込み部に外側からこの落し込み
部に向って下降するテーパ部を設けたことを特徴とする
ドライエッチング装置。
Claims: 1. A dry etching apparatus comprising an electrode protection cover having a recessed part, in which a semiconductor wafer to be etched is mounted on the recessed part and etched; A dry etching apparatus characterized by having a tapered part that descends toward the indented part.
JP10291191A 1991-05-09 1991-05-09 Dry-etching device Pending JPH04333228A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10291191A JPH04333228A (en) 1991-05-09 1991-05-09 Dry-etching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10291191A JPH04333228A (en) 1991-05-09 1991-05-09 Dry-etching device

Publications (1)

Publication Number Publication Date
JPH04333228A true JPH04333228A (en) 1992-11-20

Family

ID=14340041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10291191A Pending JPH04333228A (en) 1991-05-09 1991-05-09 Dry-etching device

Country Status (1)

Country Link
JP (1) JPH04333228A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529657A (en) * 1993-10-04 1996-06-25 Tokyo Electron Limited Plasma processing apparatus
JP2001516948A (en) * 1997-09-16 2001-10-02 アプライド マテリアルズ インコーポレイテッド Shield or ring surrounding semiconductor workpiece in plasma chamber

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529657A (en) * 1993-10-04 1996-06-25 Tokyo Electron Limited Plasma processing apparatus
JP2001516948A (en) * 1997-09-16 2001-10-02 アプライド マテリアルズ インコーポレイテッド Shield or ring surrounding semiconductor workpiece in plasma chamber

Similar Documents

Publication Publication Date Title
CN100392791C (en) Techniques for Improving Etch Rate Uniformity
US4427516A (en) Apparatus and method for plasma-assisted etching of wafers
EP1336191B1 (en) Stepped upper electrode for plasma processing uniformity
KR100281241B1 (en) Plasma etching by changing the lattice plane of the top of Faraday box
US6620737B2 (en) Plasma etching method
US3988564A (en) Ion beam micromachining method
KR20000057465A (en) Methods for reducing plasma-induced charging damage
US6482747B1 (en) Plasma treatment method and plasma treatment apparatus
US20050126711A1 (en) Plasma processing apparatus
US5277740A (en) Apparatus and method for forming a fine pattern
US20230087442A1 (en) Multi process air gap formation
US5810932A (en) Plasma generating apparatus used for fabrication of semiconductor device
JPH04333228A (en) Dry-etching device
US5213659A (en) Combination usage of noble gases for dry etching semiconductor wafers
US6506687B1 (en) Dry etching device and method of producing semiconductor devices
US5228940A (en) Fine pattern forming apparatus
US20040169009A1 (en) Dry developing method
KR20010042105A (en) Self-aligned contacts for semiconductor device
JP2949731B2 (en) Method for manufacturing semiconductor device
US6806200B2 (en) Method of improving etch uniformity in deep silicon etching
JPS60120525A (en) Method for reactive ion etching
JP2515833B2 (en) Microwave plasma processing method
JPH08203869A (en) Method and system for plasma processing
JP3028860B2 (en) Dry etching method
JPH0770510B2 (en) Plasma processing device