JPH04317205A - Ｆｅｔ増幅器 - Google Patents
Ｆｅｔ増幅器Info
- Publication number
- JPH04317205A JPH04317205A JP3085159A JP8515991A JPH04317205A JP H04317205 A JPH04317205 A JP H04317205A JP 3085159 A JP3085159 A JP 3085159A JP 8515991 A JP8515991 A JP 8515991A JP H04317205 A JPH04317205 A JP H04317205A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- fet
- input conditions
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、入力条件の変化を検知
して入力条件に応じた効率の補償を行なうＦＥＴ増幅器
に関する。
して入力条件に応じた効率の補償を行なうＦＥＴ増幅器
に関する。
【０００２】
【従来の技術】一般に、マイクロ波通信、衛星通信等に
用いられるＦＥＴ増幅器においては、周囲温度や使用周
波数等の使用条件に対して効率の安定であることが望ま
れる。図５は従来の温度補償付のＦＥＴ増幅器を示す回
路図である。同図において、５は入力端子２０からのマ
イクロ波を増幅して出力端子２１から出力するＦＥＴ、
６は温度変化を抵抗値の変化として取り出すサーミスタ
、７〜９はサーミスタ６と組み合わせて所定の分圧比の
電圧を作りＦＥＴ５にゲートバイアスとして印加する抵
抗、２２は直流阻止のためのコンデンサ、２３はマイク
ロ波の電源系への回り込みを阻止するインダクタである
。
用いられるＦＥＴ増幅器においては、周囲温度や使用周
波数等の使用条件に対して効率の安定であることが望ま
れる。図５は従来の温度補償付のＦＥＴ増幅器を示す回
路図である。同図において、５は入力端子２０からのマ
イクロ波を増幅して出力端子２１から出力するＦＥＴ、
６は温度変化を抵抗値の変化として取り出すサーミスタ
、７〜９はサーミスタ６と組み合わせて所定の分圧比の
電圧を作りＦＥＴ５にゲートバイアスとして印加する抵
抗、２２は直流阻止のためのコンデンサ、２３はマイク
ロ波の電源系への回り込みを阻止するインダクタである
。
【０００３】上記の構成において、温度（℃）がＴ１お
よびＴ２の時のサーミスタ６の抵抗値をＲＴ１、ＲＴ２
とすると、一般に次のような式（１）が成立する。なお
、Ｂは定数である。
よびＴ２の時のサーミスタ６の抵抗値をＲＴ１、ＲＴ２
とすると、一般に次のような式（１）が成立する。なお
、Ｂは定数である。
【０００４】
【数１】
また、ゲートバイアス用の負電源電圧をＶＣとすると、
温度Ｔ１ の時のＦＥＴ５のゲート電圧ＶＧ１は次のよ
うな式（２）で与えられる。
温度Ｔ１ の時のＦＥＴ５のゲート電圧ＶＧ１は次のよ
うな式（２）で与えられる。
【０００５】
【数２】
そして、温度がＴ１からＴ２に変化した時にＦＥＴ５の
効率が変化するため、ゲートバイアス電圧を変えること
により効率を一定にできる。すなわち、温度Ｔ２の時の
ＦＥＴ５のゲート電圧ＶＧ２は次のような式（３）とな
る。
効率が変化するため、ゲートバイアス電圧を変えること
により効率を一定にできる。すなわち、温度Ｔ２の時の
ＦＥＴ５のゲート電圧ＶＧ２は次のような式（３）とな
る。
【０００６】
【数３】
これにより、式（１）〜（３）から定数Ｂが求まる。す
なわち、適切な定数Ｂを持つサーミスタを選べば、温度
Ｔ１とＴ２でＦＥＴの効率を一定とすることができる。
なわち、適切な定数Ｂを持つサーミスタを選べば、温度
Ｔ１とＴ２でＦＥＴの効率を一定とすることができる。
【０００７】
【発明が解決しようとする課題】上述した従来のＦＥＴ
増幅器は、Ｔ１とＴ２の２つの温度での補償を行なうだ
けで、全ての温度での補償が行なえず、増幅器の効率の
補償が極めて大まかであった。本発明は上記のような問
題点を解決するためになされたもので、増幅器の効率の
補償を精度良く行なうことのできるＦＥＴ増幅器を提供
することを目的とする。
増幅器は、Ｔ１とＴ２の２つの温度での補償を行なうだ
けで、全ての温度での補償が行なえず、増幅器の効率の
補償が極めて大まかであった。本発明は上記のような問
題点を解決するためになされたもので、増幅器の効率の
補償を精度良く行なうことのできるＦＥＴ増幅器を提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、入力条件の変
化を検知して入力条件に応じた効率の補償を行なうＦＥ
Ｔ増幅器において、温度、使用周波数等の入力条件を検
知するセンサと、このセンサの出力に対応したアドレス
信号を発生するアドレス発生手段と、入力条件に対応し
た全ての補償データを予め格納し前記アドレス発生手段
によりアクセスされるメモリと、前記アドレス信号にし
たがって前記メモリから読み出された補償データをＤ／
Ａ変換してＦＥＴのゲートバイアス電圧を制御するＤ／
Ａ変換手段とを備えるようにした。また、ＦＥＴの出力
を減衰させる減衰器を備え、Ｄ／Ａ変換手段の出力によ
り減衰器の減衰量を制御するようにした。
化を検知して入力条件に応じた効率の補償を行なうＦＥ
Ｔ増幅器において、温度、使用周波数等の入力条件を検
知するセンサと、このセンサの出力に対応したアドレス
信号を発生するアドレス発生手段と、入力条件に対応し
た全ての補償データを予め格納し前記アドレス発生手段
によりアクセスされるメモリと、前記アドレス信号にし
たがって前記メモリから読み出された補償データをＤ／
Ａ変換してＦＥＴのゲートバイアス電圧を制御するＤ／
Ａ変換手段とを備えるようにした。また、ＦＥＴの出力
を減衰させる減衰器を備え、Ｄ／Ａ変換手段の出力によ
り減衰器の減衰量を制御するようにした。
【０００９】
【作用】センサの出力に応じたアドレス信号によりメモ
リから対応した補償データを読み出し、読み出した補償
データによりＦＥＴのゲートバイアス電圧の制御または
減衰器の減衰量の制御を行なう。
リから対応した補償データを読み出し、読み出した補償
データによりＦＥＴのゲートバイアス電圧の制御または
減衰器の減衰量の制御を行なう。
【００１０】
【実施例】以下、本発明の実施例を図について説明する
。図１は本発明に係るＦＥＴ増幅器の一実施例を示す回
路図で、温度補償を行なう場合の例である。同図におい
て、１は温度を検知して電気信号に変換して出力する温
度センサ、２は温度センサ１からの出力に基づいてアド
レス信号を出力するコントローラ、３は温度センサ１の
全ての出力に対応した補償データ、すなわちゲート電圧
データを予め格納してコントローラ２からのアドレス信
号によりアクセスされるメモリ、４はメモリ３から読み
出されたデータをＤ／Ａ変換するＤ／Ａ変換器、５はＤ
／Ａ変換器からの出力をゲートバイアス電圧として与え
られ入力端子２０に入力するマイクロ波を増幅して出力
端子２１に出力するＦＥＴ、２２はコンデンサ、２３は
インダクタである。そして、温度センサ１、コントロー
ラ２、メモリ３、Ｄ／Ａ変換器４により、補償装置１０
が構成される。
。図１は本発明に係るＦＥＴ増幅器の一実施例を示す回
路図で、温度補償を行なう場合の例である。同図におい
て、１は温度を検知して電気信号に変換して出力する温
度センサ、２は温度センサ１からの出力に基づいてアド
レス信号を出力するコントローラ、３は温度センサ１の
全ての出力に対応した補償データ、すなわちゲート電圧
データを予め格納してコントローラ２からのアドレス信
号によりアクセスされるメモリ、４はメモリ３から読み
出されたデータをＤ／Ａ変換するＤ／Ａ変換器、５はＤ
／Ａ変換器からの出力をゲートバイアス電圧として与え
られ入力端子２０に入力するマイクロ波を増幅して出力
端子２１に出力するＦＥＴ、２２はコンデンサ、２３は
インダクタである。そして、温度センサ１、コントロー
ラ２、メモリ３、Ｄ／Ａ変換器４により、補償装置１０
が構成される。
【００１１】上記の実施例において、温度センサ１で検
知した温度に対し、コントローラ２は温度に対応したア
ドレス信号を発生する。メモリ３には予めアドレス毎す
なわち温度毎に所定のゲート電圧データが格納されてい
るため、発生したアドレス信号に基づいて所定のゲート
電圧データが読み出される。そして、読み出したゲート
電圧データをＤ／Ａ変換器４によりアナログ信号に変換
した後、ＦＥＴ５にゲートバイアス電圧として印加する
。したがって、温度センサ１が検知することのできる全
ての温度に対して、ＦＥＴ５の温度補償が行なわれる。
知した温度に対し、コントローラ２は温度に対応したア
ドレス信号を発生する。メモリ３には予めアドレス毎す
なわち温度毎に所定のゲート電圧データが格納されてい
るため、発生したアドレス信号に基づいて所定のゲート
電圧データが読み出される。そして、読み出したゲート
電圧データをＤ／Ａ変換器４によりアナログ信号に変換
した後、ＦＥＴ５にゲートバイアス電圧として印加する
。したがって、温度センサ１が検知することのできる全
ての温度に対して、ＦＥＴ５の温度補償が行なわれる。
【００１２】図２は本発明に係るＦＥＴ増幅器の他の実
施例を示す回路図で、図１との相違点は、メモリ３に予
め温度毎の減衰量データをそれぞれ格納するとともに、
ＦＥＴ５の出力側に減衰量をコントロールするためのダ
イオード１２を含む減衰器１５を付加し、この減衰器１
５の減衰量をＤ／Ａ変換器４の各出力により制御するよ
うにした点にある。上記の構成において、検知温度に対
応してメモリ３から読み出された各減衰量データは、Ｄ
／Ａ変換器４で電圧に変換された後、減衰器１５を構成
するダイオード１２にそれぞれ印加されて各ダイオード
１２は所定の抵抗値となり、減衰器１５は温度毎に設定
した減衰量を得られる。これにより、減衰量が適切に設
定されるので、ＦＥＴの効率を補償することができる。 なお、本実施例において、温度センサ１およびコントロ
ーラ２を共通としても良い。
施例を示す回路図で、図１との相違点は、メモリ３に予
め温度毎の減衰量データをそれぞれ格納するとともに、
ＦＥＴ５の出力側に減衰量をコントロールするためのダ
イオード１２を含む減衰器１５を付加し、この減衰器１
５の減衰量をＤ／Ａ変換器４の各出力により制御するよ
うにした点にある。上記の構成において、検知温度に対
応してメモリ３から読み出された各減衰量データは、Ｄ
／Ａ変換器４で電圧に変換された後、減衰器１５を構成
するダイオード１２にそれぞれ印加されて各ダイオード
１２は所定の抵抗値となり、減衰器１５は温度毎に設定
した減衰量を得られる。これにより、減衰量が適切に設
定されるので、ＦＥＴの効率を補償することができる。 なお、本実施例において、温度センサ１およびコントロ
ーラ２を共通としても良い。
【００１３】上記各実施例においては、温度によるＦＥ
Ｔの効率の補償の場合を説明したが、周波数によるＦＥ
Ｔの効率の補償を行なうことも可能である。図３は周波
数補償を行なう場合の他の実施例を示す回路図で、温度
センサ１の代わりに周波数センサ１１が設けられるとと
もに、メモリ３には予め周波数毎のゲート電圧データが
格納されている。上記の構成において、周波数センサ１
１で使用される周波数を検知したコントローラ２は、メ
モリ３のアドレスを設定し、メモリ３はアドレスに対応
したデータをＤ／Ａ変換器４に出力する。Ｄ／Ａ変換器
４の出力はＦＥＴ５のゲートバイアス電圧となり、ＦＥ
Ｔに所定の効率を与える。
Ｔの効率の補償の場合を説明したが、周波数によるＦＥ
Ｔの効率の補償を行なうことも可能である。図３は周波
数補償を行なう場合の他の実施例を示す回路図で、温度
センサ１の代わりに周波数センサ１１が設けられるとと
もに、メモリ３には予め周波数毎のゲート電圧データが
格納されている。上記の構成において、周波数センサ１
１で使用される周波数を検知したコントローラ２は、メ
モリ３のアドレスを設定し、メモリ３はアドレスに対応
したデータをＤ／Ａ変換器４に出力する。Ｄ／Ａ変換器
４の出力はＦＥＴ５のゲートバイアス電圧となり、ＦＥ
Ｔに所定の効率を与える。
【００１４】図４は、周波数補償を行なう場合に、ＦＥ
Ｔ５のゲート電圧を制御する代わりに減衰器１５の減衰
量を制御する実施例を示す回路図である。同図において
、周波数に対応してメモリ３から読み出された制御デー
タは、Ｄ／Ａ変換器４で電圧に変換された後、減衰器１
５を構成するダイオード１２にそれぞれ印加される。 これにより、ダイオード１２は所定の抵抗値となり、周
波数に応じた減衰量が得られる。
Ｔ５のゲート電圧を制御する代わりに減衰器１５の減衰
量を制御する実施例を示す回路図である。同図において
、周波数に対応してメモリ３から読み出された制御デー
タは、Ｄ／Ａ変換器４で電圧に変換された後、減衰器１
５を構成するダイオード１２にそれぞれ印加される。 これにより、ダイオード１２は所定の抵抗値となり、周
波数に応じた減衰量が得られる。
【００１５】
【発明の効果】以上のように本発明によれば、ＦＥＴ増
幅器の効率の補償を入力条件に対応してメモリに予め格
納した補償データにより行なうよう構成したので、温度
、使用周波数等による補償を高精度で行なうことができ
るという効果がある。
幅器の効率の補償を入力条件に対応してメモリに予め格
納した補償データにより行なうよう構成したので、温度
、使用周波数等による補償を高精度で行なうことができ
るという効果がある。
【図１】本発明に係るＦＥＴ増幅器の一実施例を示す回
路図である。
路図である。
【図２】本発明に係るＦＥＴ増幅器の他の実施例を示す
回路図である。
回路図である。
【図３】本発明に係るＦＥＴ増幅器の他の実施例を示す
回路図である。
回路図である。
【図４】本発明に係るＦＥＴ増幅器の他の実施例を示す
回路図である。
回路図である。
【図５】従来のＦＥＴ増幅器を示す回路図である。
１ 温度センサ
２ コントローラ
３ メモリ
４ Ｄ／Ａ変換器
５ ＦＥＴ
１０ 補償装置
１５ 減衰器
Claims (2)
- 【請求項１】 入力条件の変化を検知して入力条件に
応じた効率の補償を行なうＦＥＴ増幅器において、温度
、使用周波数等の入力条件を検知するセンサと、このセ
ンサの出力に対応したアドレス信号を発生するアドレス
発生手段と、入力条件に対応した全ての補償データを予
め格納し前記アドレス発生手段によりアクセスされるメ
モリと、前記アドレス信号にしたがって前記メモリから
読み出された補償データをＤ／Ａ変換してＦＥＴのゲー
トバイアス電圧を制御するＤ／Ａ変換手段とから構成さ
れることを特徴とするＦＥＴ増幅器。 - 【請求項２】 入力条件の変化を検知して入力条件に
応じた効率の補償を行なうＦＥＴ増幅器において、ＦＥ
Ｔの出力を減衰させる減衰器と、温度、使用周波数等の
入力条件を検知するセンサと、このセンサの出力に対応
したアドレス信号を発生するアドレス発生手段と、入力
条件に対応した全ての補償データを予め格納し前記アド
レス発生手段によりアクセスされるメモリと、前記アド
レス信号にしたがって前記メモリから読み出された補償
データをＤ／Ａ変換して前記減衰器の減衰量を制御する
Ｄ／Ａ変換手段とから構成されることを特徴とするＦＥ
Ｔ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3085159A JPH04317205A (ja) | 1991-04-17 | 1991-04-17 | Ｆｅｔ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3085159A JPH04317205A (ja) | 1991-04-17 | 1991-04-17 | Ｆｅｔ増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04317205A true JPH04317205A (ja) | 1992-11-09 |
Family
ID=13850893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3085159A Pending JPH04317205A (ja) | 1991-04-17 | 1991-04-17 | Ｆｅｔ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04317205A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906590B2 (en) | 2002-01-29 | 2005-06-14 | Nec Corporation | FET amplifier with temperature-compensating circuit |
| JP2008193644A (ja) * | 2007-02-08 | 2008-08-21 | Mitsubishi Electric Corp | バイアス調整方法 |
| JP2009188687A (ja) * | 2008-02-06 | 2009-08-20 | Nec Corp | 周波数変換回路及びそれに用いるｆｅｔ増幅器の利得制御回路及びｆｅｔ増幅器の利得制御方法 |
-
1991
- 1991-04-17 JP JP3085159A patent/JPH04317205A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906590B2 (en) | 2002-01-29 | 2005-06-14 | Nec Corporation | FET amplifier with temperature-compensating circuit |
| DE10303055B4 (de) * | 2002-01-29 | 2009-04-02 | Nec Corp. | FET-Verstärker mit Temperatur-Kompensationsschaltung |
| JP2008193644A (ja) * | 2007-02-08 | 2008-08-21 | Mitsubishi Electric Corp | バイアス調整方法 |
| JP2009188687A (ja) * | 2008-02-06 | 2009-08-20 | Nec Corp | 周波数変換回路及びそれに用いるｆｅｔ増幅器の利得制御回路及びｆｅｔ増幅器の利得制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2053778C (en) | Output level control circuit for use in rf power amplifier | |
| EP0524008A1 (en) | Transmitter with nonlinearity correction circuits | |
| US5677561A (en) | Temperature compensated logarithmic detector | |
| JPS6362924B2 (ja) | ||
| JPH04317205A (ja) | Ｆｅｔ増幅器 | |
| US3071676A (en) | Temperature controlled oven | |
| US4929908A (en) | Gain controllable amplifier circuit | |
| GB2219879A (en) | Logarithmic amplifier | |
| US4743861A (en) | Frequency response compensation circuit | |
| US4096562A (en) | Closed loop control systems and control devices for such systems | |
| US6091275A (en) | Linear quad variable gain amplifier and method for implementing same | |
| JPS60198907A (ja) | トランスレス式プツシユプル出力回路 | |
| US5023431A (en) | Linearized thermal feedback circuit and temperature controller circuit utilizing the same | |
| US6483371B1 (en) | Universal temperature compensation application specific integrated circuit | |
| JPH04592Y2 (ja) | ||
| US6118342A (en) | System and method for providing precise RF amplifier gain control over temperature | |
| JPH06101649B2 (ja) | 電気信号増幅回路装置 | |
| JP2968020B2 (ja) | 高周波加速空洞用高周波電源装置 | |
| JPH02279008A (ja) | 利得温度補償付増幅装置 | |
| JPS62261232A (ja) | 送信出力安定化方法 | |
| JP2002111418A (ja) | 信号増幅装置及びその出力電力調整方法 | |
| JPH0529841A (ja) | 温度補償付き増幅回路 | |
| US4596961A (en) | Amplifier for modifying a signal as a function of temperature | |
| JPH07147518A (ja) | 線形増幅装置 | |
| US3668510A (en) | Thermistor control circuit |