[go: up one dir, main page]

JPH0430602B2 - - Google Patents

Info

Publication number
JPH0430602B2
JPH0430602B2 JP59124428A JP12442884A JPH0430602B2 JP H0430602 B2 JPH0430602 B2 JP H0430602B2 JP 59124428 A JP59124428 A JP 59124428A JP 12442884 A JP12442884 A JP 12442884A JP H0430602 B2 JPH0430602 B2 JP H0430602B2
Authority
JP
Japan
Prior art keywords
control device
sequence
time
sequence control
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59124428A
Other languages
Japanese (ja)
Other versions
JPS615301A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12442884A priority Critical patent/JPS615301A/en
Publication of JPS615301A publication Critical patent/JPS615301A/en
Publication of JPH0430602B2 publication Critical patent/JPH0430602B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/24Pc safety
    • G05B2219/24139Recovery from power loss, failure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、シーケンス制御装置(シーケンサ)、
特に瞬時停電発生時の良好なバツクアツプをはか
つてなるシーケンス制御装置のバツクアツプ方法
に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a sequence control device (sequencer),
In particular, the present invention relates to a method for backing up a sequence control device that enables good backup when a momentary power outage occurs.

〔発明の背景〕[Background of the invention]

シーケンス制御装置の電源が、瞬時停電(瞬
停)することがある。かかる瞬停の発生時の対策
として2つの方法がある。第1は、直流電源を供
給する整流回路の一部を構成する平滑コンデンサ
を利用する方法である。この場合、平滑コンデン
サを通常の平滑コンデンサの容量より大きく設定
しておく。停電時には、この平滑コンデンサに直
流電源より充電が行われる。停電後の平滑コンデ
ンサによる定格電源(電圧)維持時間は、
30msec程度に設定できる。従つて、この30msec
程度の電源維持区間、平滑コンデンサに充電され
ている電圧をシーケンス制御装置の電源として使
用させる。30msecを過ぎると、平滑コンデンサ
の電荷は放電して定格値より下がるため、シーケ
ンス制御装置の電源にはなり得ない。従つて、平
滑コンデンサの充電電圧を電源として使用してい
る期間中にあつては、シーケンス制御装置は、停
電前と同様に演算、制御を行うことになる。
The power supply to the sequence control device may experience a momentary power outage. There are two methods to deal with such instantaneous power outages. The first method is to use a smoothing capacitor that forms part of a rectifier circuit that supplies DC power. In this case, the smoothing capacitor is set to have a larger capacity than a normal smoothing capacitor. During a power outage, this smoothing capacitor is charged by the DC power supply. The rated power supply (voltage) maintenance time using a smoothing capacitor after a power outage is
Can be set to about 30msec. Therefore, this 30msec
During the power supply maintenance interval, the voltage charged in the smoothing capacitor is used as the power supply for the sequence control device. After 30 msec, the charge in the smoothing capacitor is discharged and falls below the rated value, so it cannot be used as a power source for the sequence control device. Therefore, during the period when the charging voltage of the smoothing capacitor is used as a power source, the sequence control device performs calculations and control in the same manner as before the power outage.

第2は、停電発生と同時に演算を停止し、電源
の復帰時に当該演算を再開させる方法である。
The second method is to stop the calculation at the same time as a power outage occurs, and restart the calculation when the power is restored.

以上の方法の中で、第1の方法は、瞬停時に制
御対象が誤動作した時もそのまま演算、制御を継
続させているため、誤つた外部入力の取込みを行
うことがあり、誤処理の原因となる欠点を持つ。
Among the above methods, the first method continues calculation and control even when the controlled object malfunctions during a momentary power outage, which may cause incorrect external input to be taken in, which may cause processing errors. It has the disadvantage of

第2の方法は、制御対象が瞬停に耐えて正規の
外部入力信号をシーケンス制御装置に出しても、
シーケンス制御装置が演算を停止しているため、
回復後に演算を再開しても誤処理の原因となる欠
点を持つ。更に、第2の方法は、制御対象よりの
外部入力信号が瞬停により確立しない期間が長く
なると、電源が復帰し、シーケンス制御装置が演
算を再開しても外部入力信号が確立していない場
合もありうる。
The second method is that even if the controlled object endures a momentary power outage and outputs a regular external input signal to the sequence control device,
Because the sequence controller has stopped calculation,
This method has the drawback of causing incorrect processing even if the calculation is restarted after recovery. Furthermore, in the second method, if the period in which the external input signal from the controlled object is not established due to a momentary power outage becomes long, the external input signal is not established even after the power is restored and the sequence control device resumes calculation. It's also possible.

近年では、シーケンス制御の高速演算化が進む
につれて、上記の瞬停による誤動作が著しく現わ
れるようになつて、シーケンス制御の異常停止
や、位置制御の誤差の原因となつてきている。し
かも瞬停自体が頻発する現象とは限らないので、
多くの場合トラブルの再現性に乏しく、その対策
に時間と労力を要する。また、シーケンス制御装
置の制御系の設計にあたり、瞬停対策のためのイ
ンタロツク回路や、無停電電源など冗長設備を付
加するなど、コスト面でも問題となつてきてい
る。
In recent years, as sequence control has become faster and more computationally efficient, malfunctions due to the instantaneous power failures described above have become more prominent, causing abnormal stoppages in sequence control and errors in position control. Moreover, instantaneous power outages themselves are not necessarily frequent phenomena, so
In many cases, problems are difficult to reproduce, and countermeasures require time and effort. Furthermore, when designing the control system of a sequence control device, costs are also becoming an issue, as redundant equipment such as interlock circuits and uninterruptible power supplies are added to prevent instantaneous power outages.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、瞬停発生に際し、瞬停による
制御対象からの入力信号の影響を考慮した対策を
可能にしたシーケンス制御装置のバツクアツプ方
法を提供するものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a backup method for a sequence control device that enables countermeasures to be taken in consideration of the influence of the instantaneous power failure on input signals from a controlled object when a power failure occurs.

〔発明の概要〕[Summary of the invention]

上記の目的を達成するため、本発明において
は、電源が瞬停を発生した時点から制御対象の入
力信号がこの瞬停の影響を受けない時間、電源回
復時点から制御対象の入力信号が確立するまでの
時間、および瞬停中のシーケンス制御装置に対す
る残存電源維持時間を設定時間T1,T2,T3
として予め定める。
In order to achieve the above object, in the present invention, the input signal of the controlled object is established from the time when the power supply is restored for a period of time during which the input signal of the controlled object is not affected by the instantaneous power outage. and the remaining power maintenance time for the sequence control device during momentary power outage at set times T1, T2, and T3.
predetermined as

そして、電源が瞬停を発生した時点から設定時
間T1内に電源が回復した場合には、シーケンス
制御装置のシーケンス論理演算を続行し、こ設定
時間T1を越えた場合には、シーケンス制御装置
のシーケンス論理演算を続行する。瞬停の発生時
点から設定時間を越え、設定時間T3内に電源が
回復した場合には、当該時点から更に設定時間T
2の間、シーケンス制御装置のシーケンス論理演
算を停止し、この時間T2経過後にシーケンス制
御装置ののシーケンス論理演算を再開する。
If the power is restored within the set time T1 from the moment when the power fails, the sequence logic operation of the sequence control device continues, and if the set time T1 is exceeded, the sequence control device Continue sequence logical operations. If the power is restored within the set time T3 after exceeding the set time from the instantaneous power outage, the set time T3 will continue from that point onwards.
2, the sequence logic operation of the sequence control device is stopped, and after this time T2 has elapsed, the sequence logic operation of the sequence control device is restarted.

また、設定時間T3を越える瞬停にあつては、
シーケンス制御装置をリセツトする。
In addition, in the case of an instantaneous power outage that exceeds the set time T3,
Reset the sequence controller.

〔発明の実施例〕[Embodiments of the invention]

第1図は本発明のシーケンス制御装置の実施例
図を示す。このシーケンス制御装置は、瞬停が発
生した時に、発生と同時に外部入力信号の状態に
より、入力信号が瞬停の影響を受けて不安定であ
れば、シーケンス演算を一時的に停止し、電源の
復帰後入力信号の確立を待つて演算を再開する構
成となつている。シーケンス制御装置20は、演
算部1、プログラムメモリ2、出力回路3、入力
回路4、電源部5、ソフトタイマー11より成
る。このソフトタイマー11がバツクアツプ機構
を待つ。シーケンス制御装置20は、制御対象1
4と、入力回路4及び出力回路3を介して、信号
の交信を行う。この信号とは、データの他に状態
信号、指令信号等を云う。
FIG. 1 shows an embodiment of a sequence control device according to the present invention. When an instantaneous power outage occurs, this sequence control device temporarily stops the sequence calculation and turns off the power supply if the input signal is unstable due to the influence of the instantaneous power outage, depending on the state of the external input signal at the same time as the momentary power outage occurs. After the return, the system waits for the establishment of an input signal and restarts the calculation. The sequence control device 20 includes a calculation section 1, a program memory 2, an output circuit 3, an input circuit 4, a power supply section 5, and a soft timer 11. This soft timer 11 waits for the backup mechanism. The sequence control device 20 controls the control target 1
4, the input circuit 4 and the output circuit 3 communicate signals. These signals include status signals, command signals, etc. in addition to data.

電源部5は、停電検出部6を待ち、停電検出を
自動で行う。演算部1は、プログラムメモリ2に
格納された命令に従つて必要な演算を行う。プリ
グラムメモリ2は、シーケンス用プログラムを格
納する。入力回路4は、制御対象14からの状態
信号、各種計測信号等を線路12を介して取込
み、演算部1に入力として送出する。出力回路3
は、演算部1の演算出力及び制御指令を受けと
り、制御対象14に線路13を介して出力する。
The power supply section 5 waits for the power outage detection section 6 and automatically detects the power outage. The calculation unit 1 performs necessary calculations according to instructions stored in the program memory 2. The program memory 2 stores a sequence program. The input circuit 4 takes in state signals, various measurement signals, etc. from the controlled object 14 via the line 12, and sends them to the calculation unit 1 as input. Output circuit 3
receives the calculation output and control commands from the calculation unit 1 and outputs them to the controlled object 14 via the line 13.

上記停電検出部6は、停電が起ると同時に停電
検出信号7を発生する。この停電検出信号7は、
ソフトタイマー11に入力し、タイマー時間T
1,T2,T3の設定を行う。更に、停電検出信
号7は、演算部1に割込み信号IRQとして入力す
る。
The power outage detection section 6 generates a power outage detection signal 7 at the same time as a power outage occurs. This power outage detection signal 7 is
Input to soft timer 11 and set timer time T
1, T2, and T3. Further, the power outage detection signal 7 is input to the calculation unit 1 as an interrupt signal IRQ.

ソフトタイマー11でのタイマー時間T1は、
瞬停の発生してからどれ位の時間で演算を一時停
止の状態(以下、ホールトと称す)にするかを決
める時間となる。タイマー時間T2は、ホールト
をどれ位の時間保持するかの時間となる。タイマ
ー時間T3は瞬停時間全体を監視してシーケンス
制御装置の動作が保証される範囲を決める時間即
ち残存電源維持時間となる。T3>T1である。
The timer time T1 in the soft timer 11 is
This is the time to decide how long after the instantaneous power outage occurs, the calculation will be put into a temporary halt state (hereinafter referred to as halt). The timer time T2 is a time period for holding the halt state. The timer time T3 is a time for monitoring the entire instantaneous power failure time and determining a range in which the operation of the sequence control device is guaranteed, that is, a remaining power supply maintenance time. T 3 > T 1 .

ソフトタイマー11とは、演算部1によるソフ
トウエア処理によつて起動されるタイマとの意で
ある。メモリ2に格納されているプログラムの一
部に、ソフトタイマー11を起動させるためのタ
イマ起動プログラムを組込んでおく。このタイマ
ー起動プログラムは、停電検出部6の停電検出信
号が割込み信号IRQとして演算部1に入力した時
に、起動を受ける。
The soft timer 11 refers to a timer activated by software processing by the calculation unit 1. A timer starting program for starting the soft timer 11 is incorporated into a part of the program stored in the memory 2. This timer activation program is activated when a power failure detection signal from the power failure detection unit 6 is input to the calculation unit 1 as an interrupt signal IRQ.

タイマー起動プログラムは、割込み信号IRQに
よつて起動を受け、ソフトタイマー11に演算部
1の基本クロツクを送出する。ソフトタイマー1
1は、この基本クロツク15の計数を行い、タイ
マー時間T1,T2,T3の計測を行う。
The timer activation program is activated by the interrupt signal IRQ and sends the basic clock of the calculation unit 1 to the soft timer 11. Soft timer 1
1 counts this basic clock 15 and measures timer times T1, T2, and T3.

このソフトタイマー11は、オンデレータイマ
ーである。即ち、それらがセツトされている経時
時間T1,T2,T3だけ時間が経過したら、タ
イムアツプしたことを示すフラグを立て、以後リ
セツトされるまでそのフラグを立てたままの状態
(いわゆるタイムアツプ状態)を継続するタイマ
ーである。
This soft timer 11 is an on-delay timer. That is, when the set elapsed time T1, T2, T3 has elapsed, a flag indicating that the time has expired is set, and the flag remains set until it is reset (so-called time-up state). It is a timer to

以下動作を第2図のタイムチヤート、第3図の
フローチヤートをもとに説明する。尚、第3図の
処理全体は瞬停時処理プログラムとも云える。ソ
フトタイマー11と演算部1との処理区分を明確
にしていないのは、ソフトレベルでとらえたため
である。考え方としては、ソフトタイマー11と
演算部1とを併せて演算ユニツトと称することも
できる。この時は、この演算ユニツトでの演算処
理が第3図の処理となる。尚、演算処理という場
合、シーケンス演算処理と、瞬停処理との両者が
ある。第3図は、全体として瞬停処理であるが、
フローF11,F13は、シーケンス演算処理で
あり、その他のフローは瞬停処理のためのフロー
である。
The operation will be explained below based on the time chart in FIG. 2 and the flow chart in FIG. Incidentally, the entire process shown in FIG. 3 can also be called a momentary power failure processing program. The reason why the processing division between the soft timer 11 and the arithmetic unit 1 is not clearly defined is because it is considered at a software level. In concept, the soft timer 11 and the calculation section 1 can also be collectively referred to as a calculation unit. At this time, the arithmetic processing in this arithmetic unit becomes the processing shown in FIG. Note that when referring to arithmetic processing, there are both sequence arithmetic processing and instantaneous power failure processing. Figure 3 shows the instantaneous power outage process as a whole.
Flows F11 and F13 are sequence calculation processes, and other flows are flows for instantaneous power failure processing.

更に、第2図は、瞬停モードA,B,Cの3つ
の事例を示す。(Aの区間)<(Bの区間)<(Cの
2区間)とした。いずれも代表的な事例である。
従つて、A,B,CがA→B→Cの生起順序を持
たせたが、これは説明のためであつて、その順序
はいかなる組合せもあり、又は、単独のモード
(例えばA)のみが発生することもある。一般に
は後者の事例が多い。
Furthermore, FIG. 2 shows three cases of instantaneous power failure modes A, B, and C. (A section) < (B section) < (C two sections). Both are representative cases.
Therefore, although A, B, and C have the order of occurrence of A→B→C, this is for illustration only; the order may be in any combination, or only in a single mode (for example, A). may occur. In general, there are many cases of the latter.

第2図、第3図をもとに説明する。 This will be explained based on FIGS. 2 and 3.

瞬停発生と同時に、停電検出部6がこれを検出
し、検出信号7を出す。検出信号7は、割込み信
号IRQとして演算部1に入力し、且つソフトタイ
マー11に入力する。演算部1は、割込み信号
IRQが停電検出信号7による割込みであると判断
(F2)し、タイマー起動プログラムを起動する。
これにより、ソフトタイマーT1,T3を起動す
る(F3)。ソフトタイマーT1,T3は起動に
より、基本クロツク15を計数する。
Simultaneously with the occurrence of a momentary power outage, a power outage detection unit 6 detects this and outputs a detection signal 7. The detection signal 7 is input to the calculation unit 1 as an interrupt signal IRQ, and is also input to the soft timer 11. Arithmetic unit 1 receives an interrupt signal
It is determined that the IRQ is an interrupt due to power outage detection signal 7 (F2), and the timer activation program is activated.
As a result, soft timers T1 and T3 are activated (F3). The soft timers T1 and T3 count the basic clock 15 when activated.

以下の動作を瞬停モードA,B,Cの順に従つ
て説明する。
The following operations will be explained in the order of instantaneous power failure modes A, B, and C.

(1) 瞬停モードAについて。(1) Regarding instantaneous power failure mode A.

瞬停モードAの区間をtaとし、且つta<T1と
する。このモードAでは、ソフトタイマーT1,
T3はタイムアツプすることはなく、タイムアツ
プする以前の時点P1で電源回復する。従つて、
フローF12により、先にセツトしたタイマーT
1,T3はリセツトさせる。このモードAの区間
にあつては、シーケンス演算は、そのまま続行さ
せる(F13)。従つてシーケンス演算の一時停
止(ホールト)の状態は現われない。
Let t a be the section of instantaneous power failure mode A, and t a <T1. In this mode A, soft timer T1,
T3 never times up, and the power is restored at point P1 before the time-up. Therefore,
By flow F12, the previously set timer T
1, T3 is reset. In this mode A section, the sequence calculation is continued as is (F13). Therefore, a temporary stop (halt) state of the sequence operation does not appear.

(2) 瞬停モードBについて。(2) Regarding instantaneous power failure mode B.

瞬停モードBの区間もtbとし、且つT1<tb
T3、及びT2経過後電源断が生じなかつたもの
とする。
The section of instantaneous power failure mode B is also t b , and T1<t b <
It is assumed that no power interruption occurs after T3 and T2.

このモードBのもとでは、T1は必ずタイムア
ツプし、これはフローF5で検知できる。T1が
タイムアツプすると、シーケンス演算を一時停止
状態(ホールト)とす(F6)。瞬停区間がT1
タイムアツプ状態まで継続しているため、シーケ
ンス演算の信頼性が許容できないとの判断したた
めである。しかし、シーケンス演算は一時停止で
あるが、計算機としてのオペレーテイングシステ
ムは作動させておく。この結果、第3図からも明
らかなように、シーケンスホールト処理を行つた
後にも、停電処理はそのまま継続する(F7,F
8,F9,F10,F14,F15)。
Under this mode B, T1 always times up, and this can be detected in flow F5. When T1 times up, the sequence calculation is temporarily stopped (halt) (F6). The instantaneous interruption section is T1
This is because it was determined that the reliability of the sequence calculation was unacceptable because it continued until the time-up state. However, although the sequence calculation is temporarily stopped, the operating system as a computer is kept running. As a result, as is clear from Figure 3, the power outage process continues even after the sequence halt process (F7, F
8, F9, F10, F14, F15).

T1タイムアツプ後であつてT3タイムアツプ
前に電源が回復(P2)したとすると、その回復
時又はその回復後若干の時間をおいてタイマーT
1をリセツトし、タイマーT2を起動する(F
7,F8)。このタイマT2がタイムアツプする
までの間は、シーケンス演算の停止状態(ホール
ト)をそのまま継続する。このタイマーT2がタ
イムアツプするまでの間に、電源断がなければ、
T2タイムアツプ時点で、シーケンス演算を停止
から演算に戻す。即ち、T2区間にあつて電源断
がなければ、T2の区間経過後、シーケンス演算
を再び開始しても精度上、問題はないとみたため
である。
If the power is restored (P2) after the T1 time-up and before the T3 time-up, the timer T
1 and start timer T2 (F
7, F8). Until the timer T2 times up, the halt state of the sequence calculation continues. If the power is not cut off before this timer T2 times up,
At the time of T2 time up, the sequence operation is returned from stop to operation. That is, if there is no power interruption during the T2 interval, it is considered that there is no problem in terms of accuracy even if the sequence calculation is restarted after the T2 interval has elapsed.

(3) 瞬停モードCについて。(3) Regarding instantaneous power failure mode C.

モードCの区間tcはtc>T3であるとする。従
つて、タイマT3がタイムアツプ前にあつては、
電源の回復がない。
It is assumed that the interval t c of mode C is t c >T3. Therefore, before timer T3 times out,
Power is not restored.

さて、電源断により、タイマーT1,T3が起
動され(F3)、その停電検出中(F4)にタイ
マーT1がタイムアツプする。T1タイムアツプ
によりシーケンス演算は停止(ホールト)(F6)
となる。この停止後、電源の回復はない故に、T
1リセツト、T2起動処理(F8)は生じない。
代りにT3のタイムアツプが監視(F14)さ
れ、T3のタイムアツプするまでの間にあつては
シーケンス演算の停止を継続する。T3のタイム
アツプ時に未だ電源回復はない故に、その時点
で、シーケンス演算を停止からリセツトへと切換
え、且つT1,T3をリセツトする(F15)。
シーケンス演算のリセツトとは、それまでの演算
状態をリセツトさせるとの意であり、シーケンサ
のダウンの状態でもある。
Now, the timers T1 and T3 are activated due to the power failure (F3), and the timer T1 times up while the power failure is being detected (F4). Sequence calculation stops (halt) due to T1 time up (F6)
becomes. After this stop, the power will not be restored, so T
1 reset, T2 startup processing (F8) does not occur.
Instead, the time-up of T3 is monitored (F14), and the sequence calculation continues to be stopped until the time-up of T3 occurs. Since the power has not been recovered yet at the time of T3, the sequence operation is switched from stop to reset at that point, and T1 and T3 are reset (F15).
Resetting a sequence operation means resetting the operation state up to that point, and also means that the sequencer is in a down state.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明かなように、本発明によれ
ば、制御対象からの入力信号が確立している間だ
けシーケンス制御の演算を行うことができ、制御
対象から誤つた入力信号を取り込むことがなく、
しかもシーケンス制御装置のより短時間の瞬時停
電においては通常と同様に制御を続行でき、ま
た、より長時間の瞬時停電においても対処可能な
シーケンス制御装置のバツクアツプ方法を得るこ
とができる。
As is clear from the above description, according to the present invention, sequence control calculations can be performed only while the input signal from the controlled object is established, and erroneous input signals from the controlled object are not taken in. ,
Moreover, it is possible to obtain a backup method for a sequence control device that allows control to continue in the same way as usual during a short-term instantaneous power outage of the sequence control device, and that can cope with a longer-term instantaneous power outage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例図、第2図はタイムチ
ヤート、第3図は処理のフローチヤートである。 1…演算部、2…プログラムメモリ、3…出力
回路、4…入力回路、5…電源部、6…停電検出
部、14…制御対象、20…シーケンス制御装
置。
FIG. 1 is an embodiment of the present invention, FIG. 2 is a time chart, and FIG. 3 is a processing flow chart. DESCRIPTION OF SYMBOLS 1... Arithmetic unit, 2... Program memory, 3... Output circuit, 4... Input circuit, 5... Power supply unit, 6... Power failure detection unit, 14... Controlled object, 20... Sequence control device.

Claims (1)

【特許請求の範囲】 1 制御対象からの入力信号を取込み、シーケン
ス論理演算を行い、制御対象にその演算結果を送
出して制御を行わせるシーケンス制御装置におい
て、 前記シーケンス制御装置の電源が瞬時停電を発
生した時点から前記入力信号が当該瞬時停電の影
響を受けない予め定めた設定時間T1内に前記電
源が回復した場合には、前記シーケンス制御装置
のシーケンス論理演算を続行し、 前記設定時間T1内に前記電源が回復しない場
合には、当該設定時間T1を越えた時点から前記
シーケンス制御装置のシーケンス論理演算を停止
し、 瞬時停電の発生時点から前記設定時間T1を越
え、且つ瞬時停電中の前記シーケンス制御装置に
対する予め定めた残存電源維持時間T3内に前記
電源が回復した場合には、当該電源回復時点から
更に前記入力信号が確立する予め定めた設定時間
T2の間、前記シーケンス制御装置のシーケンス
論理演算を停止し、当該設定時間T2経過後に前
記シーケンス制御装置のシーケンス論理演算を再
開し、 前記設定時間T3を越える瞬時停電にあつて
は、前記シーケンス制御装置をリセツトするシー
ケンス制御装置のバツクアツプ方法。
[Scope of Claims] 1. A sequence control device that takes in an input signal from a controlled object, performs a sequence logical operation, and sends the result of the operation to the controlled object to perform control, wherein the power supply of the sequence control device is momentarily interrupted. If the power supply is restored within a predetermined time T1 during which the input signal is not affected by the instantaneous power outage, the sequence logic operation of the sequence control device is continued; If the power supply is not restored within a period of time, the sequence logic operation of the sequence control device is stopped from the time when the set time T1 is exceeded, and the sequence logic operation of the sequence control device is stopped from the time when the set time T1 is exceeded from the moment when the momentary power outage occurs, and during the momentary power outage. When the power is restored within a predetermined remaining power maintenance time T3 for the sequence control device, the sequence control device continues to operate for a predetermined time T2 during which the input signal is established from the time of power restoration. A backup of the sequence control device that stops the sequence logic operation, restarts the sequence logic operation of the sequence control device after the set time T2 has elapsed, and resets the sequence control device in the event of a momentary power outage that exceeds the set time T3. Method.
JP12442884A 1984-06-19 1984-06-19 Backup method for sequence controller Granted JPS615301A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12442884A JPS615301A (en) 1984-06-19 1984-06-19 Backup method for sequence controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12442884A JPS615301A (en) 1984-06-19 1984-06-19 Backup method for sequence controller

Publications (2)

Publication Number Publication Date
JPS615301A JPS615301A (en) 1986-01-11
JPH0430602B2 true JPH0430602B2 (en) 1992-05-22

Family

ID=14885240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12442884A Granted JPS615301A (en) 1984-06-19 1984-06-19 Backup method for sequence controller

Country Status (1)

Country Link
JP (1) JPS615301A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946001B2 (en) * 1980-12-02 1984-11-09 株式会社山武 Momentary power outage handling method for process control equipment
JPS5943778A (en) * 1982-09-07 1984-03-10 株式会社東芝 Controller for elevator

Also Published As

Publication number Publication date
JPS615301A (en) 1986-01-11

Similar Documents

Publication Publication Date Title
CA1124777A (en) Power failure detection and restart system
US6236226B1 (en) Test method and system for uninterruptible power supply
JP2003150279A (en) Management system and backup management method in computer system
CA2530149C (en) Starting control method, duplex platform system, and information processor
JPH0430602B2 (en)
JPS6197730A (en) Computer system power outage processing method
US10921875B2 (en) Computer system, operational method for a microcontroller, and computer program product
JP2639042B2 (en) Charger control method
JPH0670769B2 (en) Power control method
JPH01245322A (en) Power failure control circuit for microprocessor
JP2529707B2 (en) Blackout detection method
JPS59148968A (en) automatic driving device
JPH06332587A (en) Power supply protection device for computer
JP3950453B2 (en) Control method of control device and control device
JPH04170619A (en) Controller for semiconductor manufacture equipment
JP3087650B2 (en) Automatic power recovery method
JPS61141059A (en) Terminal equipment
JPH03127216A (en) Uninterruptible power supply
JPS6388602A (en) Operating method for sequence control
JPH05108503A (en) Power failure processing system
JPH0120775B2 (en)
JPH09274524A (en) Automatic power recovery system
JP2000112583A (en) Device initialization device
EP0554462A1 (en) Method for dealing with instantaneous voltage drop of power supply in cnc equipment, and apparatus therefor
JPH07113865B2 (en) Automatic operation control method in data processing system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term