JPH04302014A - 論理回路駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、各種論理素子により
構成される複数の論理回路をシステムクロック信号によ
り同期動作する論理回路駆動装置に関する。

【０００２】

【従来の技術】従来、例えば図５に示すように、複数の
論理回路である機能ブロック１、２、３を設け、これら
の各機能ブロック１〜３にそれぞれ動作情報信号４ａ、
４ｂ、４ｃを入力するとともにシステムクロック５を入
力して動作させ、その動作の結果として各機能ブロック
１〜３から処理信号７ａ、７ｂ、７ｃが出力されるよう
になっている。なお、動作情報信号４ａが機能ブロック
１に入力されると、機能ブロック１から次段の機能ブロ
ック２へ動作情報信号４ｂが入力され、さらに動作情報
信号４ｂが機能ブロック２に入力されると、機能ブロッ
ク２からさらに次段の機能ブロック３へ動作情報信号４
ｃが入力されるようになっている。また各機能ブロック
１〜３はシステムリセット６によりリセットされるよう
になっている。

【０００３】前記機能ブロック１は図６に示すように、
各種論理素子、例えばフリップフロップ１ａ，１ｅ、ゲ
ート回路１ｂ，１ｆ、カウンタ１ｃ，１ｄ、インバータ
１ｇ，１ｈにより構成されている。なお、図示しないが
他の機能ブロック２、３も同様の回路構成になっている
。

【０００４】この従来例においては、まず動作情報信号
４ａが機能ブロック１に入力されると、フリップフロッ
プ１ａが動作し、これによりシステムクロック６をカウ
ンタ１ｃ，１ｄがカウント動作し、カウンタ１ｄから次
段の機能ブロック２に動作情報信号４ｂを出力するとと
もにカウンタ１ｃから処理信号７ａを出力する。すなわ
ち動作情報信号４ｂは処理信号７ａの出力タイミングと
は無関係に出力されるようになっている。

【０００５】機能ブロック２では機能ブロック１からの
動作情報信号４ｂに基づいて同様の動作を行い、動作情
報信号４ｃ及び処理信号７ｂを出力する。

【０００６】機能ブロック３では機能ブロック２からの
動作情報信号４ｃに基づいて同様の動作を行い、処理信
号７ｃを出力する。なお、機能ブロック３は最終段とな
っているため動作情報信号の出力は行われない。

【０００７】またシステムリセット５が各機能ブロック
１〜３に入力されると各機能ブロック１、２、３の動作
がリセットされる。

【０００８】なお機能ブロック１についてシステムリセ
ット５、システムクロック６、動作情報信号４ａ、処理
信号７ａ、動作情報信号４ｂの入出力タイミングを示す
と図７に示すようになる。

【０００９】このように従来例によれば、各機能ブロッ
クおよびこの機能ブロックを構成する論理素子には、常
時システムクロックが入力されるようになっていた。

【００１０】近年、装置の高速処理の要求に伴ってシス
テムクロックは高速化し、さらにまた、回路を構成する
論理素子の使用量は増加しており、プリント基板に実装
される論理素子は、商品の小形化に伴ってより高密度化
している。

【００１１】

【発明が解決しようとする課題】他の電子機器の誤作動
の原因の１つに、論理素子がオン・オフするときに流れ
る電流により発生するノイズがある。システムクロック
は、論理素子に入力されると論理素子をオン・オフさせ
るので、システムクロックの高速化および実装の高密度
化に伴ってノイズはさらに増大している。

【００１２】通常、システムクロックは常時ほとんどの
論理素子に供給されているが、ほとんどの論理素子は、
常時回路における動作処理に関与しているわけではない
ため、動作処理に関与しない時に論理素子に供給された
システムクロックにより発生するノイズは、余計なノイ
ズとして問題であった。

【００１３】同様に、回路における動作処理に関与しな
い時に論理素子に供給されたシステムクロックにより消
費される電力もまた、余計な電力消費として問題であっ
た。

【００１４】そこでこの発明は、論理素子に対して、動
作が必要とされる時間のみシステムクロックを供給する
ことができ、従ってシステムクロックにより発生するノ
イズおよび電力消費を最小限に抑えたクロック周波数制
御装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】この発明は、各種論理素
子により構成される複数の論理回路をシステムクロック
信号により同期動作する論理回路駆動装置において、各
論理回路それぞれに対して動作情報信号が入力されたと
きに動作開始信号を出力し、各論理回路の動作が終了す
るとそれぞれ動作終了信号を出力する複数のステータス
出力手段と、この各ステータス出力手段からの動作開始
信号に基づいて該当する論理回路へシステムクロック信
号を供給し、各ステータス出力手段からの動作終了信号
に基づいて該当する論理回路へのシステムクロック信号
の供給を停止するクロック供給制御手段とからなるもの
である。

【００１６】

【作用】このような構成の本発明において、論理回路に
動作情報信号が入力されると、ステータス出力手段から
動作開始信号が、クロック供給制御手段に入力される。

【００１７】すると、クロック供給手段からシステムク
ロック信号が、該当する論理回路へ供給される。

【００１８】該当する論理回路は供給されたシステムク
ロック信号により、動作情報信号に基づいた動作を行う
。

【００１９】論理回路が動作情報信号に基づいた動作を
終了すると、ステータス出力手段から動作終了信号が、
クロック供給制御手段に入力される。

【００２０】すると、該当する論理回路へ出力されてい
るシステムクロック信号が、クロック供給手段により停
止させられる。

【００２１】

【実施例】以下、この発明の一実施例を図面を参照して
説明する。

【００２２】図１において、複数の論理回路である機能
ブロック１１、１２、１３を設け、これらの各機能ブロ
ック１１〜１３にそれぞれ動作情報信号１４ａ、１４ｂ
、１４ｃが入力されている。動作情報信号１４ａが機能
ブロック１１に入力されると、前記機能ブロック１１か
ら次段の前記機能ブロック１２へ動作情報信号１４ｂが
入力され、さらに動作情報信号１４ｂが前記機能ブロッ
ク１２に入力されると、前記機能ブロック１２から次段
の前記機能ブロック１３へ動作情報信号１４ｃが入力さ
れるようになっている。

【００２３】前記機能ブロック１１〜１３からクロック
供給制御手段としてのシーケンスコントローラ１５へス
テータス信号を含む複数の信号からなるステータス情報
信号１６ａ、１６ｂ、１６ｃが入力されるようになって
いる。

【００２４】前記シーケンスコントローラ１５から前記
各機能ブロック１１〜１３へ、それぞれシステムクロッ
クを含む複数の信号からなる動作用信号１７ａ、１７ｂ
、１７ｃが入力されるようになっている。

【００２５】前記機能ブロック１１〜１３には、システ
ムリセット１８がそれぞれ入力されている。

【００２６】動作情報信号１４ａ〜１４ｃおよびシステ
ムクロックを含む動作用信号１７ａ〜１７ｃが入力され
て、各機能ブロック１１〜１３が動作し、その動作の結
果として各機能ブロック１１〜１３から処理信号１９ａ
、１９ｂ、１９ｃが出力されるようになっている。

【００２７】前記シーケンスコントローラ１５には、シ
ステムクロック２０が入力されるようになっている。

【００２８】前記機能ブロック１１と前記シーケンスコ
ントローラ１５は、図２に示すように配線されており、
前記機能ブロック１１は、各種論理素子、例えばフリッ
プフロップ１１ａ、１１ｅ、ゲート回路１１ｂ、１１ｆ
、カウンタ１１ｃ、１１ｄ、インバータ１１ｇ、１１ｈ
により構成されており、前記シーケンスコントローラ１
５は、前記機能ブロック１１に対して各種論理素子、例
えばフリップフロップ１５ａ、１５ｂ、ＡＮＤ回路１５
ｃから構成されている。

【００２９】前記機能ブロック１１のフリップフロップ
１１ａはステータス出力手段を構成している。なお図示
しないが、他の前記機能ブロック１２、１３も同様の回
路構成になっており、前記シーケンスコントローラ１５
も機能ブロック１１に対して構成されていたのと同様に
前記機能ブロック１２、１３に対しても同様な回路構成
になっている。

【００３０】前記機能ブロック１１のフリップフロップ
１１ａの出力端子から前記シーケンスコントローラ１５
のＡＮＤ回路１５ｃの一方の入力端子へステータス信号
線２１が接続されている。なお、このＡＮＤ回路１５ｃ
の他の一方の入力端子にはシステムクロック２０が入力
されている。そして前記ＡＮＤ回路１５ｃの出力端子か
ら前記機能ブロック１１のカウンタ１１ｃ、１１ｄのＣ
ＬＫ（クロック）端子へクロック信号線２２が接続され
ている。

【００３１】このような構成の本実施例において、動作
情報信号１４ａ〜１４ｃが入力されていないとき、機能
ブロック１１〜１３には、システムクロックは供給され
ていない。

【００３２】ここで、動作情報信号１４ａが機能ブロッ
ク１１に入力されると、機能ブロック１１のフリップフ
ロップ１１ａからステータス信号線２１に動作開始信号
が出力される。すると、ＡＮＤ回路１５ｃからクロック
信号線２２にシステムクロック２０が出力される。この
システムクロック２０はフリップフロップ１５ｂおよび
カウンタ１１ｃ、１１ｄに供給され、ステータス信号線
２１の動作開始信号はフリップフロップ１５ｂを介して
カウンタ１１ｃ、１１ｄを動作させる。その結果カウン
タ１１ｄからは次段の機能ブロック１２へ動作情報信号
１４ｂが出力され、一方カウンタ１１ｃからは処理信号
１９ａが出力される。

【００３３】このとき，この処理信号１９ａがフリップ
フロップ１５ａおよびゲート回路１１ｂを介してフリッ
プフロップ１１ａのＲ（リセット）端子に入力され、ス
テータス信号線２１に動作終了信号が出力される。する
とＡＮＤ回路１５ｃからクロック信号線２２に出力され
ていたシステムクロック２０が停止される。

【００３４】このときの、機能ブロック１１について、
システムリセット１８、システムクロック、動作情報信
号１４ａ、処理信号１９ａ、動作情報信号１４ｂの入出
力タイミングは、図７に示したものと同一であることが
確かめられている。

【００３５】上述したことは、もちろん機能ブロック１
２および１３においても同様に動作することである。

【００３６】このように本実施例によれば、動作情報信
号が入力されたときに機能ブロックへのシステムクロッ
クの供給が開始され、処理信号が出力されたときにシス
テムクロックの供給を停止できる。従って、処理信号が
出力されてから次の動作情報信号が入力されるまでの間
において、システムクロックにより発生するノイズを防
止し、電力消費を最小限にすることができる。しかも、
動作処理において、常時システムクロックを供給する従
来のタイミングと同一で、支障が起こらない。

【００３７】次に本発明の他の実施例を図面を参照して
説明する。

【００３８】図３に示すものは、ＯＲ回路３０により機
能ブロック３１および３２を並列に処理して、機能ブロ
ック３３に機能ブロック３１および３２から出力された
動作情報信号３５ｃおよび３５ｄをＯＲ処理した動作情
報信号３５ｅを出力するものである。

【００３９】複数の論理回路である機能ブロック３１、
３２、３３、３４を設け、これらの各機能ブロック３１
〜３４にそれぞれ動作情報信号３５ａ、３５ｂ、３５ｅ
、３５ｆが入力されるようになっており、動作情報信号
３５ａが前記機能ブロック３１に入力されると、前記機
能ブロック３１から前記ＯＲ回路３０の一方の入力端子
へ動作情報信号３５ｃが入力され、また、動作情報信号
３５ｂが前記機能ブロック３２に入力されると、前記機
能ブロック３２から前記ＯＲ回路３０の残る一方の入力
端子へ動作情報信号３５ｄが入力される。

【００４０】前記ＯＲ回路３０では、各入力端子に入力
される動作情報信号３５ｃ、３５ｄをＯＲ処理し、その
処理の結果としての動作情報信号３５ｅが、次段の前記
機能ブロック３３へ入力される。動作情報信号３５ｅが
前記機能ブロック３３に入力されると、前記機能ブロッ
ク３３から前記機能ブロック３４へ動作情報信号３５ｆ
が入力されるようになっている。

【００４１】前記機能ブロック３１〜３４からシーケン
スコントローラ３６へステータス信号を含む複数の信号
からなるステータス情報信号３７ａ、３７ｂ、３７ｃ、
３７ｄが入力されるようになっている。

【００４２】前記シーケンスコントローラ３６から前記
各機能ブロック３１〜３４へ、それぞれシステムクロッ
クを含む複数の信号からなる動作用信号３８ａ、３８ｂ
、３８ｃ、３８ｄが入力されるようになっている。

【００４３】前記機能ブロック３１〜３４にはシステム
リセット３９がそれぞれ入力され、動作情報信号による
動作の結果としての処理信号４０ａ、４０ｂ、４０ｃ、
４０ｄが出力されるようになっており、前記シーケンス
コントローラ３６には、システムクロック４１が入力さ
れるようになっている。

【００４４】このような構成の本実施例においては、各
機能ブロック３１〜３４は動作情報信号を入力すると、
ステータス情報信号に含まれたステータス信号に動作開
始信号を出力する。するとシーケンスコントローラ３６
からシステムクロック４１が該当する機能ブロックに供
給され、該当する機能ブロックはシステムクロック４１
により動作を行って処理信号を出力する。そして処理信
号により該当する機能ブロックからシステムコントロー
ラ３６へステータス信号に動作終了信号が出力され、シ
ーケンスコントローラ３６からのシステムクロック４１
の供給が停止される。

【００４５】このようにＯＲ論理回路３０を使用した場
合でも各機能ブロック３１〜３４は動作情報信号が入力
されたときシーケンスコントローラ３６からシステムク
ロックが供給されて動作を開始し、処理信号が出力され
たときシステムクロックの供給が停止されることになる
。

【００４６】従って本実施例においても前記実施例と同
様の効果が得られるものである。

【００４７】また図４に示すものはＡＮＤ論理回路５０
により機能ブロック５１および５２を並列に処理して、
機能ブロック５３に機能ブロック５１および５２から出
力された動作情報信号５５ｃおよび５５ｄをＡＮＤ処理
した動作情報信号５５ｅを出力するものである。

【００４８】複数の論理回路である機能ブロック５１、
５２、５３、５４を設け、これらの各機能ブロック５１
〜５４にそれぞれ動作情報信号５５ａ、５５ｂ、５５ｅ
、５５ｆが入力されるようになっており、動作情報信号
５５ａが前記機能ブロック５１に入力されると、前記機
能ブロック５１から前記ＡＮＤ論理回路５０の一方の入
力端子へ動作情報信号５５ｃが入力され、また、動作情
報信号５５ｂが前記機能ブロック５２に入力されると、
前記機能ブロック５２から前記ＡＮＤ論理回路５０の残
る一方の入力端子へ動作情報信号５５ｄが入力される。

【００４９】前記ＡＮＤ論理回路５０では、各入力端子
に入力される動作情報信号５５ｃ、５５ｄをＡＮＤ処理
し、その処理の結果としての動作情報信号５５ｅが、次
段の前記機能ブロック５３へ入力される。動作情報信号
５５ｅが前記機能ブロック５３に入力されると、前記機
能ブロック５３から前記機能ブロック５４へ動作情報信
号５５ｆが入力されるようになっている。

【００５０】前記機能ブロック５１〜５４からシーケン
スコントローラ５６へステータス信号を含む複数の信号
からなるステータス情報信号５７ａ、５７ｂ、５７ｃ、
５７ｄが入力されるようになっている。

【００５１】前記シーケンスコントローラ５６から前記
各機能ブロック５１〜５４へ、それぞれシステムクロッ
クを含む複数の信号からなる動作用信号５８ａ、５８ｂ
、５８ｃ、５８ｄが入力されるようになっている。

【００５２】前記機能ブロック５１〜５４にはシステム
リセット５９がそれぞれ入力され、動作情報信号による
動作の結果としての処理信号６０ａ、６０ｂ、６０ｃ、
６０ｄが出力されるようになっており、前記シーケンス
コントローラ５６には、システムクロック６１が入力さ
れるようになっている。

【００５３】このような構成の本実施例においては、各
機能ブロック５１〜５４は動作情報信号を入力すると、
ステータス情報信号に含まれているステータス信号に動
作開始信号を出力する。するとシーケンスコントローラ
５６からシステムクロック６１が該当する機能ブロック
に供給され、該当する機能ブロックはシステムクロック
６１により動作を行って処理信号を出力する。そして処
理信号により該当する機能ブロックからシステムコント
ローラ５６へステータス信号に動作終了信号が出力され
、シーケンスコントローラ５６からのシステムクロック
６１の供給が停止される。

【００５４】このようにＡＮＤ論理回路５０を使用した
場合でも各機能ブロック５１〜５４は動作情報信号が入
力されたときシーケンスコントローラ５６からシステム
クロックが供給されて動作を開始し、処理信号が出力さ
れたときシステムクロックの供給が停止されることにな
る。

【００５５】従って本実施例においても前記実施例と同
様の効果が得られるものである。

【００５６】

【発明の効果】以上詳述したようにこの発明によれば、
論理素子に対して、動作が必要とされる時間のみシステ
ムクロックを供給することができ、従ってシステムクロ
ックにより発生するノイズおよび電力消費を最小限に抑
えたクロック周波数制御装置を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す回路ブロック図。

【図２】同実施例を示す部分回路図。

【図３】この発明の他の一実施例を示す回路ブロック図
。

【図４】この発明の他の一実施例を示す回路ブロック図
。

【図５】従来例を示す回路ブロック図。

【図６】同従来例を示す部分回路図。

【図７】同従来例を示す各信号の入出力タイミングの図

【符号の説明】

１１，１２，１３…機能ブロック、１４ａ，１４ｂ，１
４ｃ…動作情報信号、１５…シーケンスコントローラ、
１６ａ，１６ｂ，１６ｃ…ステータス情報信号、１７ａ
，１７ｂ，１７ｃ…動作用信号、１９ａ，１９ｂ，１９
ｃ…処理信号、２０…システムクロック。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　各種論理素子により構成される複数の
   論理回路をシステムクロック信号により同期動作する論
   理回路駆動装置において、前記各論理回路それぞれに対
   して動作情報信号が入力されたときに動作開始信号を出
   力し、前記各論理回路の動作が終了するとそれぞれ動作
   終了信号を出力する複数のステータス出力手段と、この
   各ステータス出力手段からの動作開始信号に基づいて該
   当する論理回路へシステムクロック信号を供給し、前記
   各ステータス出力手段からの動作終了信号に基づいて該
   当する論理回路へのシステムクロック信号の供給を停止
   するクロック供給制御手段とからなることを特徴とする
   論理回路駆動装置。