JPH04296025A - Reactive ion etching method - Google Patents
Reactive ion etching methodInfo
- Publication number
- JPH04296025A JPH04296025A JP8291591A JP8291591A JPH04296025A JP H04296025 A JPH04296025 A JP H04296025A JP 8291591 A JP8291591 A JP 8291591A JP 8291591 A JP8291591 A JP 8291591A JP H04296025 A JPH04296025 A JP H04296025A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- gas
- etching
- silicon film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、反応性ガスを用いてア
モルファスシリコン膜のエッチングを行なう反応性イオ
ンエッチング方法に関し、特に、段差のあるアモルファ
スシリコン膜を良好にエッチングする反応性イオンエッ
チング方法に関する。[Field of Industrial Application] The present invention relates to a reactive ion etching method for etching an amorphous silicon film using a reactive gas, and more particularly to a reactive ion etching method for etching an amorphous silicon film with steps. .
【0002】0002
【従来の技術】従来より、薄膜トランジスタ装置の製造
法において、微細パタ−ンを再現性よく形成するために
、平行平板電極を用いた反応性イオンエッチング方法が
用いられている。図2は、従来の上記反応性イオンエッ
チング方法を実施するエッチング装置を模式的に示した
図である。この装置は、エッチング室1内に一対の平行
平板電極2、3を配置し、その一方の電極3上にガラス
基板を介して被エッチング物4を載置するように構成さ
れており、そして、ガス導入孔1aから反応ガスをエッ
チング室1内に導入すると共に排気孔1bから排気し、
この状態で、上記電極2、3間に高周波電源5を用いて
高周波電圧を印加して放電を起こさせ、プラズマを発生
させて被エッチング物4をエッチングするようにしてい
る。2. Description of the Related Art Conventionally, in the manufacturing method of thin film transistor devices, a reactive ion etching method using parallel plate electrodes has been used in order to form fine patterns with good reproducibility. FIG. 2 is a diagram schematically showing an etching apparatus that carries out the conventional reactive ion etching method described above. This apparatus is configured such that a pair of parallel plate electrodes 2 and 3 are arranged in an etching chamber 1, and an object to be etched 4 is placed on one of the electrodes 3 via a glass substrate. Introducing a reaction gas into the etching chamber 1 through the gas introduction hole 1a and exhausting it through the exhaust hole 1b,
In this state, a high frequency voltage is applied between the electrodes 2 and 3 using the high frequency power source 5 to cause discharge, and plasma is generated to etch the object 4 to be etched.
【0003】このような反応性イオンエッチング方法で
ガラス基板上のアモルファスシリコン膜をエッチングす
る場合、従来は、反応性ガスとして塩素を含むガス、例
えばCCl4ガスが用いられている。ここでは、それに
関連したゲ−ト電極部でのアモルファスシリコン膜のパ
タ−ン形成過程を次に説明する。まず、ガラス基板上に
ゲ−トクロム膜をパタ−ニング形成し、次いで、ゲ−ト
絶縁膜として酸化膜をスパッタ蒸着法により形成し、窒
化膜をプラズマCVD法により形成する。更に、導電膜
としてアモルファスシリコン膜をプラズマCVD法によ
り形成する。次に、図2に示すエッチング装置を用いて
アモルファスシリコン膜をCCl4ガスにてエッチング
する。この工程によって、ホトレジスト下以外のアモル
ファスシリコン膜は完全に除去され、しかも、下地の窒
化膜と十分な選択比をもったエッチングが可能である。
そして、CCl4ガスによるエッチングは、均一に垂直
方向にのみエッチングが進行するため、エッチング面に
くびれやオ−バ−ハングのない良好なエッチングが得ら
れる。When etching an amorphous silicon film on a glass substrate using such a reactive ion etching method, a gas containing chlorine, such as CCl4 gas, has conventionally been used as a reactive gas. Here, the related process of patterning the amorphous silicon film in the gate electrode portion will be described next. First, a gate chrome film is patterned on a glass substrate, then an oxide film is formed as a gate insulating film by sputter deposition, and a nitride film is formed by plasma CVD. Furthermore, an amorphous silicon film is formed as a conductive film by plasma CVD. Next, the amorphous silicon film is etched with CCl4 gas using the etching apparatus shown in FIG. Through this process, the amorphous silicon film other than under the photoresist is completely removed, and etching can be performed with a sufficient selectivity to the underlying nitride film. Etching using CCl4 gas progresses uniformly only in the vertical direction, so that good etching without constrictions or overhangs on the etched surface can be obtained.
【0004】0004
【発明が解決しようとする課題】上述した従来の反応性
イオンエッチング方法は、上記の製造工程において、特
に段差のあるアモルファスシリコン膜に適用した場合、
その段差のある箇所にアモルファスシリコンが残留する
という問題が生ずる。この状況を図3に基づいて説明す
る。なお、図3は、反応性ガスとして従来のCCl4ガ
スを用い、段差のあるアモルファスシリコン膜をエッチ
ングした場合、その段差のある箇所にアモルファスシリ
コンが残留する状況を説明するための図であって、図3
のa〜cは、そのエッチング工程を経過別に示した工程
縦断面図である。[Problems to be Solved by the Invention] The conventional reactive ion etching method described above has problems in the above manufacturing process, especially when applied to an amorphous silicon film with steps.
A problem arises in that amorphous silicon remains at the step portion. This situation will be explained based on FIG. Note that FIG. 3 is a diagram for explaining a situation in which when an amorphous silicon film with a step is etched using conventional CCl4 gas as a reactive gas, amorphous silicon remains at the step. Figure 3
Figures a to c are process longitudinal cross-sectional views showing the etching process step by step.
【0005】図3のaにおいて、ガラス基板10上には
、クロム膜11からなるゲ−ト電極、酸化膜12、窒化
膜13及び導体としてのアモルファスシリコン膜14が
形成されている。アモルファスシリコン膜14は、段差
部分でもほぼ均一に堆積されており、例えばアモルファ
スシリコン膜14の段差部分では、膜厚t1はそれ以外
の部分での膜厚t2に比べ大きい。なお、15は、アモ
ルファスシリコン膜14をエッチングするためのホトレ
ジストのマスクである。図3のbは、反応性エッチング
用のCCl4ガス18により被エッチング物質であるア
モルファスシリコン膜14が表面よりエッチングされて
いることを示し、破線は、エッチングの時間経過による
エッチングの進行状況を示している。In FIG. 3A, a gate electrode made of a chromium film 11, an oxide film 12, a nitride film 13, and an amorphous silicon film 14 as a conductor are formed on a glass substrate 10. The amorphous silicon film 14 is deposited almost uniformly even in the step portion, and for example, the thickness t1 of the amorphous silicon film 14 in the step portion is larger than the film thickness t2 in other portions. Note that 15 is a photoresist mask for etching the amorphous silicon film 14. 3b shows that the amorphous silicon film 14, which is the material to be etched, is etched from the surface by the CCl4 gas 18 for reactive etching, and the broken line shows the progress of etching over time. There is.
【0006】CCl4ガス18によるエッチングは、均
一に垂直方向にのみ進行し、段差部は、他の平面の部分
と異なり、表面から同距離のエッチングが行なわれない
。このため、図3のCに示すように、マスク15の下面
は、正確なパタ−ン14aが形成されるが、段差部は、
アモルファスシリコンの残部14bが形成されてしまう
。即ち、従来の上記エッチング方法では、マスク15の
下面にのみアモルファスシリコン膜のパタ−ン14aが
残されるべきものが、余分な残部14bが残留すること
になり、その結果、薄膜トランジスタ−セル内の電気特
性不良の原因となる欠点を有する。この対策として、従
来よりアモルファスシリコン膜の残部14bを更にエッ
チングして切断する方法が用いられているが、このこと
は余分なエッチング工程を追加することになり、薄膜ト
ランジスタ装置の製造時間や製造費用等の増大を招く結
果となる問題点を有している。Etching by the CCl4 gas 18 proceeds uniformly only in the vertical direction, and the step portion, unlike other planar portions, is not etched at the same distance from the surface. Therefore, as shown in FIG. 3C, an accurate pattern 14a is formed on the lower surface of the mask 15, but the stepped portion is
A remaining portion 14b of amorphous silicon ends up being formed. That is, in the conventional etching method described above, the pattern 14a of the amorphous silicon film should be left only on the lower surface of the mask 15, but an extra portion 14b remains, and as a result, the electricity inside the thin film transistor cell is It has a drawback that causes poor characteristics. As a countermeasure against this problem, a method has conventionally been used in which the remaining portion 14b of the amorphous silicon film is further etched and cut. However, this adds an extra etching process, which increases the manufacturing time and manufacturing cost of the thin film transistor device. This has the problem of resulting in an increase in
【0007】本発明は、上記欠点及び問題点の解消を主
たる技術的課題とするものであり、そして、例えば段差
のあるアモルファスシリコン膜に対して、その段差部に
アモルファスシリコンが残存しないようにエッチングさ
せる反応性イオンエッチング方法を提供することを目的
とする。The main technical object of the present invention is to solve the above drawbacks and problems, and for example, etching an amorphous silicon film with steps so that no amorphous silicon remains in the steps. An object of the present invention is to provide a reactive ion etching method that allows
【0008】[0008]
【課題を解決するための手段】本発明は、アモルファス
シリコン膜に対し、まず、その一部膜厚部分をSF6ガ
ス又はNF3ガスを用いてエッチングし、続いて、残り
の膜厚部分をN2を含むCCl2F2ガスを用いてエッ
チングすることを特徴とし、これによって、上記目的を
達成するものである。[Means for Solving the Problems] The present invention first etches a part of the amorphous silicon film using SF6 gas or NF3 gas, and then etches the remaining film thickness using N2. The etching is performed using gas containing CCl2F2, thereby achieving the above object.
【0009】即ち、本発明は、互いに対向して配置され
た高周波電力が印加される平行平板電極を備え、反応性
ガスを導入して上記電極間にプラズマを発生させ、上記
電極の一方の電極上に載置されたアモルファスシリコン
膜をエッチングする反応性イオンエッチング方法におい
て、該アモルファスシリコン膜の一部膜厚部分をSF6
ガス又はNF3ガスを用いてエッチングする工程と残り
の膜厚部分をN2を含むCCl2F2ガスを用いてエッ
チングする工程とを含むことを特徴とする反応性イオン
エッチング方法であり、上記アモルファスシリコン膜と
して、段差のあるアモルファスシリコン膜に好適な反応
性イオンエッチング方法である。That is, the present invention comprises parallel plate electrodes placed opposite to each other and to which high frequency power is applied, a reactive gas is introduced to generate plasma between the electrodes, and one of the electrodes is In a reactive ion etching method for etching an amorphous silicon film placed on top, a part of the thickness of the amorphous silicon film is etched by SF6.
This is a reactive ion etching method characterized by comprising a step of etching using gas or NF3 gas and a step of etching the remaining film thickness part using CCl2F2 gas containing N2, and as the amorphous silicon film, This is a reactive ion etching method suitable for amorphous silicon films with steps.
【0010】以下、アモルファスシリコン膜として、段
差のある膜を例に挙げ、本発明を詳細に説明する。段差
のあるアモルファスシリコン膜に対して、まず、この膜
の一部膜厚部分をSF6ガス又はNF3ガスでエッチン
グし、これによって、垂直方向のエッチング以外に横方
向のエッチングをも進行させ、段差部でのエッチング残
り(アモルファスシリコンの残留)を防止する。次に、
主として垂直方向にエッチングが進行するN2を含むC
Cl2F2ガスを用いてエッチングする。N2含有量と
しては、5〜30%程度が好ましい。この2工程のエッ
チング手段を採用することにより、段差のあるアモルフ
ァスシリコン膜であっても、寸法精度の優れたエッチン
グが得られるものである。[0010] The present invention will be described in detail below, using a film with steps as an example of an amorphous silicon film. For an amorphous silicon film with a step, first, a part of the film thickness is etched with SF6 gas or NF3 gas, and thereby, in addition to the vertical etching, lateral etching progresses, and the step part is etched. Prevent etching residue (amorphous silicon residue). next,
C containing N2 whose etching progresses mainly in the vertical direction
Etching is performed using Cl2F2 gas. The N2 content is preferably about 5 to 30%. By employing this two-step etching method, even an amorphous silicon film with steps can be etched with excellent dimensional accuracy.
【0011】[0011]
【実施例】次に、本発明の実施例を図1に基づいて具体
的に説明する。図1は、本発明の実施例を説明するため
の図であって、図1のa〜cは、薄膜トランジスタ装置
を製造するためのエッチング工程を、経過別に示した工
程縦断面図である。[Embodiment] Next, an embodiment of the present invention will be explained in detail based on FIG. FIG. 1 is a diagram for explaining an embodiment of the present invention, and FIGS. 1A to 1C are longitudinal cross-sectional views showing each step of an etching process for manufacturing a thin film transistor device.
【0012】(実施例1)図1のaにおいて、ガラス基
板10上にクロム膜11からなるゲ−ト電極、酸化膜1
2、窒化膜13及び導体としてのアモルファスシリコン
膜14(膜厚t1、t2を有する段差のある膜)が形成
されており、また、エッチング用ホトレジストのマスク
15が形成されている。このように形成された薄膜トラ
ンジスタ装置を図2に示す反応性イオンエッチング装置
の平行平板電極2、3の一方の電極3上に載置する。Embodiment 1 In FIG.
2. A nitride film 13 and an amorphous silicon film 14 as a conductor (a film with steps having thicknesses t1 and t2) are formed, and a photoresist mask 15 for etching is also formed. The thin film transistor device thus formed is placed on one electrode 3 of the parallel plate electrodes 2 and 3 of the reactive ion etching apparatus shown in FIG.
【0013】そして、まず、反応性エッチング用のSF
6ガス16を流量60sccm、圧力20Pa、出力7
00Wの条件下で使用し、アモルファスシリコン膜14
のエッチングを行なう。SF6ガス16によるアモルフ
ァスシリコン膜14のエッチングは、多少横方向に進む
傾向があるために、図1のbに示すように、マスク15
の下面のアモルファスシリコン膜の側面に小さなくびれ
が生ずるが、その反面、段差部においても、アモルファ
スシリコン膜14のエッチングが横方向にも進むことに
なる。この場合、SF6ガス16は、アモルファスシリ
コン膜14に対するエッチング速度が速いので、アモル
ファスシリコン膜14の下の窒化膜13が露出しない状
態でエッチングを止める。[0013] First, SF for reactive etching
6 gas 16 at flow rate 60 sccm, pressure 20 Pa, output 7
When used under the condition of 00W, the amorphous silicon film 14
Perform etching. Etching of the amorphous silicon film 14 by the SF6 gas 16 tends to proceed somewhat laterally, so as shown in FIG.
A small constriction is formed on the side surface of the amorphous silicon film 14 on the lower surface, but on the other hand, the etching of the amorphous silicon film 14 also progresses in the lateral direction at the stepped portion. In this case, since the SF6 gas 16 has a high etching rate for the amorphous silicon film 14, the etching is stopped before the nitride film 13 under the amorphous silicon film 14 is exposed.
【0014】次に、反応性エッチングガスとして、N2
を5〜30%程度含むCCl2F2ガス17を流量30
ml/min、圧力16Pa、出力600Wの条件下で
使用し、残りのアモルファスシリコン膜14のエッチン
グを行なう。その結果、図1のCに示すように、マスク
15の下面のアモルファスシリコン膜のパタ−ン14a
を除き、他のアモルファスシリコン膜は完全に除去され
、しかも、アモルファスシリコン膜のすそのアンダ−カ
ット量の小さいエッチング形状が得られた。これは、最
初のSF6ガス16によるアモルファスシリコン膜14
のエッチングに比べ、N2を含むCCl2F2ガス17
による同膜14のエッチングは、エッチング速度が遅い
ものの、主に垂直方向にエッチングが進むためである。Next, as a reactive etching gas, N2
CCl2F2 gas 17 containing about 5 to 30% of
The remaining amorphous silicon film 14 is etched under the conditions of ml/min, pressure of 16 Pa, and output of 600 W. As a result, as shown in FIG. 1C, the pattern 14a of the amorphous silicon film on the lower surface of the mask 15 is
Except for , the other amorphous silicon films were completely removed, and an etched shape with a small amount of undercut at the base of the amorphous silicon film was obtained. This is because the amorphous silicon film 14 is formed by the first SF6 gas 16.
Compared to etching, CCl2F2 gas containing N217
Although the etching rate of the film 14 is slow, the etching progresses mainly in the vertical direction.
【0015】(実施例2)実施例1では、最初にSF6
ガスによるアモルファスシリコン膜のエッチングを行な
った例であるが、この実施例2は、SF6ガスに代えて
NF3ガスを使用する例であり、この点を除いて、実施
例1と同一である。(Example 2) In Example 1, first, SF6
Although this is an example in which an amorphous silicon film was etched with a gas, this second example is an example in which NF3 gas is used instead of SF6 gas, and is the same as Example 1 except for this point.
【0016】NF3ガスによるアモルファスシリコン膜
のエッチングレ−トは、SF6ガスによるエッチングレ
−トよりも2倍以上大きいため、エッチング時間が大幅
に短縮され、レジストの目減りが少なくなるという利点
がある。但し、高速エッチングが行なえる反面、NF3
ガスは、SF6ガスよりもさらにエッチングが横方向に
進む傾向が強いため、アモルファスシリコンのエッチン
グ側面にかなりのくびれを生じてしまう欠点もある。従
って、NF3ガスのエッチングで全てのアモルファスシ
リコン膜を取り去り、大きな アンダ−カットを生じさ
せないように、NF3ガスのエッチングをN2を含むC
Cl2F2ガスのエッチングに切り替える時期には、一
層の注意が肝要である。Since the etching rate of an amorphous silicon film by NF3 gas is more than twice as high as the etching rate by SF6 gas, there is an advantage that the etching time is greatly shortened and the loss of the resist is reduced. However, although high-speed etching can be performed, NF3
Since gas has a stronger tendency to etch laterally than SF6 gas, it also has the disadvantage of producing considerable constrictions on the etched side surfaces of amorphous silicon. Therefore, in order to remove all the amorphous silicon film by etching with NF3 gas and avoid causing a large undercut, the etching with NF3 gas was replaced with C containing N2.
It is important to be more careful when switching to Cl2F2 gas etching.
【0017】[0017]
【発明の効果】本発明は、以上詳記したとおり、例えば
段差のあるアモルファスシリコン膜のエッチング用ガス
として、最初にSF6又はNF3ガスを使用し、横方向
にもエッチングが進むようにすることにより、導電部製
造工程において、段差のある部分でのアモルファスシリ
コン膜の残留を防ぐことができるという顕著な効果が生
ずる。更に、残りのアモルファスシリコン膜のエッチン
グガスとして、N2を含むCCl2F2ガスを用い、主
に垂直方向にエッチングが進むようにすることにより、
SF6又はNF3ガスを単独に用いた場合に比べて、寸
法精度の優れたエッチングが得られるという効果が生ず
る。Effects of the Invention As detailed above, the present invention, for example, first uses SF6 or NF3 gas as an etching gas for an amorphous silicon film with steps, and allows etching to proceed in the lateral direction as well. In the manufacturing process of the conductive part, a remarkable effect is produced in that it is possible to prevent the amorphous silicon film from remaining in the step part. Furthermore, by using CCl2F2 gas containing N2 as an etching gas for the remaining amorphous silicon film, etching proceeds mainly in the vertical direction.
Compared to the case where SF6 or NF3 gas is used alone, the effect is that etching with excellent dimensional accuracy can be obtained.
【図1】 図1は、本発明の実施例を説明するための
図であって、図1のa〜cは、薄膜トランジスタ装置を
製造するためのエッチング工程を、経過別に示した工程
縦断面図である。FIG. 1 is a diagram for explaining an embodiment of the present invention, and FIGS. 1 a to 1 c are process longitudinal cross-sectional views showing each step of an etching process for manufacturing a thin film transistor device. It is.
【図2】 図2は、反応性イオンエッチング装置の模
式図である。FIG. 2 is a schematic diagram of a reactive ion etching apparatus.
【図3】 図3は、反応性ガスとして従来のCCl4
を用い、段差のあるアモルファスシリコン膜をエッチン
グした場合、その段差部分にアモルファスシリコンが残
留する状況を説明するための図であって、図3のa〜c
は、そのエッチング工程を経過別に示した工程縦断面図
である。[Figure 3] Figure 3 shows conventional CCl4 as a reactive gas.
FIG. 3 is a diagram illustrating a situation in which amorphous silicon remains in the step portion when an amorphous silicon film with a step is etched using a method shown in FIGS.
These are process longitudinal cross-sectional views showing each step of the etching process.
1 エッチング室
1a ガス導入孔
1b 排気孔
2、3 平行平板電極
4 ガラス基板
5 高周波電源
10 ガラス基板
11 クロム膜
12 酸化膜
13 窒化膜
14 アモルファスシリコン膜14a
パタ−ン
14b 残部
15 マスク
16 SF6ガス
17 N2を含むCCl2F2ガス18
CCl41 Etching chamber 1a Gas introduction hole 1b Exhaust hole 2, 3 Parallel plate electrode 4 Glass substrate 5 High frequency power supply 10 Glass substrate 11 Chromium film 12 Oxide film 13 Nitride film 14 Amorphous silicon film 14a
Pattern 14b Remaining part 15 Mask 16 SF6 gas 17 CCl2F2 gas 18 containing N2
CCl4
Claims (3)
が印加される平行平板電極を備え、反応性ガスを導入し
て上記電極間にプラズマを発生させ、上記電極の一方の
電極上に載置されたアモルファスシリコン膜をエッチン
グする反応性イオンエッチング方法において、該アモル
ファスシリコン膜の一部膜厚部分をSF6ガス又はNF
3ガスを用いてエッチングする工程と残りの膜厚部分を
N2を含むCCl2F2ガスを用いてエッチングする工
程とを含むことを特徴とする反応性イオンエッチング方
法。[Claim 1] Parallel plate electrodes to which high frequency power is applied are arranged opposite to each other, a reactive gas is introduced to generate plasma between the electrodes, and the plasma is placed on one of the electrodes. In a reactive ion etching method for etching an amorphous silicon film, a part of the thickness of the amorphous silicon film is etched with SF6 gas or NF.
1. A reactive ion etching method comprising the steps of: etching using 3 gases; and etching the remaining film thickness using CCl2F2 gas containing N2.
あるアモルファスシリコン膜である請求項1に記載の反
応性イオンエッチング方法。2. The reactive ion etching method according to claim 1, wherein the amorphous silicon film is an amorphous silicon film with steps.
て、N2が5〜30%含むCCl2F2ガスを用いる請
求項1に記載の反応性イオンエッチング方法。3. The reactive ion etching method according to claim 1, wherein a CCl2F2 gas containing 5 to 30% N2 is used as the CCl2F2 gas containing N2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8291591A JPH04296025A (en) | 1991-03-25 | 1991-03-25 | Reactive ion etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8291591A JPH04296025A (en) | 1991-03-25 | 1991-03-25 | Reactive ion etching method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04296025A true JPH04296025A (en) | 1992-10-20 |
Family
ID=13787550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8291591A Pending JPH04296025A (en) | 1991-03-25 | 1991-03-25 | Reactive ion etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04296025A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102464452A (en) * | 2010-11-12 | 2012-05-23 | 鸿富锦精密工业(深圳)有限公司 | Glass product and manufacturing method thereof |
-
1991
- 1991-03-25 JP JP8291591A patent/JPH04296025A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102464452A (en) * | 2010-11-12 | 2012-05-23 | 鸿富锦精密工业(深圳)有限公司 | Glass product and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100748477B1 (en) | Semiconductor device manufacturing method | |
KR20010063852A (en) | A method for forming a self aligned contact of semiconductor device | |
KR960002600A (en) | Manufacturing method of semiconductor integrated circuit device | |
KR100592841B1 (en) | Accurate patterning of high dielectric constant films | |
US6461969B1 (en) | Multiple-step plasma etching process for silicon nitride | |
CN108987337A (en) | A kind of array substrate and preparation method thereof, display device | |
US5017265A (en) | Method for removing residual material from a cavity during the manufacture of a semiconductor device by utilizing plasma scattering | |
JPH04296025A (en) | Reactive ion etching method | |
KR19990063182A (en) | Etching method | |
KR100323442B1 (en) | Method for fabricating semiconductor device | |
KR960015486B1 (en) | Via contact hole forming method using plasma apparatus | |
KR100282416B1 (en) | Method for fabricating semiconductor device | |
US7005385B2 (en) | Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring | |
KR100321760B1 (en) | A method for fabrication of semiconductor device | |
JPH07135198A (en) | Etching | |
KR100431818B1 (en) | Forming method for self aligned contact of semiconductor device | |
JPH08148468A (en) | Etching method | |
JPH0722391A (en) | Dry etching method | |
JP2639402B2 (en) | Oxide layer taper etching method | |
KR100252867B1 (en) | Method for etching thin flim of semiconductor device | |
JP3409357B2 (en) | Etching method | |
KR100290875B1 (en) | Anisotropic Etching Method by Polymer Film Formation | |
CN115172154A (en) | Method and device for manufacturing semiconductor device | |
KR100372654B1 (en) | Method for forming contact hole of semiconductor device | |
CN114664653A (en) | Silicon nitride etching method |