JPH04291753A - semiconductor equipment - Google Patents
semiconductor equipmentInfo
- Publication number
- JPH04291753A JPH04291753A JP5688291A JP5688291A JPH04291753A JP H04291753 A JPH04291753 A JP H04291753A JP 5688291 A JP5688291 A JP 5688291A JP 5688291 A JP5688291 A JP 5688291A JP H04291753 A JPH04291753 A JP H04291753A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- semiconductor device
- insulating film
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【0001】0001
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、チップ搭載スペースの有効利用を図るべく
、複数のチップが積層された半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a plurality of chips are stacked in order to effectively utilize chip mounting space.
【0002】0002
【従来の技術】近年、半導体装置の高密度化,多機能化
のため、チップ搭載スペースの有効利用が望まれている
。このため、一つの構造として、チップ表面上に素子の
形成された半導体膜が多層化された構造が考えられてい
るが、絶縁膜上の半導体層の結晶性が十分でないので、
現状では実用化には充分でない。また、他の構造として
、素子形成された複数のチップが積層された構造が考え
られ、こちらの方が実用化に適しており、実際に製品化
も行われている。2. Description of the Related Art In recent years, as semiconductor devices have become more dense and multi-functional, effective use of chip mounting space has been desired. For this reason, one possible structure is a structure in which semiconductor films with elements formed on the chip surface are multilayered, but since the crystallinity of the semiconductor layer on the insulating film is not sufficient,
At present, it is not sufficient for practical use. Another possible structure is a structure in which a plurality of chips on which elements are formed are stacked, which is more suitable for practical use and has actually been commercialized.
【0003】図5(a),(b)は、チップ搭載スペー
スの有効利用を図るべく、複数のチップが積層された従
来例の半導体装置について説明する図で、図5(a)は
半導体装置の側面図を示し、図5(b)は絶縁性フィル
ムの平面図である。FIGS. 5(a) and 5(b) are diagrams illustrating a conventional semiconductor device in which a plurality of chips are stacked in order to effectively utilize the chip mounting space. FIG. 5(b) is a plan view of the insulating film.
【0004】図5(a)において、1a,1bはチップ
で、導電性接着剤或いは静電界を利用した張り合わせ法
により互いの裏面同士が張り合わされている。各チップ
1a,1bの表面には、トランジスタ等の素子が形成さ
れ、かつ外部リード7a〜7t,8a〜8tとの間で入
出力信号の授受を行う信号の出入口としてのバンプ電極
2a〜2t,3a〜3tを有する。4a,4bは、図5
(b)に示すように、それぞれ複数のパッド5a〜5t
,6a〜6tが片側の表面に形成された板状の絶縁性フ
ィルムで、各絶縁性フィルム4a,4bのパッド5a〜
5t,6a〜6tは各チップ1a,1bの対応するバン
プ電極2a〜2t,3a〜3tと接触している。パッド
5a〜5t,6a〜6tとバンプ電極2a〜2t,3a
〜3tとの接続は、TAB(Tape Automat
ed Bonding)法により行われ、各チップ1a
、1b別々に行われる。7a〜7t,8a〜8tは各絶
縁性フィルム4a,4bのパッド5a〜5t,6a〜6
tと接続されている外部リードである。なお、必要な場
合には、樹脂により全体が被覆されて、チップ1a,1
bが保護される。In FIG. 5(a), 1a and 1b are chips whose back surfaces are bonded together by a bonding method using a conductive adhesive or an electrostatic field. Elements such as transistors are formed on the surface of each chip 1a, 1b, and bump electrodes 2a-2t serve as signal entrances and exits for exchanging input/output signals with external leads 7a-7t, 8a-8t. It has 3a to 3t. 4a and 4b are shown in Figure 5.
As shown in (b), a plurality of pads 5a to 5t, respectively.
, 6a to 6t are plate-shaped insulating films formed on one surface, and the pads 5a to 6t of each insulating film 4a, 4b are
5t, 6a-6t are in contact with the corresponding bump electrodes 2a-2t, 3a-3t of each chip 1a, 1b. Pads 5a to 5t, 6a to 6t and bump electrodes 2a to 2t, 3a
~3t is connected using TAB (Tape Automat
ed Bonding) method, each chip 1a
, 1b are performed separately. 7a-7t, 8a-8t are pads 5a-5t, 6a-6 of each insulating film 4a, 4b.
This is an external lead connected to t. In addition, if necessary, the whole chip 1a, 1 is covered with resin.
b is protected.
【0005】[0005]
【発明が解決しようとする課題】ところで、上記のよう
な構造では、チップ1a,1bの裏面同士が張り合わさ
れているので、ヒートシンクの取り付けが困難になり、
熱放散を効率よく行うことができないという問題がある
。[Problems to be Solved by the Invention] However, in the above structure, since the back surfaces of the chips 1a and 1b are pasted together, it becomes difficult to attach a heat sink.
There is a problem that heat dissipation cannot be performed efficiently.
【0006】また、パッド5a〜5t,6a〜6tとバ
ンプ電極2a〜2t,3a〜3tとの接続のための組み
立ては、TAB(Tape Automated Bo
nding)法により各チップ1a,1b別々に行われ
ているので、一方のチップ1aを組み立てているとき、
他方のチップ1bの素子形成面は外側を向く。従って、
組み立ての際、保持具などと接触し、チップ1a,1b
の素子形成面を傷める危険性がある。Further, the assembly for connecting the pads 5a to 5t, 6a to 6t and the bump electrodes 2a to 2t, 3a to 3t is performed using TAB (Tape Automated Board).
Since each chip 1a and 1b are separately assembled using the nding method, when one chip 1a is assembled,
The element forming surface of the other chip 1b faces outward. Therefore,
During assembly, the chips 1a and 1b may come into contact with the holder etc.
There is a risk of damaging the element forming surface.
【0007】本発明は、かかる従来の問題点に鑑みてな
されたもので、組み立ての際にチップの素子形成面に損
傷を受けにくく、かつ、熱放散を行いやすい構造とした
半導体装置を提供することを目的とするものである。The present invention has been made in view of these conventional problems, and provides a semiconductor device having a structure in which the element forming surface of the chip is less likely to be damaged during assembly and which facilitates heat dissipation. The purpose is to
【0008】[0008]
【課題を解決するための手段】上記課題は、第1に、両
方の板面にそれぞれ導電性を有するパッドが形成された
板状の絶縁性基板と、前記パッドの位置に対応するよう
に素子形成面にバンプ電極が形成されたチップとを有し
、前記パッドと前記対応するバンプ電極とが接触するよ
うに前記チップが前記絶縁性基板の両方の板面にそれぞ
れ搭載されていることを特徴とする半導体装置によって
達成され、第2に、第1の発明に記載の絶縁性基板の両
方の板面にそれぞれ搭載されているチップのうち少なく
とも一方のチップの裏面がヒートシンクと接触している
ことを特徴とする半導体装置によって達成され、第3に
、第1又は第2の発明に記載の絶縁性基板の両方の板面
のパッドが外部リードと接続されていることを特徴とす
る半導体装置によって達成される。[Means for Solving the Problems] The above-mentioned problems firstly consist of a plate-shaped insulating substrate on which conductive pads are formed on both plate surfaces, and an element that corresponds to the position of the pads. a chip on which a bump electrode is formed, and the chip is mounted on both surfaces of the insulating substrate so that the pad and the corresponding bump electrode are in contact with each other. Second, the back surface of at least one of the chips mounted on both surfaces of the insulating substrate according to the first invention is in contact with a heat sink. Thirdly, by a semiconductor device characterized in that pads on both surfaces of the insulating substrate according to the first or second invention are connected to external leads. achieved.
【0009】[0009]
【作用】本発明の半導体装置によれば、絶縁性基板の両
方の板面のパッド形成面に各チップの素子形成面を対向
させてチップを搭載している。従って、パッドと各チッ
プのバンプ電極との接続のための組み立てがTAB(T
ape Automated Bonding)法によ
り両面で別々に行われる場合、片側のチップを組み立て
ているとき、すでに搭載されている反対側のチップの裏
面が外側を向く。従って、載置台や作業具などと接触し
ても、チップの素子形成面を傷める危険性はない。According to the semiconductor device of the present invention, the chips are mounted with the element forming surfaces of each chip facing the pad forming surfaces of both surfaces of the insulating substrate. Therefore, the assembly for connecting the pad to the bump electrode of each chip is TAB (T
When bonding is performed separately on both sides using the Ape Automated Bonding method, when the chips on one side are assembled, the back side of the chip on the opposite side, which has already been mounted, faces outward. Therefore, even if it comes into contact with a mounting table, a work tool, etc., there is no risk of damaging the element forming surface of the chip.
【0010】また、搭載された各チップの裏面は外側を
向いているので、ヒートシンクの取り付けが容易になる
。従って、ヒートシンクをチップの裏面に取り付けるこ
とにより、半導体装置の熱放散を効率よく行うことがで
きる。[0010] Furthermore, since the back surface of each mounted chip faces outward, attachment of a heat sink is facilitated. Therefore, by attaching the heat sink to the back surface of the chip, heat dissipation of the semiconductor device can be efficiently performed.
【0011】[0011]
【実施例】図1(a),(b)は、本発明の第1の実施
例の半導体装置について説明する断面図で、図1(a)
はチップ搭載前の絶縁フィルムの平面図、図1(b)は
チップ搭載後の半導体装置の側面図である。[Embodiment] FIGS. 1(a) and 1(b) are cross-sectional views for explaining a semiconductor device according to a first embodiment of the present invention.
is a plan view of the insulating film before chip mounting, and FIG. 1(b) is a side view of the semiconductor device after chip mounting.
【0012】図1(a)において、9は絶縁性フィルム
(絶縁性基板)で、チップ13a,13bのバンプ電極
14a〜14t,15a〜15tと接続される、周辺部
のパッド領域以外の領域の不要なフィルムは除去され、
貫通孔10が形成されている。11a〜11t,12a
〜12tは、絶縁性フィルム9の両方の表面であって、
チップ13a,13bのバンプ電極14a〜14t,1
5a〜15tと対応する位置に形成されたパッドである
。なお、他方の面のパッド12a〜12tは一部しか図
示していないが、両面のパッド11a〜11t,12a
〜12tの配置は絶縁性フィルム9を挟んで互いに対向
する位置に形成される場合もあるし、又は互いに半ピッ
チずれた位置に形成される場合もある。In FIG. 1(a), reference numeral 9 denotes an insulating film (insulating substrate), which is connected to the bump electrodes 14a to 14t and 15a to 15t of the chips 13a and 13b, and covers an area other than the peripheral pad area. Unnecessary film is removed,
A through hole 10 is formed. 11a-11t, 12a
~12t are both surfaces of the insulating film 9,
Bump electrodes 14a to 14t, 1 of chips 13a, 13b
These pads are formed at positions corresponding to 5a to 15t. Although only a part of the pads 12a to 12t on the other side is shown, the pads 11a to 11t, 12a on both sides
~12t may be formed at positions facing each other with the insulating film 9 in between, or may be formed at positions shifted by half a pitch from each other.
【0013】13a,13bは絶縁性フィルム9を挟ん
で、絶縁性フィルム9のパッド形成面に素子形成面が対
向するように取り付けられているチップ、14a〜14
tは一方のチップ13aのバンプ電極、15a〜15t
は他方のチップ13bのバンプ電極である。Reference numerals 13a and 13b denote chips 14a to 14 which are attached with the insulating film 9 in between so that the element forming surface faces the pad forming surface of the insulating film 9.
t is a bump electrode of one chip 13a, 15a to 15t
is a bump electrode of the other chip 13b.
【0014】以上のように、本発明の第1の実施例の半
導体装置によれば、絶縁性フィルム9の両方の板面のパ
ッド形成面に、各チップ13a,13bの素子形成面を
対向させてチップ13a,13bが搭載されている。従
って、搭載された各チップ13a,13bの裏面は外側
を向いているので、図3(b)のように、ヒートシンク
20a,20bの取り付けが容易になり、熱放散を効率
よく行うことができる。As described above, according to the semiconductor device of the first embodiment of the present invention, the element forming surfaces of each chip 13a and 13b are opposed to the pad forming surfaces of both plate surfaces of the insulating film 9. Chips 13a and 13b are mounted thereon. Therefore, since the back surfaces of the mounted chips 13a, 13b face outward, the heat sinks 20a, 20b can be easily attached, as shown in FIG. 3(b), and heat can be dissipated efficiently.
【0015】また、チップ13a,13bの素子形成面
が必ず絶縁性フィルム9のパッド形成面と対向するよう
にチップ13a,13bが搭載されるので、片側のチッ
プ13aを組み立てているとき、すでに搭載されている
反対側のチップ13bの裏面が外側を向く。従って、載
置台や作業具などと接触しても、チップ13a,13b
の素子形成面を傷める危険性はない。また、半導体装置
の完成後に試験等における取扱が容易になる。Furthermore, since the chips 13a and 13b are mounted so that the element forming surfaces of the chips 13a and 13b always face the pad forming surface of the insulating film 9, when one side of the chip 13a is assembled, The back surface of the chip 13b on the opposite side faces outward. Therefore, even if the chips 13a and 13b come into contact with a mounting table or a work tool,
There is no risk of damaging the element forming surface. Further, after the semiconductor device is completed, it becomes easier to handle it in tests and the like.
【0016】なお、第1の実施例では、絶縁性フィルム
9として周辺部のパッド領域以外の領域に貫通孔10が
形成されているものを用いているが、本発明の第2の実
施例として、図2(a),(b)に示すように、この領
域に貫通孔を形成しないで絶縁性フィルム16をそのま
ま残したものを用いることもできる。これにより、取扱
中の応力等により両面のチップ13a,13bが直接接
触することがないので、一層良い絶縁性を保持すること
ができる。In the first embodiment, the insulating film 9 is formed with through holes 10 in areas other than the peripheral pad area, but in the second embodiment of the present invention, the insulating film 9 is As shown in FIGS. 2(a) and 2(b), it is also possible to use a structure in which the insulating film 16 is left as it is without forming through holes in this region. This prevents the chips 13a and 13b on both sides from coming into direct contact due to stress during handling, so that even better insulation can be maintained.
【0017】また、第3の実施例として、図3(a),
(b)のように、各パッド11a〜11t,12a〜1
2tには最終的に外部リード18a〜18t,19a〜
19tを接続することもできる。そして、この外部リー
ド18a〜18t,19a〜19tにより外部とチップ
13a,13bとの間で電気信号等のやり取りが行われ
る。Furthermore, as a third embodiment, FIG. 3(a),
As shown in (b), each pad 11a to 11t, 12a to 1
2t finally has external leads 18a to 18t, 19a to
19t can also be connected. Electrical signals and the like are exchanged between the outside and the chips 13a and 13b through these external leads 18a to 18t and 19a to 19t.
【0018】更に、搭載された各チップ13a,13b
の裏面は外側を向いているので、ヒートシンクの取り付
けが容易になり、第4の実施例として、図3(b)のよ
うに、各チップ13a,13bの裏面にヒートシンク2
0a,20bを取り付けることもできる。これにより、
熱放散を効率よく行うことができる。Furthermore, each mounted chip 13a, 13b
Since the back surface of the chips 13a and 13b faces outward, it is easy to attach a heat sink.As a fourth embodiment, as shown in FIG.
0a and 20b can also be attached. This results in
Heat dissipation can be performed efficiently.
【0019】更に、第5および第6の実施例として、図
4(a),(b)に示すように、必要な場合には樹脂2
1等でチップ13a,13bを被覆することもできる。
これにより、組み立て後の取扱に対してチップ13a,
13bの一層の保護を図ることができる。Furthermore, as the fifth and sixth embodiments, as shown in FIGS. 4(a) and 4(b), if necessary, the resin 2
It is also possible to cover the chips 13a and 13b with 1st grade. This makes it easier to handle the chips 13a and 13a after assembly.
13b can be further protected.
【0020】次に、上記の半導体装置の製造方法につい
て図2(a),(b)を参照しながら説明する。Next, a method for manufacturing the above semiconductor device will be explained with reference to FIGS. 2(a) and 2(b).
【0021】まず、複数の絶縁性フィルム16の繋がっ
たテープ22の片面のパッド11a〜11tにチップ1
3aのバンプ電極14a〜14tを熱圧着により接着し
、搭載する。続いて、直前に搭載されたチップ13a側
を保持し、他方の面に熱圧着により別のチップ13bを
同じようにして搭載する。First, the chips 1 are placed on the pads 11a to 11t on one side of the tape 22 where a plurality of insulating films 16 are connected.
The bump electrodes 14a to 14t of 3a are bonded and mounted by thermocompression bonding. Subsequently, while holding the chip 13a side that was mounted immediately before, another chip 13b is mounted on the other side in the same manner by thermocompression bonding.
【0022】次いで、テープ22を巻き上げ、次のチッ
プ搭載領域を所定の位置に搬送するとともに、既に両面
にチップ13a,13bが搭載された領域を切断する。
続いて、上記と同様にして、次のチップ搭載領域の絶縁
性フィルムの両面にチップを搭載する。Next, the tape 22 is rolled up and the next chip mounting area is transported to a predetermined position, and the area where chips 13a and 13b are already mounted on both sides is cut. Subsequently, chips are mounted on both sides of the insulating film in the next chip mounting area in the same manner as above.
【0023】この様にして、順次組み立てを行っていく
。[0023] In this way, the assembly is performed one by one.
【0024】以上のように、本発明の第1の実施例の半
導体装置の組み立て方法によれば、チップ13a,13
bの素子形成面が必ず絶縁性フィルム16のパッド形成
面と対向するようにチップ13a,13bが搭載される
ので、パッド11a〜11t,12a〜12tとバンプ
電極14a〜14t,15a〜15tとの接続のための
組み立てが両面で別々に行われる場合、片側のチップ1
3aを組み立てているときにすでに搭載されている反対
側のチップ13bの裏面が外側を向く。従って、載置台
や作業具などと接触しても、チップ13a,13bの素
子形成面を傷める危険性はない。As described above, according to the method for assembling a semiconductor device according to the first embodiment of the present invention, the chips 13a, 13
Since the chips 13a and 13b are mounted so that the element forming surface of b always faces the pad forming surface of the insulating film 16, the contact between the pads 11a to 11t and 12a to 12t and the bump electrodes 14a to 14t and 15a to 15t is If assembly for connection is done separately on both sides, chip 1 on one side
When assembling chip 3a, the back surface of the chip 13b on the opposite side, which has already been mounted, faces outward. Therefore, there is no risk of damaging the element forming surfaces of the chips 13a, 13b even if they come into contact with a mounting table, a working tool, or the like.
【0025】なお、図3(b)に示すように、ヒートシ
ンク20a,20bを取り付ける場合には、まず、第1
の実施例の場合と同様にして絶縁性フィルム16にチッ
プ13a,13bを搭載する。次いで、両方のチップの
裏面にヒートシンクを熱圧着により取り付けた後、テー
プを巻き上げ、次のチップ搭載領域を所定の位置に搬送
する。この様にして、順次組み立てを行った後、絶縁性
フィルム毎に切断すると半導体装置が完成する。これに
より、放熱性の良い半導体装置を作成することができる
。Note that, as shown in FIG. 3(b), when attaching the heat sinks 20a and 20b, first
Chips 13a and 13b are mounted on an insulating film 16 in the same manner as in the embodiment. Next, after heat sinks are attached to the back surfaces of both chips by thermocompression bonding, the tape is rolled up and the next chip mounting area is transported to a predetermined position. After sequentially assembling in this manner, the semiconductor device is completed by cutting each insulating film. Thereby, it is possible to create a semiconductor device with good heat dissipation.
【0026】また、図4(a),(b)に示すように、
上記の半導体装置を樹脂21で被覆する場合には、絶縁
性フィルム16の両面のパッド形成面にチップ13a,
13bを搭載した後、テープ22を切断せずに、チップ
13a,13bを搭載したまま一旦テープ22を巻き上
げる。
続いて、既にチップ13a,13bが搭載された絶縁性
フィルム16をある程度纏めてモールディング装置にセ
ットし、同時に樹脂21で被覆した後、各絶縁性フィル
ム16毎に切断すると、本発明の第5及び第6の実施例
の半導体装置が完成する。これにより、組み立て後の試
験等における取扱が一層容易になる。Furthermore, as shown in FIGS. 4(a) and 4(b),
When covering the above semiconductor device with resin 21, chips 13a,
After mounting the chips 13b, the tape 22 is temporarily wound up with the chips 13a and 13b mounted thereon without cutting the tape 22. Subsequently, the insulating films 16 on which the chips 13a and 13b have already been mounted are set in a molding device in bulk and simultaneously covered with the resin 21, and then each insulating film 16 is cut. The semiconductor device of the sixth embodiment is completed. This further facilitates handling during tests and the like after assembly.
【0027】[0027]
【発明の効果】以上のように、本発明の半導体装置によ
れば、絶縁性基板の両方の板面のパッド形成面に各チッ
プの素子形成面を対向させてチップが搭載されている。
従って、各チップの裏面が外側を向くので、組み立ての
際、或いは組み立て後の試験の際、載置台や作業具など
と接触しても、チップの素子形成面を傷める危険性はな
い。これにより、半導体装置の取扱が容易になる。As described above, according to the semiconductor device of the present invention, chips are mounted with the element forming surfaces of each chip facing the pad forming surfaces of both surfaces of the insulating substrate. Therefore, since the back surface of each chip faces outward, there is no risk of damaging the element forming surface of the chip even if it comes into contact with a mounting table, work tool, etc. during assembly or during testing after assembly. This facilitates handling of the semiconductor device.
【0028】また、搭載された各チップの裏面は外側を
向いているので、ヒートシンクの取り付けることができ
。半導体装置の熱放散を効率よく行うことができる。Furthermore, since the back surface of each mounted chip faces outward, a heat sink can be attached. Heat dissipation of the semiconductor device can be efficiently performed.
【図1】本発明の第1の実施例の半導体装置について説
明する図である。FIG. 1 is a diagram illustrating a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第2の実施例の半導体装置について説
明する図である。FIG. 2 is a diagram illustrating a semiconductor device according to a second embodiment of the present invention.
【図3】本発明の第3及び第4の実施例の半導体装置に
ついて説明する断面図である。FIG. 3 is a cross-sectional view illustrating semiconductor devices according to third and fourth embodiments of the present invention.
【図4】本発明の第5及び第6の実施例の半導体装置に
ついて説明する断面図である。FIG. 4 is a cross-sectional view illustrating semiconductor devices according to fifth and sixth embodiments of the present invention.
【図5】従来例の半導体装置について説明する図である
。FIG. 5 is a diagram illustrating a conventional semiconductor device.
1a,1b,13a,13b チップ、2a〜2t,
3a〜3t,14a〜14t,15a〜15tバンプ電
極、
4a,4b,16 絶縁性フィルム、5a〜5t,6
a〜6t,11a〜11t,12a〜12t パッド
、
7a〜7t,8a〜8t,18a〜18t,19a〜1
9t 外部リード、
9 絶縁性フィルム(絶縁性基板)、10 貫通孔
、
20a,20b ヒートシンク、
21 樹脂。1a, 1b, 13a, 13b chips, 2a to 2t,
3a-3t, 14a-14t, 15a-15t bump electrode, 4a, 4b, 16 insulating film, 5a-5t, 6
a~6t, 11a~11t, 12a~12t pad, 7a~7t, 8a~8t, 18a~18t, 19a~1
9t external lead, 9 insulating film (insulating substrate), 10 through hole, 20a, 20b heat sink, 21 resin.
Claims (3)
パッドが形成された板状の絶縁性基板と、前記パッドの
位置に対応するように素子形成面にバンプ電極が形成さ
れたチップとを有し、前記パッドと前記対応するバンプ
電極とが接触するように前記チップが前記絶縁性基板の
両方の板面にそれぞれ搭載されていることを特徴とする
半導体装置。1. A plate-shaped insulating substrate on which conductive pads are formed on both plate surfaces, and a chip on which bump electrodes are formed on the element formation surface to correspond to the positions of the pads. A semiconductor device comprising: a semiconductor device, wherein the chip is mounted on both surfaces of the insulating substrate so that the pad and the corresponding bump electrode are in contact with each other.
面にそれぞれ搭載されているチップのうち少なくとも一
方のチップの裏面がヒートシンクと接触していることを
特徴とする半導体装置。2. A semiconductor device, wherein the back surface of at least one of the chips mounted on both surfaces of the insulating substrate according to claim 1 is in contact with a heat sink.
板の両方の板面のパッドが外部リードと接続されている
ことを特徴とする半導体装置。3. A semiconductor device, wherein pads on both surfaces of the insulating substrate according to claim 1 or 2 are connected to external leads.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5688291A JPH04291753A (en) | 1991-03-20 | 1991-03-20 | semiconductor equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5688291A JPH04291753A (en) | 1991-03-20 | 1991-03-20 | semiconductor equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04291753A true JPH04291753A (en) | 1992-10-15 |
Family
ID=13039790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5688291A Withdrawn JPH04291753A (en) | 1991-03-20 | 1991-03-20 | semiconductor equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04291753A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5602420A (en) * | 1992-09-07 | 1997-02-11 | Hitachi, Ltd. | Stacked high mounting density semiconductor devices |
-
1991
- 1991-03-20 JP JP5688291A patent/JPH04291753A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5602420A (en) * | 1992-09-07 | 1997-02-11 | Hitachi, Ltd. | Stacked high mounting density semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100333388B1 (en) | chip size stack package and method of fabricating the same | |
US6215193B1 (en) | Multichip modules and manufacturing method therefor | |
US4829666A (en) | Method for producing a carrier element for an IC-chip | |
KR100319608B1 (en) | A stacked semiconductor package and the fabricating method thereof | |
JP3140784B2 (en) | Method for three-dimensional interconnection of electronic component packages and apparatus obtained by the method | |
JP2953899B2 (en) | Semiconductor device | |
US6635956B2 (en) | Semiconductor device, semiconductor module and hard disk | |
JPH03112688A (en) | Ic card | |
US6933604B2 (en) | Semiconductor device, semiconductor module and hard disk | |
US6737590B2 (en) | Tape circuit board and semiconductor chip package including the same | |
JPH04291753A (en) | semiconductor equipment | |
JPH05343602A (en) | High density mounted semiconductor device and semiconductor module using the same | |
JP2003218316A (en) | Multichip package structure and manufacturing method therefor | |
JP2507564B2 (en) | Multi-chip semiconductor device and manufacturing method thereof | |
KR19980058412A (en) | Multilayer Multi-chip Module Semiconductor Device and Manufacturing Method Thereof | |
JP3016049B2 (en) | Semiconductor device | |
JP3064674B2 (en) | Semiconductor device | |
JPS6070752A (en) | Manufacturing method of semiconductor device | |
JPH05275498A (en) | Tape carrier and method of assembling semiconductor device using the same | |
JPH02222598A (en) | semiconductor device module | |
JPS63114152A (en) | Hybrid integrated circuit | |
KR100377467B1 (en) | lamination method of circuit tape for semiconductor package | |
KR200225040Y1 (en) | Stacked Semiconductor Packages | |
KR100253379B1 (en) | Shell case semiconductor package and fabrication method thereof | |
JPS6095958A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |