JPH04278587A - Manufacture of semiconductor memory - Google Patents
Manufacture of semiconductor memoryInfo
- Publication number
- JPH04278587A JPH04278587A JP3999191A JP3999191A JPH04278587A JP H04278587 A JPH04278587 A JP H04278587A JP 3999191 A JP3999191 A JP 3999191A JP 3999191 A JP3999191 A JP 3999191A JP H04278587 A JPH04278587 A JP H04278587A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 5
- 238000004519 manufacturing process Methods 0.000 title claims abstract 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract 4
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract 4
- 239000001257 hydrogen Substances 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000009832 plasma treatment Methods 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 230000005641 tunneling Effects 0.000 abstract 1
Landscapes
- Drying Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明はフローティングゲート構
造を有する電界効果トランジスタからなる記憶保持特性
の優れた半導体記憶装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor memory device having excellent memory retention characteristics and comprising a field effect transistor having a floating gate structure.
【0002】0002
【従来の技術】従来、電気的に書き込み消去可能なEE
PROM(Electrically Erasab
leand Programmable ROM)
の一つに、トンネリング注入によって書き込み、かつ消
去が可能なフローティングゲート構造の半導体記憶装置
が知られている。このフローティングゲート構造の半導
体記憶装置は、半導体基板側から薄い酸化シリコン膜を
介して電荷をトンネリングさせ、絶縁膜の上のフローテ
ィングゲート電極に電荷を蓄積させ、トランジスタのし
きい値電圧を変化させることを原理としている。[Prior Art] Conventionally, electrically writable and erasable EE
PROM (Electrically Erasab
(Leand Programmable ROM)
One type of known semiconductor memory device is a floating gate structure that can be written and erased by tunneling injection. This semiconductor memory device with a floating gate structure tunnels charges from the semiconductor substrate side through a thin silicon oxide film, accumulates charges in the floating gate electrode on the insulating film, and changes the threshold voltage of the transistor. The principle is
【0003】以下に従来の半導体記憶装置の製造方法に
ついて説明する。図3は従来のフローティングゲート構
造の半導体記憶装置の代表的な例を示す断面図である。
P型シリコン基板31の中にN型拡散層からなるドレイ
ン領域32およびソース領域33が形成されている。比
較的厚い酸化シリコン膜34はドレイン領域32とソー
ス領域33にまたがって形成されている。この酸化シリ
コン膜34はドレイン領域32の上部の一部分が開孔さ
れており、この開孔部には、トンネリング媒体となりう
る薄い酸化シリコン膜35が形成されている。さらに酸
化シリコン膜35の上面にはフローティングゲート電極
36と酸化シリコン膜37およびコントロールゲート電
極38が順次積層されている。A conventional method for manufacturing a semiconductor memory device will be described below. FIG. 3 is a cross-sectional view showing a typical example of a conventional floating gate structure semiconductor memory device. A drain region 32 and a source region 33 made of an N-type diffusion layer are formed in a P-type silicon substrate 31. A relatively thick silicon oxide film 34 is formed spanning the drain region 32 and source region 33. This silicon oxide film 34 has a hole formed in a portion above the drain region 32, and a thin silicon oxide film 35 that can serve as a tunneling medium is formed in this hole. Further, on the upper surface of the silicon oxide film 35, a floating gate electrode 36, a silicon oxide film 37, and a control gate electrode 38 are sequentially laminated.
【0004】近年、以上のように構成される半導体記憶
装置において、プログラミング電圧の低電圧化、または
書き換えに伴うメモリ特性の劣化を低減するために、ト
ンネリング膜となる薄い酸化シリコン膜35(トンネリ
ング絶縁膜)に代えて、薄い窒化シリコン膜、酸化シリ
コン膜−窒化シリコン膜の2層膜、酸化シリコン膜−窒
化シリコン膜−酸化シリコン膜の3層膜またはオキシナ
イトライド膜等の窒化シリコン膜系のトンネリング絶縁
膜を用いることが提案されている(例えば、アイ・デイ
ー・イー・エム テクニカル ダイジェスト 1
985年12月620頁:IEDM Tech.Di
g.,Dec.1985,p.620)。In recent years, in semiconductor memory devices configured as described above, a thin silicon oxide film 35 (tunneling insulation Instead of a thin silicon nitride film, a two-layer film of silicon oxide film-silicon nitride film, a three-layer film of silicon oxide film-silicon nitride film-silicon oxide film, or a silicon nitride film such as an oxynitride film, It has been proposed to use a tunneling insulating film (for example, IDM Technical Digest 1
December 985, page 620: IEDM Tech. Di
g. , Dec. 1985, p. 620).
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来の窒化シリコン膜系のトンネリング絶縁膜を使用する
半導体記憶装置では、通常フローティングゲート電極3
6およびコントロールゲート電極38にポリシリコン膜
等の高融点金属を使用するため、トンネリング絶縁膜の
形成後に900℃ないし1000℃程度の高温の熱処理
が必ず必要であり、窒化シリコン膜系のトンネリング絶
縁膜の膜質を著しく劣化させ、記憶保持特性を悪化させ
るという課題を有していた。[Problems to be Solved by the Invention] However, in the semiconductor memory device using the conventional silicon nitride film-based tunneling insulating film, the floating gate electrode 3
6 and the control gate electrode 38, a high-temperature heat treatment of approximately 900°C to 1000°C is required after forming the tunneling insulating film, and a silicon nitride film-based tunneling insulating film is required. This has had the problem of significantly deteriorating the film quality and deteriorating memory retention characteristics.
【0006】本発明は上記の従来の課題を解決するもの
で、フローティングゲート構造の半導体記憶装置におけ
る記憶保持特性を悪化させることなくプログラミング電
圧の低電圧化を実現し、書き換えに伴うメモリ特性の劣
化を防止する半導体記憶装置の製造方法の提供を目的と
する。[0006] The present invention solves the above-mentioned conventional problems by realizing a lower programming voltage without deteriorating memory retention characteristics in a semiconductor memory device having a floating gate structure, and thereby reducing deterioration of memory characteristics due to rewriting. An object of the present invention is to provide a method for manufacturing a semiconductor memory device that prevents this.
【0007】[0007]
【課題を解決するための手段】この目的を達成するため
に本発明の半導体記憶装置の製造方法は、一導電型の半
導体基板の上に少なくとも窒化シリコン膜を含む絶縁膜
を形成する工程と、水素プラズマ処理する工程と、絶縁
膜の上にフローティングゲート電極を形成する工程と、
フローティングゲート電極の上に絶縁膜を介してコント
ロールゲート電極を形成する工程とを有するものである
。Means for Solving the Problems In order to achieve this object, the method of manufacturing a semiconductor memory device of the present invention includes the steps of: forming an insulating film containing at least a silicon nitride film on a semiconductor substrate of one conductivity type; a step of hydrogen plasma treatment; a step of forming a floating gate electrode on the insulating film;
The method includes a step of forming a control gate electrode on the floating gate electrode with an insulating film interposed therebetween.
【0008】[0008]
【作用】本発明者の研究によれば、窒化シリコン膜形成
後の高温熱処理による記憶保持特性の悪化は熱処理条件
に強く依存しており、窒化シリコン膜形成後に行なう高
温熱処理の温度が窒化シリコン膜の形成温度以下であれ
ば記憶保持特性が悪化することはほとんどないが、窒化
シリコン膜の形成温度以上になると記憶保持特性の悪化
が起こることである。[Operation] According to the research conducted by the present inventors, the deterioration of memory retention characteristics due to high temperature heat treatment after forming a silicon nitride film strongly depends on the heat treatment conditions. If the temperature is below the formation temperature of the silicon nitride film, the memory retention characteristics will hardly deteriorate, but if the temperature exceeds the formation temperature of the silicon nitride film, the memory retention characteristics will deteriorate.
【0009】また記憶保持特性が悪化する度合は特に窒
化シリコン膜に含まれる水素、特にSi−H結合の含有
量と関係がある。すなわち、Si−H結合が多い窒化シ
リコン膜をその窒化シリコン膜を成長した温度以上の高
温で熱処理を行なうことによってSi−H結合が切断さ
れ、膜内部に不安定なトラップが増大する。そのため、
窒化シリコン膜の電気伝導度は増大し、半導体装置の記
憶保持特性が低下することが判明した。すなわち、窒化
シリコン膜形成後の高温熱処理による記憶保持特性の悪
化は、主として窒化シリコン膜形成時の水素含有量に大
きく依存する。Furthermore, the degree to which the memory retention characteristics deteriorate is particularly related to the content of hydrogen contained in the silicon nitride film, particularly the content of Si--H bonds. That is, by heat-treating a silicon nitride film containing many Si--H bonds at a high temperature higher than the temperature at which the silicon nitride film was grown, the Si--H bonds are severed, increasing the number of unstable traps inside the film. Therefore,
It has been found that the electrical conductivity of the silicon nitride film increases and the memory retention characteristics of the semiconductor device deteriorate. That is, deterioration in memory retention characteristics due to high-temperature heat treatment after forming a silicon nitride film largely depends on the hydrogen content at the time of forming the silicon nitride film.
【0010】本発明は、上記の事実に基づいてなされた
もので、窒化シリコン膜系のトンネリング絶縁膜を形成
した後に水素プラズマ処理を行なうことにより、窒化シ
リコン膜の水素含有量を増加させることができる。その
ため、電気伝導度が小さくなり、半導体装置の記憶保持
特性が悪化することなく優れた記憶保持特性を得ること
ができるものである。The present invention has been made based on the above facts, and it is possible to increase the hydrogen content of a silicon nitride film by performing hydrogen plasma treatment after forming a silicon nitride film-based tunneling insulating film. can. Therefore, the electrical conductivity is reduced, and excellent memory retention characteristics of the semiconductor device can be obtained without deterioration of the memory retention characteristics.
【0011】また、フローティングゲート構造の半導体
記憶装置の製造方法では、トンネリング絶縁膜の形成後
、通常その上にポリシリコン膜のような高融点金属から
なるフローティングゲート電極を形成し、さらにソース
領域,ドレイン領域または層間絶縁膜の形成等を行なう
。この場合、ソース領域およびドレイン領域の不純物を
活性化するとともに拡散するため、さらには層間絶縁膜
の緻密化を図るためにトンネリング絶縁膜である窒化シ
リコン膜を形成する温度以上の高温で熱処理が行なわれ
る。したがって、高温での熱処理がすべて終了した後に
水素プラズマ処理を行なうことが必要であり、そうする
ことにより本発明の最大の効果を得ることができる。Furthermore, in a method for manufacturing a semiconductor memory device having a floating gate structure, after forming a tunneling insulating film, a floating gate electrode made of a high melting point metal such as a polysilicon film is usually formed thereon, and a source region, A drain region or an interlayer insulating film is formed. In this case, in order to activate and diffuse impurities in the source and drain regions, and to further densify the interlayer insulating film, heat treatment is performed at a high temperature higher than the temperature at which a silicon nitride film, which is a tunneling insulating film, is formed. It will be done. Therefore, it is necessary to perform hydrogen plasma treatment after all heat treatments at high temperatures are completed, and by doing so, the maximum effect of the present invention can be obtained.
【0012】0012
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0013】図1は本発明の一実施例における半導体記
憶装置の製造工程断面図である。まず、図1(A)に示
すようにP型シリコン基板1の全面に酸化シリコン膜2
を500Å形成し、さらに窒化シリコン膜3を1000
Å形成して素子分離のための所定領域を公知のフォトエ
ッチング技術によりエッチングしてシリコン基板1の表
面を露出させる。次に図1(B)に示すように通常の熱
酸化によってフィールド酸化膜4を7000Å程度形成
する。次に、図1(C)に示すように窒化シリコン膜3
とその下の酸化シリコン膜2を順次エッチングしてシリ
コン基板1を露出させる。その後、通常の熱酸化法によ
り酸化シリコン膜5を500Å形成する。その後、フォ
トレジスト6をマスクにリンイオン7を100keV,
1×1015cm−2の条件で注入し、N型拡散層8お
よび9を形成する。次に、図1(D)に示すように、フ
ォトレジスト6を除去し、N型拡散層9の上の酸化シリ
コン膜5の一部を開孔する。この酸化シリコン膜5の上
に窒化シリコン膜10を形成する。窒化シリコン膜10
の形成は、ジクロルシラン(SiH2Cl2)とアンモ
ニア(NH3)との化学反応に基づく減圧気相成長法に
よって、NH3/SiH2Cl2=5,750℃の条件
で行ない、膜厚が120Åになるようにする。次に、図
1(E)に示すように、窒化シリコン膜10の上にリン
を約2×1020cm−3程度ドープしたポリシリコン
膜を公知の気相成長法によって約3000Å形成させ、
その後フォトエッチング技術によりポリシリコン膜より
なるフローティングゲート電極11を形成する。次に、
通常の熱酸化法によって、酸化シリコン膜12をフロー
ティングゲート電極11上に、その膜厚が約400Åと
なるように形成する。その後、リンを約2×1020c
m−3程度ドープしたポリシリコン膜を公知の気相成長
法によって約4000Å成長させ、フォトエッチング技
術によりポリシリコン膜よりなるコントロールゲート電
極13を形成する。コントロールゲート電極13とフィ
ールド酸化膜4をマスクにして砒素イオンを50keV
で4×1015cm−2打ち込み、ソース領域およびド
レイン領域のN型拡散層14,15を形成する。次に、
図1(F)に示すように、酸化シリコン膜16を全面に
気相成長させた後、ソース領域およびドレイン領域の不
純物の活性化と酸化シリコン膜16の緻密化のために、
1000℃の窒素雰囲気中で20分熱処理を行なう。次
に、水素プラズマ処理を行なう。本実施例では水素プラ
ズマ処理は、基板温度400℃、ガス圧0.5Torr
,RFパワー100Wの条件で行なった。最後に、図1
(G)に示すように、ソース領域およびドレイン領域を
構成するN型拡散層14,15に電極を設けるため、酸
化シリコン膜16に公知のフォトエッチング技術により
コンタクト孔を開孔し、アルミニウム電極17を形成す
ることによってフローティングゲート型の半導体記憶装
置ができあがる。FIG. 1 is a cross-sectional view of the manufacturing process of a semiconductor memory device according to an embodiment of the present invention. First, as shown in FIG. 1(A), a silicon oxide film 2 is formed on the entire surface of a P-type silicon substrate 1.
500 Å thick, and then a silicon nitride film 3 of 1000 Å thick.
A predetermined region for element isolation is etched using a known photoetching technique to expose the surface of the silicon substrate 1. Next, as shown in FIG. 1B, a field oxide film 4 of about 7000 Å is formed by normal thermal oxidation. Next, as shown in FIG. 1(C), the silicon nitride film 3
and the silicon oxide film 2 thereunder are sequentially etched to expose the silicon substrate 1. Thereafter, a silicon oxide film 5 having a thickness of 500 Å is formed by a normal thermal oxidation method. After that, using the photoresist 6 as a mask, phosphorus ions 7 were applied at 100 keV.
The implantation is performed under the condition of 1×10 15 cm −2 to form N-type diffusion layers 8 and 9. Next, as shown in FIG. 1D, the photoresist 6 is removed and a hole is opened in a portion of the silicon oxide film 5 above the N-type diffusion layer 9. A silicon nitride film 10 is formed on this silicon oxide film 5. Silicon nitride film 10
is formed by a reduced pressure vapor phase growth method based on a chemical reaction between dichlorosilane (SiH2Cl2) and ammonia (NH3) under the condition of NH3/SiH2Cl2 = 5,750°C, so that the film thickness is 120 Å. Next, as shown in FIG. 1E, a polysilicon film doped with about 2×10 20 cm −3 of phosphorus is formed on the silicon nitride film 10 to a thickness of about 3000 Å by a known vapor phase growth method.
Thereafter, a floating gate electrode 11 made of a polysilicon film is formed using a photoetching technique. next,
A silicon oxide film 12 is formed on the floating gate electrode 11 to a thickness of about 400 Å by a normal thermal oxidation method. After that, add about 2×1020c of phosphorus
A polysilicon film doped to about m-3 is grown to a thickness of about 4000 Å by a known vapor phase growth method, and a control gate electrode 13 made of the polysilicon film is formed by photo-etching. Using the control gate electrode 13 and field oxide film 4 as a mask, arsenic ions are applied at 50 keV.
Then, N-type diffusion layers 14 and 15 in the source and drain regions are formed by implanting 4×10 15 cm −2 . next,
As shown in FIG. 1F, after the silicon oxide film 16 is grown in a vapor phase over the entire surface, in order to activate the impurities in the source and drain regions and to densify the silicon oxide film 16,
Heat treatment is performed for 20 minutes in a nitrogen atmosphere at 1000°C. Next, hydrogen plasma treatment is performed. In this example, the hydrogen plasma treatment was carried out at a substrate temperature of 400°C and a gas pressure of 0.5 Torr.
, RF power was 100W. Finally, Figure 1
As shown in (G), in order to provide electrodes in the N-type diffusion layers 14 and 15 constituting the source and drain regions, a contact hole is formed in the silicon oxide film 16 by a known photoetching technique, and an aluminum electrode 17 is formed in the silicon oxide film 16. By forming this, a floating gate type semiconductor memory device is completed.
【0014】図2は以上説明した工程を経て製造された
フローティングゲート型の半導体記憶装置の記憶保持特
性図で、縦軸はしきい値電圧、横軸は記憶保持時間を表
わしている。図2において、実線Aは本実施例による半
導体記憶装置の記憶保持特性であり、破線Bは従来の半
導体記憶装置の記憶保持特性である。両者を比較すると
、明らかに本実施例による場合の方がしきい値電圧の保
持時間が長く、記憶保持特性が優れていることがわかる
。FIG. 2 is a memory retention characteristic diagram of a floating gate type semiconductor memory device manufactured through the steps described above, in which the vertical axis represents the threshold voltage and the horizontal axis represents the memory retention time. In FIG. 2, solid line A is the memory retention characteristic of the semiconductor memory device according to this embodiment, and broken line B is the memory retention characteristic of the conventional semiconductor memory device. Comparing the two, it can be seen that the threshold voltage retention time is clearly longer in the case of this example, and the memory retention characteristics are superior.
【0015】以上、トンネリング絶縁膜に単層の窒化シ
リコン膜を用いた場合について説明したが、これは窒化
シリコン膜−酸化シリコン膜の2層膜、酸化シリコン膜
−窒化シリコン膜−酸化シリコン膜の3層膜またはオキ
シナイトライド膜等の窒化シリコン膜系のトンネリング
絶縁膜を使用しても同様の効果が得られることは言うま
でもない。The case where a single-layer silicon nitride film is used as the tunneling insulating film has been described above, but this also applies to a two-layer film of silicon nitride film-silicon oxide film, or a two-layer film of silicon oxide film-silicon nitride film-silicon oxide film. It goes without saying that similar effects can be obtained by using a tunneling insulating film based on a silicon nitride film such as a three-layer film or an oxynitride film.
【0016】[0016]
【発明の効果】以上のように本発明は、トンネリング用
の絶縁膜を形成した後に水素プラズマ処理する工程を設
けることにより、絶縁膜として窒化シリコン系の膜を用
いてもプログラミング電圧の低電圧化ができ、かつ書き
換えに伴う記憶保持特性の劣化を低減できる優れた半導
体記憶装置の製造方法を実現できるものである。As described above, the present invention provides a hydrogen plasma treatment step after forming an insulating film for tunneling, thereby reducing the programming voltage even when a silicon nitride film is used as the insulating film. Accordingly, it is possible to realize an excellent method for manufacturing a semiconductor memory device that can reduce deterioration of memory retention characteristics due to rewriting.
【図1】本発明の一実施例における半導体記憶装置の製
造工程断面図FIG. 1 is a cross-sectional view of the manufacturing process of a semiconductor memory device according to an embodiment of the present invention.
【図2】本発明の製造方法により製造された半導体記憶
装置の記憶保持特性図[Fig. 2] Memory retention characteristic diagram of a semiconductor memory device manufactured by the manufacturing method of the present invention
【図3】従来の半導体記憶装置の断面図[Figure 3] Cross-sectional view of a conventional semiconductor memory device
1 P型シリコン基板(半導体基板)10 窒化シ
リコン膜(窒化シリコン膜を含む絶縁膜)11 フロ
ーティングゲート電極
12 酸化シリコン膜(絶縁膜)
13 コントロールゲート電極1 P-type silicon substrate (semiconductor substrate) 10 Silicon nitride film (insulating film containing silicon nitride film) 11 Floating gate electrode 12 Silicon oxide film (insulating film) 13 Control gate electrode
Claims (2)
化シリコン膜を含む絶縁膜を形成する工程と、水素プラ
ズマ処理する工程と、前記絶縁膜の上にフローティング
ゲート電極を形成する工程と、前記フローティングゲー
ト電極の上に絶縁膜を介してコントロールゲート電極を
形成する工程とを有する半導体記憶装置の製造方法。1. A step of forming an insulating film including at least a silicon nitride film on a semiconductor substrate of one conductivity type, a step of performing hydrogen plasma treatment, and a step of forming a floating gate electrode on the insulating film, forming a control gate electrode on the floating gate electrode with an insulating film interposed therebetween.
程が、窒化シリコン膜を含む絶縁膜を形成した後、窒化
シリコン膜の形成温度以上の温度で熱処理する工程であ
る請求項1記載の半導体記憶装置の製造方法。2. The step of forming the insulating film containing the silicon nitride film is a step of forming the insulating film containing the silicon nitride film and then performing heat treatment at a temperature higher than the formation temperature of the silicon nitride film. A method for manufacturing a semiconductor memory device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3999191A JPH04278587A (en) | 1991-03-06 | 1991-03-06 | Manufacture of semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3999191A JPH04278587A (en) | 1991-03-06 | 1991-03-06 | Manufacture of semiconductor memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04278587A true JPH04278587A (en) | 1992-10-05 |
Family
ID=12568403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3999191A Pending JPH04278587A (en) | 1991-03-06 | 1991-03-06 | Manufacture of semiconductor memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04278587A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6335549B1 (en) | 1993-11-02 | 2002-01-01 | Mitsubishi Denki Kabushiki Kaisha | EEPROM with high channel hot carrier injection efficiency |
-
1991
- 1991-03-06 JP JP3999191A patent/JPH04278587A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6335549B1 (en) | 1993-11-02 | 2002-01-01 | Mitsubishi Denki Kabushiki Kaisha | EEPROM with high channel hot carrier injection efficiency |
US6483133B2 (en) | 1993-11-02 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | EEPROM with high channel hot carrier injection efficiency |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10135207A (en) | Thin film forming method using N2O gas | |
JP5022614B2 (en) | Manufacturing method of semiconductor device | |
JP3723173B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
KR100482751B1 (en) | Method of manufacturing semiconductor device | |
JPH05114579A (en) | Semiconductor device and manufacturing method thereof | |
JP3406811B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011176348A (en) | Semiconductor device | |
JPH07118511B2 (en) | Nonvolatile semiconductor memory device | |
JP2006179870A (en) | N-type Schottky barrier through transistor element and manufacturing method thereof | |
JPH07245267A (en) | Manufacture of semiconductor device | |
JPH04278587A (en) | Manufacture of semiconductor memory | |
JP3548563B2 (en) | Method for manufacturing semiconductor device | |
JPH02277269A (en) | Manufacture of nonvolatile memory | |
US6323098B1 (en) | Manufacturing method of a semiconductor device | |
JPH0454390B2 (en) | ||
JP3376305B2 (en) | Method for manufacturing semiconductor device | |
JP2861025B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JPH08213611A (en) | Semiconductor device and its manufacturing method | |
JPH06296029A (en) | Semiconductor nonvolatile storage element and manufacture thereof | |
JPH03227069A (en) | Manufacture of semiconductor memory device | |
JPH08172091A (en) | Formation of insulating film | |
JPH0669518A (en) | Manufacture of semiconductor device | |
JPH11145425A (en) | Manufacture of semiconductor element and semiconductor device | |
JPH02114568A (en) | Manufacture of nonvolatile storage device | |
JP3030569B2 (en) | Manufacturing method of nonvolatile semiconductor memory |