[go: up one dir, main page]

JPH04276636A - Ｉｃ及びｉｃ配線パターン - Google Patents

Ｉｃ及びｉｃ配線パターン

Info

Publication number
JPH04276636A
JPH04276636A JP3037654A JP3765491A JPH04276636A JP H04276636 A JPH04276636 A JP H04276636A JP 3037654 A JP3037654 A JP 3037654A JP 3765491 A JP3765491 A JP 3765491A JP H04276636 A JPH04276636 A JP H04276636A
Authority
JP
Japan
Prior art keywords
wiring
pad
row
pads
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3037654A
Other languages
English (en)
Inventor
Shigeo Ota
茂雄 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3037654A priority Critical patent/JPH04276636A/ja
Publication of JPH04276636A publication Critical patent/JPH04276636A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、特に感熱方式、熱転写
方式のファクシミリやプリンタ等に使用するサーマルヘ
ッドに実装するＩＣ、並びにＩＣ配線パターンに関する
。
【０００２】
【従来の技術】ファクシミリやプリンタ等に使用される
サーマルヘッドの代表例として、サーマルプリントヘッ
ドは、印字走査方向に延在する発熱抵抗体と、抵抗体を
駆動するための駆動用ＩＣと、抵抗体とＩＣを連絡する
ための配線パターンとを有する。サーマルプリントヘッ
ドは、印字ドット数に応じた発熱抵抗体を有し、この抵
抗体を印字ドットパターンに則して駆動するためのデー
タを各抵抗体に送るために、幾つかの抵抗体を一まとめ
にした組数に相当する数のＩＣが設けられる。
【０００３】この発熱抵抗体と駆動用ＩＣとの連絡には
、各種配線パターン方式が採用される。一例として、図
３に示す方式がある。駆動用ＩＣ５０上には、各発熱抵
抗体（図示せず）に連結された配線６１、６２と連絡す
るためのボンディング用パッド５１、５２が設けられて
いる。パッド５１、５２は、ＩＣ５０の端縁部寄りに交
互に位置をずらして形成され、同様に端部を交互にずら
して配した配線６１、６２にそれぞれワイヤ７１、７２
を用いたワイヤボンディングによって接続される。なお
、図中の矢印は印字データの出力順を示し、図では左側
から右側に向かってパッド順位が決定されている。従っ
て、各配線もパッド順位通りに並んでいる。以下、この
ＩＣ配線パターンを千鳥方式という。
【０００４】図４に、別の方式を示す。ＩＣ８０の一対
の対向辺（図では縦辺）において、その端縁部寄りにボ
ンディング用パッド８１、８２がそれぞれ一列に配置さ
れている。図の左側のパッド８１は配線９１にワイヤ１
０１を用いたワイヤボンディングによって、右側のパッ
ド８２は配線９２にワイヤ１０２を用いたワイヤボンデ
ィングによってそれぞれ接続される。各パッドにワイヤ
によって接続した配線は、図示の如き配線パターンに従
って発熱抵抗体（図示せず）に至る。パッド順位は矢印
■、■方向になっており、各パッドに対応する配線はパ
ッド順位通りに図の左側から右側に順列をなす。この方
式は、配線をＩＣ実装位置の外側に導いてあるので、以
下では縦型外回し方式という。
【０００５】更に、図５は別の方式を表す。ＩＣ１１０
の一対の対向辺（図では縦辺）において、その端縁部寄
りにボンディング用パッド１１１、１１２が一列に配置
されている点は図４のＩＣ８０と同じである。パッド１
１１、１１２にワイヤ１３１、１３２によって接続した
対応配線１２１、１２２は、ＩＣ１１０の実装位置、即
ちＩＣ１１０の下側に設けられている。各配線の端部は
ＩＣ１１０の端縁から外側に出ており、この端部にワイ
ヤがボンディングされる。なお、ＩＣ実装位置に存する
配線上には適当な絶縁性樹脂層が施され、樹脂層上にＩ
Ｃ１１０が設置される。パッド順位は図中の矢印■、■
方向に決定され、各パッドに対応する配線はパッド順位
通りに左側から右側に順列をなす。この方式は、配線を
ＩＣ実装位置（ＩＣの下側）に導いてあるので、以下で
は縦型内回し方式という。
【０００６】
【発明が解決しようとする課題】サーマルプリントヘッ
ドの高精細度、縮小化を実現するために、上記各方式で
高密度配線を行う場合、千鳥方式ではＩＣの左右方向の
幅（横幅）Ａが、縦型外回し方式では左右の最外配線の
間隔（必要とされる配線パターン領域幅）Ｂが、いずれ
も過大になる。又、縦型内回し方式では、左右の最外配
線の間隔（必要とされる配線パターン幅）Ｃ内に設ける
配線数が過多になり、当該間隔Ｃ内における配線密度が
大きくなり過ぎる。逆に配線密度を小さくするには、Ｉ
Ｃの左右方向の幅（横幅）を大きくしなければならず、
結果的にＩＣサイズが大となる。
【０００７】従って、本発明の目的は、サーマルプリン
トヘッド等を高精細度、縮小化すべく、実装するＩＣサ
イズの拡大や配線密度の増加を伴うことなく、高密度配
線を行うことができるＩＣを提供することにある。本発
明の更に別の目的は、ＩＣサイズの拡大や配線密度の増
加を伴うことなく、高密度配線を実現したＩＣ配線パタ
ーンを提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成する本発
明のＩＣは、ＩＣ上の３辺の端縁部寄りにボンディング
用パッドをそれぞれ並列配置してなることを特徴とする
。更に、前記別の目的を達成する本発明のＩＣ配線パタ
ーンは、前記ＩＣと、ＩＣ上のパッドに連絡するための
配線とを備え、ＩＣの一対の対向端縁部に配置した各パ
ッド列において、パッド列を二分割し、分割した一方の
パッド列のパッド順位と他方のパッド列のパッド順位通
りに連なるように、一方のパッド列に対応する配線列を
ＩＣ実装位置の外側に設け、他方のパッド列に対応する
配線列をＩＣ実装位置から外側に設け、残りの端縁部に
配置したパッド列に対応する配線列をパッド順位通りに
ＩＣ実装位置の外側に設け、ＩＣの端縁部に配置した全
てのパッドに対応する配線がパッド順位通りに順列をな
すように配線パターンを形成したことを特徴とする。
【０００９】本発明のＩＣ及びＩＣ配線パターンは、上
記構成により配線密度を必要以上に大きくすることなく
、高密度配線が可能となる。又、ＩＣサイズも縮小でき
るため、コスト削減や生産性向上が図れる。
【００１０】
【実施例】以下、本発明のＩＣ及びＩＣ配線パターンを
実施例に基づいて説明する。図１は、一実施例に係るＩ
Ｃを用いたＩＣ配線パターンを示す。本例のＩＣ配線パ
ターンはサーマルプリントヘッドに適用したものである
。ＩＣ１０は、その３辺の端縁部寄りに設けたボンディ
ング用パッド１１を有する。本実施例では、パッド列は
図から分かるように、図中の左右両側（縦側）の端縁部
で略半分ずつに各々二分割され、上側（横側）の端縁部
のパッド列は分割されない。左側のパッド列において、
一方のパッド列の順位は矢印■方向に、他方のパッド列
の順位は矢印■方向に定められている〔以下、各パッド
列を単にパッド列■、■と称する〕。同様に右側のパッ
ド列の順位は、一方のパッド列が矢印■方向に、他方の
パッド列が矢印■方向に設定されている〔以下、各パッ
ド列を単にパッド列■、■と称する〕。上側のパッド列
は矢印■方向の順位になっている〔以下、単にパッド列
■と称する〕。
【００１１】この実施例は、発熱抵抗体（図示せず）を
１２８ビット単位で駆動するものであり、従って１つの
ＩＣ１０は１２８個のパッド１１を有する。図のＩＣ１
０では、パッド列■がビット単位ｂ１〜ｂ２０、パッド
列■がｂ２１〜ｂ３９、パッド列■がｂ４０〜ｂ８９、
パッド列■がｂ９０〜ｂ１０８、パッド列■がｂ１０９
〜ｂ１２８の順に各矢印方向に設定されている。
【００１２】このパッド列■〜■に対応する配線列２１
〜２５が図示の如き配線パターンに従って形成されてい
る。即ち、パッド列■に対応する配線列２１は、ＩＣ１
０の実装位置の外側に存在し、発熱抵抗体への導入部イ
に至る。パッド列■に対応する配線列２２は、ＩＣ１０
の実装位置（ＩＣ１０の下側）を通り、パッド列■の付
近で実装位置の外側に方向転換し、導入部ロに至る。配
線列２３は、パッド列■に対応し、湾曲せずにそのまま
導入部ハに達する。パッド列■に対応する配線列２４は
配線列２２と、パッド列■に対応する配線列２５は配線
列２１と、それぞれ左右対称パターンをなし、各々導入
部ニ、ホに達する。これら全ての導入部イ〜ホは１２８
ビットに応じて１２８本の配線からなり、全配線はＩＣ
のパッド順位通りにイ〜ホ方向に順列をなす。更に、各
配線は対応する発熱抵抗体に接続される。
【００１３】各パッドと対応配線はワイヤを用いたワイ
ヤボンディングによって接続される。例えば、パッド列
■のパッド１１と配線列２１内の対応配線（便宜上図示
せず）とはワイヤ３１によるワイヤボンディングによっ
て接続される。但し、パッド列■の最下位パッド（ビッ
ト単位ｂ２１に相当）と、パッド列■の最上位パッド（
ビット単位ｂ１０８に相当）だけは、配線列のパターン
上、それぞれ対応配線列２２、２４ではなく、配線列２
１、２５内の対応配線に接続される。
【００１４】勿論、各配線列２１〜２５は、対応パッド
列■〜■のパッド数に相当する配線数を有し、各配線は
パッド順位通りに並び、相互に平行して延在する。ここ
で、パッドと配線の接続状態を分かり易くするために、
パッド列■におけるパッドと配線の接続部分を拡大した
図を図２に示す。パッド列■は、ＩＣ１０の左側端縁部
において外側と内側に交互に並列配置したパッド１１ａ
、１１ｂからなり、ビット単位ｂ１〜ｂ２０に相当する
数（２０個）のパッドを有する。パッド列■に対応する
配線列２１はパッド数と同数の配線を有し、各配線は高
密度配線に対処するために、図示の如き先端形状を呈す
る。各パッドと対応配線に関して、例えば外側パッド１
１ａ、内側パッド１１ｂは対応配線２１ａ、２１ｂにそ
れぞれワイヤ３１ａ、３１ｂを用いたワイヤボンディン
グによって接続される。なお、他のパッド列と配線列も
同様の接続状態であり、配線列のパターンが異なるだけ
である。
【００１５】次に、本発明の作用効果をより明確にする
ために、具体的な実施例について述べる。ここでは、１
６ドット／ｍｍの高密度サーマルプリントヘッドを例と
して取り上げる。配線パターンの最小配線密度は生産性
を考慮して４０μｍ／本とし、１２８ビット単位でＩＣ
に接続する。又、ＩＣ上のパッドと配線との接続ピッチ
（ワイヤボンディングピッチ）は生産性を考慮して７５
μｍとする。１２８ビット単位で接続するのに許容され
る配線パターン領域幅Ｘ（図１参照）は、（１／１６）
×１２８＝８ｍｍである。
【００１６】本実施例の配線パターンであれば、４０μ
ｍ／本の配線密度では４×４ｍｍ角の小型ＩＣで１２８
ビットに対応する全ての配線を賄うことができる。即ち
、図１において、ＩＣの横寸法４ｍｍ以内で５０ビット
分のパッドを配置し〔パッド列■〕、配線列２３を形成
する。そして、残る７８ビットを左右両側で各３９ビッ
ト分ずつ割り当てると共に、左右のパッド列をそれぞれ
二分割し〔パッド列■と■、■と■〕、各パッド列■、
■、■、■に対応する配線列２１、２２、２４、２５の
パターンを図示の如く形成することで、縦寸法を４ｍｍ
以下に抑えることができる。
【００１７】これに対し、図３に示す千鳥方式の場合、
ＩＣの１つの端縁部だけで１２８ビット分に対応するに
は、配線パターンのみの幅ｘが少なくとも７５μｍ×１
２８＝９．６ｍｍは必要であり、８ｍｍを超過する。こ
の結果、ＩＣを実装できなくなる。図４の縦型外回し方
式の場合では、１２８ビットを左右両側に各６４ビット
ずつ配分するとして、左右の各配線パターン幅が４０μ
ｍ×６４＝２．５６ｍｍとなり、更にワイヤ距離（約１
．３ｍｍ程度）とＩＣサイズ（ＩＣの横寸法で約１ｍｍ
）を加味すると、配線パターン領域幅Ｂは、（２．５６
＋１．３）×２＋１．０＝８．７２ｍｍとなり、これも
８ｍｍを越えてしまう。
【００１８】又、図５の縦型内回し方式の場合、配線パ
ターン幅Ｃが４０μｍ×１２８＝５．１２ｍｍであり、
これに前記ワイヤ距離１．３ｍｍを加えると、所要の配
線パターン領域幅ｙは、５．１２＋１．３×２＝７．７
２ｍｍとなり、８ｍｍ以内に収まる。しかし、ＩＣサイ
ズが縦×横＝５．１×４．６ｍｍ程度は必要で、大型に
なる。因みに、本実施例で可能なサイズ４×４ｍｍに対
する面積比でみると、（４×４）／（５．１×４．６）
≒０．７となり、本実施例は縦型内回し方式の約７割の
面積で済む。
【００１９】以上より明白なように、本発明の配線パタ
ーンは千鳥方式、縦型外回し方式、縦型内回し方式を最
良に組合せた様態である。この結果、ＩＣサイズも所要
の配線パターン領域幅も減少するので、ＩＣや配線パタ
ーンの実装面積を縮減でき、併せてコストも低減できる
。なお、上記実施例は本の一例であり、本発明の所期の
目的を達成し得る限り、種々の態様に変更可能である。 特に、配線パターンは上記実施例に示すものに限定され
るものではない。
【００２０】
【発明の効果】本発明のＩＣは、以上説明したようにＩ
Ｃの３辺の端縁部寄りにパッドを設けてあるから、高密
度配線を可能にすることができる。又、本発明のＩＣ配
線パターンは、上記ＩＣを備え、従来の千鳥方式、縦型
外回し方式、縦型内回し方式を最上に組合せた配線パタ
ーンであるから、配線密度やＩＣサイズを増大すること
なく、高密度配線を行うことができる。
【００２１】しかも、従来に比較して、ＩＣサイズの小
型化を実現でき、コスト削減や生産性向上を図ることが
できる。
【図面の簡単な説明】
【図１】本発明のＩＣを用いたサーマルプリントヘッド
におけるＩＣ配線パターンを示す概略平面図である。
【図２】図１に示す配線パターンの一部拡大図である。
【図３】従来の千鳥方式のＩＣ配線パターンを示す概略
平面図である。
【図４】従来の縦型外回し方式のＩＣ配線パターンを示
す概略平面図である。
【図５】従来の縦型内回し方式のＩＣ配線パターンを示
す概略平面図である。
【符号の説明】
１０　　駆動用ＩＣ １１・１１ａ・１１ｂ　　ボンディング用パッド２１〜
２５　　配線列 ２１ａ・２１ｂ　　配線 ３１・３１ａ・３１ｂ　　ワイヤ ■〜■　　パッド列 ｂ１〜ｂ１２８　　ビット単位

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】ＩＣ上の３辺の端縁部寄りにボンディング
    用パッドをそれぞれ並列配置してなることを特徴とする
    ＩＣ。
  2. 【請求項２】前記パッドが外側と内側に交互に並列配置
    されていることを特徴とする請求項１記載のＩＣ。
  3. 【請求項３】請求項１又は２記載のＩＣと、ＩＣ上のパ
    ッドに連絡するための配線とを備え、ＩＣの一対の対向
    端縁部に配置した各パッド列において、パッド列を二分
    割し、分割した一方のパッド列のパッド順位と他方のパ
    ッド列のパッド順位通りに連なるように、一方のパッド
    列に対応する配線列をＩＣ実装位置の外側に設け、他方
    のパッド列に対応する配線列をＩＣ実装位置から外側に
    設け、残りの端縁部に配置したパッド列に対応する配線
    列をパッド順位通りにＩＣ実装位置の外側に設け、ＩＣ
    の端縁部に配置した全てのパッドに対応する配線がパッ
    ド順位通りに順列をなすように配線パターンを形成した
    ことを特徴とするＩＣ配線パターン。
JP3037654A 1991-03-05 1991-03-05 Ｉｃ及びｉｃ配線パターン Pending JPH04276636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3037654A JPH04276636A (ja) 1991-03-05 1991-03-05 Ｉｃ及びｉｃ配線パターン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3037654A JPH04276636A (ja) 1991-03-05 1991-03-05 Ｉｃ及びｉｃ配線パターン

Publications (1)

Publication Number Publication Date
JPH04276636A true JPH04276636A (ja) 1992-10-01

Family

ID=12503633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3037654A Pending JPH04276636A (ja) 1991-03-05 1991-03-05 Ｉｃ及びｉｃ配線パターン

Country Status (1)

Country Link
JP (1) JPH04276636A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060122A (ja) * 2001-08-21 2003-02-28 Texas Instr Japan Ltd 半導体チップ搭載用基板及びそれを用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060122A (ja) * 2001-08-21 2003-02-28 Texas Instr Japan Ltd 半導体チップ搭載用基板及びそれを用いた半導体装置
JP4586316B2 (ja) * 2001-08-21 2010-11-24 日本テキサス・インスツルメンツ株式会社 半導体チップ搭載用基板及びそれを用いた半導体装置

Similar Documents

Publication Publication Date Title
JPS6218094A (ja) 電極パタ−ンの配線方法
JPH04276636A (ja) Ｉｃ及びｉｃ配線パターン
JP3908401B2 (ja) プリントヘッド用の駆動ｉｃチップおよびこれを備えたプリントヘッド
JPH0563022A (ja) ヘツド駆動用ｉｃ及びヘツド基板
EP0491388B1 (en) Thermal printing head
JP3289820B2 (ja) サーマルヘッド
JP3405725B2 (ja) サーマルヘッド
JPH0924635A (ja) サーマルプリントヘッド
JP3340841B2 (ja) サーマルプリントヘッド用駆動ｉｃ及びサーマルプリントヘッド
JPS5821734Y2 (ja) 記録装置
JPH0323734Y2 (ja)
JPH04278369A (ja) 発光ダイオードプリントヘッド
JP2559945B2 (ja) ドットデータ出力用ベアチップ
JP3295492B2 (ja) ライン型サーマルプリントヘッドの構造
JPS6124995B2 (ja)
JPH0511458B2 (ja)
US5781220A (en) Thermal head
JP3218428B2 (ja) サーマルプリントヘッド
JP3300868B2 (ja) プリントヘッド用駆動ｉｃおよびこれを用いたプリントヘッド
JP3111293B2 (ja) サーマルプリントヘッド
JP3075900B2 (ja) ライン型サーマルプリントヘッドの構造
JP2881631B2 (ja) サーマルプリントヘッド用駆動ｉｃおよびこれを用いたサーマルプリントヘッドならびにこのサーマルプリントヘッドの制御方法
JP2001191572A (ja) サーマルヘッド
JPH054375A (ja) プリントヘツド
JPS5917953B2 (ja) サ−マルヘツド