JPH04275059A - 中性点クランプ式電力変換器の制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】本発明は、交流電力を直流電力に
変換するパルス幅変調制御（ＰＷＭ制御）コンバ―タや
、直流電力を交流電力に変換するＰＷＭ制御インバ―タ
等に適用される３レベルの出力電圧を発生する中性点ク
ランプ式電力変換器の制御装置に関する。

【０００２】

【従来の技術】図９は、中性点クランプ式インバ―タの
主回路構成図を示す。図は１相分（Ｕ相分）を示し、３
相出力インバ―タの場合、Ｖ，Ｗ，相も同様に構成され
る。

【０００３】図中、Ｖｄ１，Ｖｄ２は直流電源、Ｓ１　
〜Ｓ４　は自己消弧素子、Ｄ１　〜Ｄ４　はフリ―ホイ
リングダイオ―ド、Ｄ５　，Ｄ６　はクランプ用ダイオ
―ド、ＬＯＡＤば負荷である。

【０００４】このインバ―タの出力電圧ＶＵ　は、４つ
の素子Ｓ１〜Ｓ４　をオン、オフさせることによって、
次のように変化する。ただし、全体の直流電圧をＶｄ　
とし、Ｖｄ１＝Ｖｄ２＝Ｖｄ　／２とする。即ち、Ｓ１
　とＳ２　がオンのとき、ＶＵ　＝＋Ｖｄ　／２Ｓ２　
とＳ３　がオンのとき、ＶＵ　＝０Ｓ３　とＳ４　がオ
ンのとき、ＶＵ　＝−Ｖｄ　／２となる。この時、素子
は２個ずつオンさせなければならない。３個同時にオン
になると、直流電源を短絡し、過電流によって素子を破
壊してしまう。

【０００５】例えば、素子Ｓ１　〜Ｓ３　にオン信号が
入ると、直流電圧Ｖｄ１を素子Ｓ１　―Ｓ２―Ｓ３　―
ダイオ―ドＤ６　で短絡し、過大な短絡電流が素子に流
れ、素子を壊してしまう。

【０００６】このような直流短絡を防止するため、素子
Ｓ１　とＳ３　を逆動作させ、素子Ｓ２Ｓ４　を逆動作
させている。即ち、素子Ｓ１　がオンのときは素子Ｓ３
　をオフさせ、素子Ｓ３　がオンのときは素子Ｓ１　を
オフさせている。同様に、素子Ｓ２　がオンのときは素
子Ｓ４　をオフさせ、素子Ｓ４　がオンのときは、素子
Ｓ２　をオフさせている。図１０は、中性点クランプ式
インバ―タの従来のパルス幅変調制御法を説明するため
のタイムチャ―ト図である。

【０００７】図中、Ｘ，ＹはＰＷＭ制御の搬送波信号で
、Ｘは＋ＥＭＡＸ　〜−ＥＭＡＸ　の間を変化する三角
波、ＹはＸの反転値（または位相が電気角で１８０°ず
れた三角波）である。また、ｅｉ　はＰＷＭ制御入力信
号である。入力信号ｅｉ　と三角波Ｘ、Ｙとを比較し、
素子Ｓ１　〜Ｓ４　のゲ―ト信号ｇ１　，ｇ２　を作る
。即ち、ｅｉ　＞Ｘで、かつｅｉ　＞Ｙのとき、ｇ１＝
１で、Ｓ１　をオン、Ｓ３　をオフさせる。ｅｉ　≦Ｘ
、またはｅｉ　≦Ｙのとき、ｇ１　＝０で、Ｓ１をオフ
、Ｓ３　をオンさせる。ｅｉ　＜Ｘで、かつｅｉ　＜Ｙ
のとき、ｇ２　＝１で、Ｓ４　をオン、Ｓ２をオフさせ
る。ｅｉ　≧Ｘ、またはｅｉ　≧Ｙのとき、ｇ２　＝０
で、Ｓ４　をオフ、Ｓ２　をオンさせる。

【０００８】この結果、出力電圧ＶＵ　は、図の最下段
のようになる。このように、中性点クランプ式インバ―
タでは、出力電圧ＶＵ　として、３レベル（＋Ｖｄ　／
２，０，−Ｖｄ　／２）の電圧が得られ、高調波成分の
少ない電圧波形となる。電動機負荷の場合は、電流の脈
動は小さくなり、トルクリップルも低減できる利点があ
る。

【０００９】

【発明が解決しようとする課題】しかし、従来の中性点
クランプ式インバ―タの制御装置には、次のような問題
点がある。図１１は、図１０と同様に従来のＰＷＭ制御
方法を説明するためのタイムチャ―ト図を示すもので、
入力信号ｅｉが非常に小さいときの動作を表す。

【００１０】入力信号ｅｉ　が小さいときゲ―ト信号ｇ
１　，ｇ２　のパルス幅が狭くなる。この幅がインバ―
タを構成する素子Ｓ１　〜Ｓ４　の最小オン時間Δｔ　
よりも狭くなった場合に問題が発生する。

【００１１】即ち、大容量のインバ―タでは、自己消弧
素子としてＧＴＯ（ゲ―トタ―ンオフサイリスタ）など
が使われ、タ―ンオフ時の過電圧を抑制するためスナバ
回路が設置される。

【００１２】このスナバ回路のコンデンサの電圧を初期
化する（放電させる）ため、ＧＴＯをオンさせた時、一
定時間（最小オン時間Δｔ　：例えば１００マイクロ秒
程度）オン状態を維持しなければならない。

【００１３】図１１の場合、入力信号ｅｉ　が小さくな
り、ゲ―ト信号ｇ１　＝１の期間、即ち、素子Ｓ１　が
オン（素子Ｓ３　がオフ）する期間が上記最小オン時間
Δｔ　よりも短くなっている。従って、素子の最小オン
時間を確保するため、ゲ―ト信号ｇ１　はｇ１　´よう
に補正される。同様にゲ―ト信号ｇ２　もｇ２　´のよ
うに補正され、出力電圧ＶＵ　は最下段の波形になる。 出力電圧の平均値ＶＵ　は破線で示すように、入力信号
ｅｉ　の値に関係なく正又は負の一定値になってしまう
。

【００１４】即ち、従来の中性点クランプ式電力変換器
の制御装置によれば、入力信号ｅｉのレベルが低くなっ
た場合、当該入力信号ｅｉ　の値に関係なく出力電圧Ｖ
Ｕ　が一定値になってしまい、負荷電流ＩＵ　を制御す
ることができなくなる。特に、出力周波数が低い時には
この電圧誤差が積算されて、負荷電流ＩＵ　を増大させ
、最悪の場合素子を破壊することになる。

【００１５】本発明は、以上の問題点に鑑みてなされた
もので、素子の最小オン時間を確保し、かつ入力信号ｅ
ｉ　が小さいときでも当該入力信号に比例した出力電圧
を発生させ、制御不能領域をなくした中性点クランプ式
電力変換器の制御装置を提供することを目的とする。 ［発明の構成］

【００１６】

【課題を解決するための手段】前記目的を達成するため
に本発明は、直列接続された４個の自己消弧素子Ｓ１，
Ｓ２　，Ｓ３　，Ｓ４　と、これらの各素子に逆並列接
続されるフリ―ホイリングダイオ―ドＤ１　，Ｄ２　，
Ｄ３　，Ｄ４　と、クランプ用ダイオ―ドＤ５　，Ｄ６
　とで構成される中性点クランプ式電力変換器において
、パルス幅変調制御用搬送波として、１つは零とプラス
側で変化する三角波Ｘ、もう１つは零とマイナス側で変
化する三角波Ｙを発生する三角波発生手段と、ＰＷＭ制
御入力信号ｅｉ　に対し、 ｅｉ　≧０のとき、ｅｉ　（＋）　＝ｅｉ　，ｅｉ　（
−）　＝０ｅｉ　＜０のとき、ｅｉ　（＋）　＝０，　
　ｅｉ　（−）　＝ｅｉとなる信号ｅｉ　（＋）　，ｅ
ｉ　（−）　を作る手段と、前記信号ｅｉ　（＋）　，
ｅｉ　（−）　に、前記自己消弧素子Ｓ１　，Ｓ２　，
Ｓ３　，Ｓ４　の最小オンタイム或いは最小オフタイム
を考慮したバイアス電圧Δｅ　を加えた信号ｅｉ　（＋
）　＊　＝ｅｉ　（＋）　＋Δｅｅｉ　（−）　＊　＝
ｅｉ　（−）　−Δｅを作る手段と、前記信号ｅｉ　（
＋）　＊　と前記三角波Ｘとを比較し ｅｉ　（＋）　＊　＞Ｘのとき、前記素子Ｓ１　をオン
（Ｓ３　をオフ） ｅｉ　（＋）　＊　≦Ｘのとき、前記素子Ｓ１　をオフ
（Ｓ３　をオン） させる信号と、前記信号ｅｉ　（−）　＊　と前記三角
波Ｙとを比較し ｅｉ　（−）　＊　＜Ｙのとき、前記素子Ｓ４　をオン
（Ｓ２　をオフ） ｅｉ　（−）　＊　≧Ｙのとき、前記素子Ｓ４　をオフ
（Ｓ２　をオン） させる信号とを作る手段を具備したことを特徴するもの
である。

【００１７】

【作用】本発明は、インバ―タの出力電圧の正側電圧を
素子Ｓ１　とＳ３　のオン，オフ期間を調整することに
より制御し、また、負側電圧を素子Ｓ２　とＳ４　のオ
ン，オフ期間を調整することにより制御する。

【００１８】ただし、インバ―タが正側電圧を出力して
いるとき（素子Ｓ１がオンＳ３　がオフ）、負側電圧を
出力（素子がＳ４　のオンＳ２　がオフ）することはで
きない。そこで本発明では、ＰＷＭ制御の搬送波Ｘ，Ｙ
を同相にすることにより、正側および負側電圧を交互に
発生させるようにしている。

【００１９】又、素子の最小オン時間あるいは最小オフ
時間を考慮したバイアス電圧Δｅ　を正側入力信号ｅｉ
　（＋）　に加えることにより、素子Ｓ１　のオン期間
（素子Ｓ２　のオフ期間）が上記最小オン時間（または
最小オフ時間）Δｔ　よりも常に大きくなるようにして
制御している。これにより、正側出力電圧ＶＵ　（＋）
　はバイアス電圧Δｅ　に比例した電圧だけ大きくなる

【００２０】一方、負側入力電圧ｅｉ　（−）　にも前
記バイアス電圧の反転値−Δｅ　を加えることにより、
負側出力電圧ＶＵ　（−）　をΔｅ　に比例した分だけ
大きくし、全体として当該バイアス電圧が打ち消すよう
にしている。この場合、素子素子Ｓ４　のオン期間（素
子Ｓ２　のオフ期間）も前記最小オン時間（又は最小オ
フ時間）Δｔ　よりも常に大きくなっている。

【００２１】従って、ＰＷＭ制御入力信号ｅｉ　が小さ
くなっても素子の最小オン時間あるいは最小オフ時間Δ
ｔ　によって制御不能になることはなくなり、当該入力
信号ｅｉに比例した出力電圧ＶＵ　　が得られるように
なる。

【００２２】

【実施例】図１は、本発明の中性点クランプ式インバ―
タの制御装置を説明するための主回路構成図および制御
装置のブロック図の一実施例を示す。

【００２３】図中、Ｖｄ１，Ｖｄ２は直流電源、Ｓ１　
，Ｓ２　，Ｓ３　，Ｓ４　は自己消弧素子、Ｄ１Ｄ２　
，Ｄ３　，Ｄ４　はフリ―ホイリングダイオ―ド、Ｄ５
　，Ｄ６　はクランプ用ダイオ―ド、ＬＯＡＤは負荷、
ＣＴＵ　は電流検出器である。又、制御回路として、比
較器ＣＵ　，Ｃ１　，Ｃ２　、電流制御補償回路ＧＵ　
（ｓ）　、リミッタ回路ＬＩＭ１　，ＬＩＭ２　、加算
器Ａ１　，Ａ２　、三角波発生器ＴＲＧ、シュミット回
路ＳＨ１　，ＳＨ２　が設けられている。 この図は１相分（Ｕ相分）のみを示しているが、３相負
荷の場合、他の２相（Ｖ相，Ｗ相）も同様に構成される
。

【００２４】Ｕ相の負荷電流ＩＵ　を電流検出器ＣＴＵ
　により検出し、電流制御回路の比較器ＣＵ　に入力す
る。比較器ＣＵ　は電流指令値ＩＵ　＊　と電流検出値
ＩＵ　とを比較し、偏差εＵ　＝ＩＵ　＊　−ＩＵ　を
求める。当該偏差εＵ　を次の制御補償回路ＧＵ　（ｓ
）　で増幅し、ＰＷＭ制御の入力信号ｅｉ　とする。

【００２５】当該入力信号ｅｉ　はリミッタ回路ＬＩＭ
１　，ＬＩＭ２　により正側信号ｅｉ　（＋），と負側
信号ｅｉ　（−）　に分けられる。すなわち、リミッタ
回路ＬＩＭ１　は入力信号ｅｉ　＞０のときｅｉ　（＋
）　＝ｅｉ　を出力し、ｅｉ　＜０のときｅｉ　（＋）
　＝０を出力する。またリミッタ回路ＬＩＭ２　は入力
信号ｅｉ　＞０のときｅｉ（−）　＝０を出力し、ｅｉ
　＜０のときｅｉ　（−）　＝ｅｉ　を出力する。

【００２６】当該リミッタ回路ＬＩＭ１　，ＬＩＭ２　
の出力信号ｅｉ　（＋）　，ｅｉ　（−）　は、加算器
Ａ１　，Ａ２　に入力され、それぞれバイアス電圧±Δ
ｅ　が加えられる。 ｅｉ　（＋）　＊　＝ｅｉ　（＋）　＋Δｅｅｉ　（−
）　＊　＝ｅｉ　（−）　−Δｅ

【００２７】三角波発
生器ＴＲＧは２つの三角波Ｘ，Ｙを発生し、比較器Ｃ１
　，Ｃ２　に入力する。比較器Ｃ１　は三角波Ｘと前記
入力信号ｅｉ　（＋）　＊　を比較しシュミット回路Ｓ
Ｈ１　を介して素子素子Ｓ１　とＳ３　のゲ―ト信号ｇ
１　を作る。又、比較器Ｃ２　は三角波Ｙと前記入力信
号ｅｉ　（−）　＊　を比較し、シュミット回路ＳＨ２
　を介して素子素子Ｓ２　とＳ４　のゲ―ト信号ｇ２　
を作る。図２は、本発明の動作を説明するためのタイム
チャ―ト図である。

【００２８】ＰＷＭ制御の搬送波Ｘは０〜＋ＥＭＡＸ　
の間で変化する一定周波数の三角波である。又、搬送波
Ｙは０〜−ＥＭＡＸ　の間で変化する一定周波数の三角
波で、搬送波Ｘと同相になっている。即ち、Ｘ＝＋ＥＭ
ＡＸ　のとき、Ｙ＝０となり、Ｘ＝０　　　　　　のと
き、Ｙ＝−ＥＭＡＸ　となる。

【００２９】ｅｉ　は電流制御回路ＧＵ　（ｓ）　から
の出力信号で、ｅｉ　（＋）　＊　，ｅｉ　（−）　＊
　はリリミッタ回路ＬＩＭ１　，ＬＩＭ２　及び加算器
Ａ１　，Ａ２　を介した後の新しいＰＷＭ制御入力信号
である。新しいＰＷＭ制御入力信号ｅｉ　（＋）　＊　
，ｅｉ　（−）　＊　と上記三角波Ｘ，Ｙとを比較し、
ゲ―ト信号ｇ１　及びｇ２　を作る。即ち、ｅｉ　（＋
）　＊　＞Ｘのとき、ｇ１　＝１で、素子Ｓ１　をオン
（素子Ｓ３　をオフ） ｅｉ　（＋）　＊　≦Ｘのとき、ｇ１　＝０で、素子Ｓ
１　をオフ（素子Ｓ３　をオン） ｅｉ　（−）　＊　＜Ｙのとき、ｇ２　＝１で、素子Ｓ
４　をオン（素子Ｓ２　をオフ） ｅｉ　（−）　＊　≧Ｙのとき、ｇ２　＝０で、素子Ｓ
４　をオフ（素子Ｓ２　をオン） とする。このとき、三角波Ｘに対し、三角波Ｙは同位相
となっているため、ｇ１＝１のときｇ２　＝１となるこ
とはない。

【００３０】元の入力信号ｅｉ　を用いて三角波Ｘと比
較してゲ―ト信号ｇ１　，ｇ２　を求めた場合、図の破
線のようになる。実線のゲ―ト信号のｇ１　＝１の期間
及びｇ２　＝１の期間は、破線の波形のように常にΔｔ
　だけ長くなっている。即、本発明によれば、元の入力
信号ｅｉ　の大きさに関係なく素子のオン，オフのパル
ス幅は上記Δｔ　より小さくなることはなく、素子の最
小オン時間、最小オフ時間を常に確保することができる
。

【００３１】インバ―タの出力電圧ＶＵ　は、素子Ｓ１
　，Ｓ２　，Ｓ３　，Ｓ４　のオン，オフによって次の
ように変化する。但し、全体の直流電圧をＶｄ　とし、
Ｖｄ１＝Ｖｄ２＝Ｖｄ／２とする。即ち、 素子Ｓ１　とＳ２　がオンのとき、ＶＵ　＝＋Ｖｄ　／
２素子Ｓ２　とＳ３　がオンのとき、ＶＵ　＝０素子Ｓ
３　とＳ４　がオンのとき、ＶＵ　＝−Ｖｄ　／２とな
り、３レベルの出力電圧が得られる。

【００３２】出力電圧がＶＵ　＝＋Ｖｄ　／２となる期
間は素子Ｓ１　のオン期間（ｇ１　＝１の期間）で決定
され、その正側電圧ＶＵ　（＋）　の平均値は前記新し
いＰＷＭ入力信号ｅｉ　（＋）　＊　の値に比例する。 同様に、出力電圧がＶＵ　＝−Ｖｄ　／２となる期間は
素子Ｓ４　のオン期間（ｇ２　＝１の期間）で決定され
、その正側電圧ＶＵ　（−）　の平均値は前記新しいＰ
ＷＭ入力信号ｅｉ　（−）　＊　の値に比例する。

【００３３】バイアス電圧Δｅ　に比例した電圧が正側
および負側に加算されているが、全体の出力電圧ＶＵ　
としては両者は打ち消され、その平均値ＶＵ　は元の入
力信号ｅｉに比例した値となる。

【００３４】即ち、元の入力信号ｅｉ　が正のとき、正
側電圧ＶＵ（＋）　のパルス幅は全てΔｔだけ幅が広が
り、その平均値が増えるが、各正パルスの間に幅Δｔ　
の負パルスが出力され、上記増加分を打ち消す。また、
入力信号ｅｉ　が負のとき、負側電圧ＶＵ　（−）　の
パルス幅は全てΔｔ　だけ幅が広がり、その平均値が増
えるが、各負パルスの間に幅Δｔ　の正パルスが出力さ
れ、上記増加分を打ち消す。このようにして、インバ―
タの出力電圧ＶＵ　は元の入力信号ｅｉ　に比例した値
になる。このことは、元の入力信号ｅｉ　が小さくなっ
ても成り立ち、本発明によれば、入力信号ｅｉ　の大き
さに関係なく、常に当該入力信号ｅｉ　に比例した出力
電圧が得られ、従来問題となっていた制御不能領域はな
くなる。

【００３５】以上はＵ相分のインバ―タについて説明し
たが、Ｖ相、Ｗ相も同様に制御され、従来の問題点は解
決される。又、３相３線式の負荷にも同様に適用できる
ことは言うまでもない。尚、搬送波Ｘ，Ｙの周波数は一
定として説明したが、両者の位相が一致していれば、周
波数を可変しても同様に適用できることは言うまでもな
い。

【００３６】図３は、本発明の別の実施例を示すブロッ
ク図である。図の記号は図１の説明と同じであるが、図
１と異なる点は加算器Ａ１　，Ａ２が三角波発生器ＴＲ
Ｇの出力側に設置されていることである。即ちＰＷＭ制
御入力信号ｅｉ　（＋）　，ｅｉ　（−）にバイアス電
圧Δｅ　を加える代わりに、当該バイアス電圧Δｅ　を
逆方向に三角波信号に加えたものである。図４は図３の
実施例を説明するためのタイムチャ―ト図である。以下
図４を参照しながら図３の実施例の動作を簡単に説明す
る。まず、元の入力信号ｅｉ　を正側信号ｅｉ　（＋）
　と負側信号ｅｉ（−）　に分け、ｅｉ　（＋）　と三
角波Ｘ´とを比較して素子Ｓ１　，Ｓ３　のゲ―ト信号
ｇ１　を作る。この時、三角波Ｘ´として三角波発生器
ＴＲＧからの信号Ｘにバイアス電圧−Δｅを加えた値を
用いる。即ち、Ｘ´＝Ｘ−Δｅｅｉ　（＋）　＞Ｘ´の
とき、ｇ１　＝１で、素子Ｓ１をオン（素子Ｓ３　をオ
フ） ｅｉ　（＋）　≦Ｘ´のとき、ｇ１　＝０で、素子Ｓ１
　をオフ（素子Ｓ３　をオン） となる。又、ｅｉ　（−）　と三角波Ｙ´とを比較し、
素子Ｓ２　とＳ４　のゲ―ト信号ｇ２　をつくる。ただ
し、Ｙ´＝Ｙ＋Δｅ　とする。 ｅｉ　（−）　＜Ｙ´のとき、ｇ２　＝１で、素子Ｓ４
　をオン（素子Ｓ２　をオフ） ｅｉ　（−）　≧Ｙ´のとき、ｇ２　＝０で、素子Ｓ４
　をオフ（素子Ｓ２　をオン）

【００３７】このようにして作られたゲ―ト信号ｇ１　
，ｇ２　は図２で示したゲ―ト信号と同様に、そのパル
ス幅が最小オン時間（あるいは最小オフ時間）Δｔ　よ
りも常に大きくなっており、元の入力信号ｅｉが小さな
値になっても、当該入力信号ｅｉ　に比例した出力電圧
ＶＵ　が得られる。即ち、全ての領域で連続的にＰＷＭ
制御することか可能となり、従来の問題点を解決するこ
とができる。

【００３８】図５は、本発明の更に別の実施例を示すブ
ロック図で、元の入力信号ｅｉ　の大きさに応じて前記
図１のバイアス電圧Δｅ　を加えたり、Δｅ　＝０とし
たりしている。図中、ＡＢＳは絶対値回路、Ｃ３　は比
較器、ＶＲはレベル設定器、ＳＨ３　はシュミット回路
、ＳＷは切換えスイッチである。

【００３９】入力信号ｅｉ　の絶対値を求め、当該絶対
値｜ｅｉ　｜がレベル設定器ＶＲの出力Ｅ０　より小さ
いとき、シュミット回路ＳＨ３　の出力ｒを１とし、ス
イッチＳＷをａ側に接続する。故に、バイアス電圧±Δ
ｅ　が正側入力信号ｅｉ　（＋）　及び負側入力信号ｅ
ｉ　（−）　に加算され、図１及び図２で説明した制御
が行われる。

【００４０】｜ｅｉ　｜＞Ｅ０　になった場合、ｒ＝０
となり、ゲ―ト信号ｇ１　，ｇ２　のΔｔのパルス加算
分はなくなる。しかし、入力信号ｅｉ　が十分大きいた
め、最小オン時間（あるいは最小オフ時間）による制限
はなく、連続した制御ができる。

【００４１】バイアス電圧Δｅ　を入力信号ｅｉ　（＋
）　及びｅｉ　（−）　に加えた状態でＰＷＭ制御を行
なった場合、そのバイアス電圧Δｅ　分だけＰＷＭ制御
の制御範囲を狭めることになり、変換器の利用率が低下
する。

【００４２】この変換器の利用率の低下は、特に入力信
号ｅｉ　の絶対値が大きくなったときに問題になる。図
５の実施例によれば、入力信号ｅｉの絶対値が小さいと
きだけバイアス電圧Δｅ　を加え、入力信号ｅｉ　の絶
対値が大きくなったら当該バイアス電圧Δｅ　を零にす
ることにより変換器の利用率の低下を防いでいる。

【００４３】図６は、本発明のさらに別の実施例を示す
ブロック図で、入力信号ｅｉ　の絶対値に応じて、三角
波Ｘ，Ｙと比較する入力信号を切換えるようにしている
。 図中ＳＷ１　，ＳＷ２　は切換えスイッチで、他の記号
は図１或いは図５の記号に準ずる。　　入力信号ｅｉ　
の絶対値を求め、当該絶対値｜ｅｉ　｜がレベル設定器
ＶＲの出力Ｅ０　より小さいとき、シュミット回路ＳＨ
３　の出力ｒを１とし、スイッチＳＷ１　，ＳＷ２　を
ａ側に接続する。故に、バイアス電圧±Δｅ　が加算さ
れた正側入力信号ｅｉ　（＋）　＊　及び負側入力信号
ｅｉ　（−）　＊　が比較器Ｃ１　，Ｃ２　に入力され
、図１及び図２で説明した制御が行なわれる。

【００４４】｜ｅｉ　｜＞Ｅ０　になった場合、ｒ＝０
となり、スイッチＳＷ１　，ＳＷ２　をｂ側に接続する
。すると、元の入力信号ｅｉ　が比較器Ｃ１　，Ｃ２　
に入力され、直接三角波Ｘ，Ｙと比較されるようになる
。すなわち、入力信号ｅｉ　と三角波Ｘとを比較し、ｅ
ｉ　＞Ｘのとき、素子Ｓ１　をオン（素子Ｓ３　をオフ
）ｅｉ　≦Ｘのとき、素子Ｓ１　をオフ（素子Ｓ３　を
オン）とし、又、入力信号ｅｉ　と三角波Ｙとを比較し
、ｅｉ　＜Ｙのとき、素子Ｓ４　をオン（素子Ｓ２　を
オフ）ｅｉ　≧Ｙのとき、素子Ｓ４　をオフ（素子Ｓ２
　をオン）となるよにパルス幅制御する。

【００４５】従って、図５と同様にバイアス電圧Δｅ　
＝０となり、ゲ―ト信号ｇ１　，ｇ２　のΔｔ　の加算
分はなくなる。しかし、入力信号ｅｉ　が十分大きいた
め、最小オン時間（あるいは最小オフ時間）による制限
はなく、連続した制御ができる。

【００４６】図６の実施例では、入力信号ｅｉ　の絶対
値が大きくなった場合、リミッタ回路ＬＩＭ１　，ＬＩ
Ｍ２　を介さず、元の入力信号ｅｉ　を用いてＰＷＭ制
御しているため、その分の演算誤差を除くことができる
利点がある。特に、アナログ回路で構成した時、リミッ
タ回路や加算器のドリフトが問題となるが、元の入力信
号を直接ＰＷＭ制御入力としているため当該問題が解決
される。 図７は、本発明の更に別の実施例を示すブロック図で、
インバ―タの出力周波数ｆ０　に応じてバイアス電圧Δ
ｅ　を加えたり、Δｅ　＝０としたりしている。

【００４７】図中、ｆ／Ｖは周波数／電圧変換器で、出
力周波数に比例した電圧Ｅｆ　を発生する。また、ＶＲ
は周波数レベル設定器で、電圧量Ｅ０　として与えてい
る。 他の記号は図１あるいは図５に準ずる。

【００４８】インバ―タの出力周波数ｆ０　が低く、Ｅ
ｆ　＜Ｅ０　のときシュミット回路ＳＨ３の出力ｒは１
となり、スイッチＳＷはａ側に接続され、図１、図２で
説明したときと同様の動作を行なう。

【００４９】インバ―タの出力周波数ｆ０　が高くなり
、Ｅｆ　＞Ｅ０　となると、ｒ＝０となり、スイッチＳ
Ｗはｂ側に切換えられて、バイアス電圧Δｅ　＝０とな
る。一般に、電動機負荷等では、インバ―タの出力周波
数にほぼ比例して出力電圧も高くなり、ＰＷＭ制御の入
力信号ｅｉ　の振幅（波高値）も大きくなる。交流負荷
では、入力信号ｅｉ　は半サイクル毎に零点と交差し、
その零点付近で制御不能になる可能性をもっているが、
出力周波数が高くなれば、当該制御不能期間は短くなり
、全体的には制御不能の影響はほとんどなくなる。

【００５０】従って、図７の実施例によれば、出力周波
数が低いときだけバイアス電圧Δｅを加えて制御不能を
領域をなくし、出力周波数が高くなってきた場合には、
Δｅ＝０にすることにより、変換器の利用率を向上させ
ることができる。

【００５１】図８は、本発明の更に別の実施例を示すブ
ロック図で、図３の実施例で、出力周波数ｆ０　に応じ
てバイアス電圧Δｅ　を加えたり、Δｅ　＝０としたり
している。図中ＳＷ１　〜ＳＷ３　はスイッチで、他の
記号は図１ないし図７の記号に準ずる。インバ―タの出
力周波数ｆ０　が低いとき、すなわち、Ｅｆ　＜Ｅ０　
の場合、シュミット回路ＳＨ３　の出力ｒ＝１となり、
スイッチＳＷ１〜ＳＷ３　をａ側に接続する。この結果
、図３，図４で示したように動作し、入力信号ｅｉ　が
小さくても当該入力信号に比例した出力電圧が得られる
。

【００５２】出力周波数が高くなると、Ｅｆ　＞Ｅ０　
となり、ｒ＝０となってスイッチＳＷ１〜ＳＷ３　はｂ
側に切換えられる。故に、三角波Ｘ，Ｙに加えられるバ
イアス電圧Δｅ　は零となり、かつ、元の入力信号ｅｉ
　がＰＷＭ制御の入力信号となる。この結果、変換器の
利用率が向上し、かつ、リミッタ回路ＬＩＭ１　，ＬＩ
Ｍ２による演算誤差の影響もなくなる。尚、以上の実施
例は説明を分り易くするため、ハ―ドウェアの制御ブロ
ック図として表したが、マイクロコンピュ―タ等を用い
て本発明をソフトウェアによる演算で行なうことができ
ることは言うまでもない。

【００５３】以上は直流電力を交流電力に変換するイン
バ―タについて説明したが、交流電力を直流電力に変換
するコンバ―タについても同様に適用することができる
ことは言うまでもない。

【００５４】

【発明の効果】以上説明のように、本発明の中性点クラ
ンプ式電力変換器の制御装置によれば、ＰＷＭ制御の入
力信号ｅｉ　が小さくなっても素子の最小オン時間ある
いは最小オフ時間Δｔ　によって制御不能になることは
なくなり、当該入力信号ｅｉ　に比例した出力電圧ＶＵ
　が得られるようになる。また、入力信号ｅｉ　の大き
さに応じて、あるいは出力周波数の値に応じて、バイア
ス電圧Δｅ　を入り切りすることにより、変換器の利用
率の低下を防ぐことができる。

【００５５】即ち、変換器の素子の最小オン，オフ時間
を確保し、かつ入力信号ｅｉ　が小さいときでも当該入
力信号に比例した出力電圧を発生させ、制御不能領域を
なくした中性点クランプ式電力変換器の制御装置を提供
することができる。

【図面の簡単な説明】

【図１】本発明の中性点クランプ式電力変換器の制御装
置の一実施例を示す主回路構成図と制御装置のブロック
図。

【図２】本発明の動作を説明するためのタイムチャ―ト
図。

【図３】本発明の他の実施例を示す制御ブロック図。

【図４】［図３］に示す本発明の他の実施例の動作を説
明するためのタイムチャ―ト図。

【図５】本発明の他の実施例を示す制御ブロック図。

【図６】本発明の他の実施例を示す制御ブロック図。

【図７】本発明の他の実施例を示す制御ブロック図。

【図８】本発明の他の実施例を示す制御ブロック図。

【図９】本発明が適用される中性点クランプ式電力変換
器の主回路構成図。

【図１０】従来の制御装置による動作を説明するための
タイムチャ―ト図。

【図１１】従来の制御装置による問題点を説明するため
のタイムチャ―ト図。

【符号の説明】

Ｖｄ１，Ｖｄ２…直流電源、Ｓ１　〜Ｓ４　…自己消弧
素子、Ｄ１　〜Ｄ４　…フリ―ホイリングダイオ―ド、
Ｄ５　，Ｄ６　…クランプ用ダイオ―ド、ＬＯＡＤ…負
荷、ＣＴＵ…電流検出器、ＣＵ　，Ｃ１　，Ｃ２　，Ｃ
３　…比較器、ＧＵ　（ｓ）　…電流制御補償回路、Ｌ
ＩＭ１　，ＬＩＭ２　…リミッタ回路、Ａ１　，Ａ２　
…加算器、ＴＲＧ…三角波発生器、ＳＨ１　，ＳＨ２，
ＳＨ３　…シュミット回路、ＶＦＢ…レベル設定器、Ａ
ＢＳ…絶対値回路、ＳＷ１　，ＳＷ２　，ＳＷ３　…ス
イッチ回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　　　直列接続された４個の自己消弧素
   子Ｓ１　，Ｓ２，Ｓ３　，Ｓ４と、これらの各素子に逆
   並列接続されるフリ―ホイリングダイオ―ドＤ１　，Ｄ
   ２，Ｄ３　，Ｄ４　と、クランプ用ダイオ―ドＤ５　，
   Ｄ６　とで構成される中性点クランプ式電力変換器にお
   いて、パルス幅変調制御用搬送波として、１つは零とプ
   ラス側で変化する三角波Ｘ、もう１つは零とマイナス側
   で変化する三角波Ｙを発生する三角波発生手段と、ＰＷ
   Ｍ制御入力信号ｅｉ　に対し、 ｅｉ　≧０のとき、ｅｉ　（＋）　＝ｅｉ　，ｅｉ　（
   −）　＝０ｅｉ　＜０のとき、ｅｉ　（＋）　＝０，　
   　ｅｉ　（−）　＝ｅｉとなる信号ｅｉ　（＋）　，ｅ
   ｉ　（−）　を作る手段と、前記信号ｅｉ　（＋）　，
   ｅｉ　（−）　に、前記自己消弧素子Ｓ１　，Ｓ２　，
   Ｓ３　，Ｓ４　の最小オンタイム或いは最小オフタイム
   を考慮したバイアス電圧Δｅ　を加えた信号ｅｉ　（＋
   ）　＊　＝ｅｉ　（＋）　＋Δｅｅｉ　（−）　＊　＝
   ｅｉ　（−）　−Δｅを作る手段と、前記信号ｅｉ　（
   ＋）　＊　と前記三角波Ｘとを比較し ｅｉ　（＋）　＊　＞Ｘのとき、前記素子Ｓ１　をオン
   （Ｓ３　をオフ） ｅｉ　（＋）　＊　≦Ｘのとき、前記素子Ｓ１　をオフ
   （Ｓ３　をオン） させる信号と、前記信号ｅｉ　（−）　＊　と前記三角
   波Ｙとを比較し ｅｉ　（−）　＊　＜Ｙのとき、前記素子Ｓ４　をオン
   （Ｓ２　をオフ） ｅｉ　（−）　＊　≧Ｙのとき、前記素子Ｓ４　をオフ
   （Ｓ２　をオン） させる信号を作る手段を具備して成る中性点クランプ式
   電力変換器の制御装置。
2. 【請求項２】　　　　前記入力信号ｅｉ　の絶対値が大
   きくなった場合、或いは前記中性点クランプ式電力変換
   器の出力周波数が高くなった場合に前記バイアス電圧Δ
   ｅ　＝０とする手段を具備した請求項第１項記載の中性
   点クランプ式電力変換器の制御装置。
3. 【請求項３】　　　　直列接続された４個の自己消弧素
   子Ｓ１　，Ｓ２，Ｓ３　，Ｓ４と、これらの各素子に逆
   並列接続されるフリ―ホイリングダイオ―ドＤ１　，Ｄ
   ２，Ｄ３　，Ｄ４　と、クランプ用ダイオ―ドＤ５　，
   Ｄ６　とで構成される中性点クランプ式電力変換器にお
   いて、パルス幅変調制御用搬送波として、１つは零とプ
   ラス側で変化する三角波Ｘ、もう１つは零とマイナス側
   で変化する三角波Ｙを発生する三角波発生手段と、ＰＷ
   Ｍ制御入力信号ｅｉ　に対し、 ｅｉ　≧０のとき、ｅｉ　（＋）　＝ｅｉ　，ｅｉ　（
   −）　＝０ｅｉ　＜０のとき、ｅｉ　（＋）　＝０，　
   　ｅｉ　（−）　＝ｅｉとなる信号ｅｉ　（＋）　，ｅ
   ｉ　（−）　を作る手段と、前記三角波Ｘ，Ｙに前記自
   己消弧素子Ｓ１　，Ｓ２　，Ｓ３　，Ｓ４　の最小オン
   タイム或いは最小オフタイムを考慮したバイアス電圧Δ
   ｅ　を加えた信号 Ｘ＊　＝Ｘ−Δｅ Ｙ＊　＝Ｙ＋Δｅ を作る手段と、前記信号ｅｉ　（＋）　と前記三角波Ｘ
   ＊とを比較し、 ｅｉ　（＋）　＞Ｘ＊　のとき、前記素子Ｓ１　をオン
   （Ｓ３　をオフ） ｅｉ　（＋）　≦Ｘ＊　のとき、前記素子Ｓ１　をオフ
   （Ｓ３　をオン） させる信号と、前記信号ｅｉ　（−）　と前記三角波Ｙ
   ＊　とを比較し ｅｉ　（−）　＜Ｙ＊　のとき、前記素子Ｓ４　をオン
   （Ｓ２　をオフ） ｅｉ　（−）　≧Ｙ＊　のとき、前記素子Ｓ４　をオフ
   （Ｓ２　をオン） させる信号を作る手段を具備して成る中性点クランプ式
   電力変換器の制御装置。
4. 【請求項４】　　　　前記入力信号ｅｉ　の絶対値が大
   きくなった場合、或いは前記中性点クランプ式電力変換
   器の出力周波数が高くなった場合に前記バイアス電圧Δ
   ｅ　＝０とする手段を具備した請求項第３項記載の中性
   点クランプ式電力変換器の制御装置。