[go: up one dir, main page]

JPH04274518A - DSP image signal processing program creation device - Google Patents

DSP image signal processing program creation device

Info

Publication number
JPH04274518A
JPH04274518A JP3059548A JP5954891A JPH04274518A JP H04274518 A JPH04274518 A JP H04274518A JP 3059548 A JP3059548 A JP 3059548A JP 5954891 A JP5954891 A JP 5954891A JP H04274518 A JPH04274518 A JP H04274518A
Authority
JP
Japan
Prior art keywords
dsp
signal processing
program
image signal
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3059548A
Other languages
Japanese (ja)
Inventor
Kenichi Tokoro
健一 所
Masahiro Yamada
雅弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP3059548A priority Critical patent/JPH04274518A/en
Publication of JPH04274518A publication Critical patent/JPH04274518A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Television Systems (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)

Abstract

PURPOSE:To enable a user of a digital signal processor(DSP) to easily make desired picture signal processing without having knowledge about simulation and its assembler by only preparing a functional block diagram by combining components by providing a specific program preparing means. CONSTITUTION:A functional block diagram to be used for signal processing is prepared by combining various kinds of components constituting the picture signal processing algorithm executed by a DSP circuit. Then a net list containing the name and number of each component constituting the block diagram and connecting information between each component is prepared. Then each program in which the operation of each kind of component is described in the DSP program language is given to the DSP circuit in a state where the programs are correlated to each other by rearranging the components in accordance with the picture signal processing order based on the net list and adding commands and data required for developing a DSP program language.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、DSP(デジタル・
シグナル・プロセッサ)を用いた画像信号処理システム
に係り、特にそのDSPに与える画像信号処理用プログ
ラムを作成するための画像信号処理用プログラム作成装
置の改良に関する。
[Industrial Application Field] This invention applies to DSP (digital
The present invention relates to an image signal processing system using an image signal processing system (signal processor), and particularly relates to an improvement of an image signal processing program creation device for creating an image signal processing program to be given to the DSP.

【0002】0002

【従来の技術】周知のように、近年では、例えばCAD
(ConputerAided  Design )等
を用いて、信号処理のアルゴリズム解析を行なうシステ
ムを検証する装置が盛んに開発されている。また、DS
Pを用いて画像信号を処理させる方法の開発も促進され
ている。従来では、図6に示すようなフローチャートに
基づいて、画像信号処理のアルゴリズムの検証が行なわ
れている。まず、作成したアルゴリズム(ステップS1
)をCADを用いて図面化(ステップS2)し、CAD
上のシミュレーション(ステップS3)で良否を評価す
る(ステップS4)。 そして、評価結果が良くない場合には、再度アルゴリズ
ムの検討を行ない、評価結果が良い場合には、作成した
アルゴリズムの動作をDSPのプログラム用いて作成(
ステップS5)し、実際のハードウェア上での画像評価
が行なわれる(ステップS6)。
[Prior Art] As is well known, in recent years, for example, CAD
(Computer Aided Design), etc., are being actively developed to verify systems that perform algorithm analysis of signal processing. Also, DS
Development of methods for processing image signals using P is also being promoted. Conventionally, algorithms for image signal processing have been verified based on a flowchart as shown in FIG. First, the created algorithm (step S1
) using CAD (step S2), and
The quality is evaluated by the above simulation (step S3) (step S4). If the evaluation result is not good, the algorithm is examined again, and if the evaluation result is good, the operation of the created algorithm is created using the DSP program (
Step S5), and image evaluation is performed on actual hardware (step S6).

【0003】図7は、汎用のCADの外観を示している
。CADは、シミュレーションを実行するCPU(中央
演算処理装置)やシミュレーション用ソフト及びファイ
ル等を保持するメモリから構成されるハードディスク部
11と、モニタ12,キーボード13及びマウス14等
とから構成されている。ここで、CAD内には、図8に
示すように、入出力端子や演算子等のアルゴリズムを構
成するために必要な複数種類の部品(以下構成要素部品
という)ファイルが設けられている。
FIG. 7 shows the appearance of a general-purpose CAD. The CAD includes a hard disk unit 11 including a CPU (Central Processing Unit) for executing simulations, a memory for storing simulation software, files, etc., a monitor 12, a keyboard 13, a mouse 14, and the like. Here, as shown in FIG. 8, files of a plurality of types of parts (hereinafter referred to as component parts) necessary for configuring an algorithm such as input/output terminals and operators are provided in the CAD.

【0004】図9及び図10は、それぞれ図6に示した
フローチャートをより詳細に示したものである。まず、
図9において、使用者はCADのキーボード13やマウ
ス14を用いて、図8に示した構成要素部品ファイルか
ら所望の構成要素部品を呼び出し、呼び出した各構成要
素部品の端子間同志をCAD上のエディタを用いて接続
することにより、図11(a)に示すように、モニタ1
2の画面上に機能ブロック図を構成する(ステップS7
)。なお、図11(b)は、モニタ12の画面上に構成
された機能ブロック図を拡大して示したものである。
FIGS. 9 and 10 each show the flowchart shown in FIG. 6 in more detail. first,
In FIG. 9, the user uses the CAD keyboard 13 and mouse 14 to call up a desired component part from the component parts file shown in FIG. By connecting using the editor, as shown in Figure 11(a), monitor 1
Construct a functional block diagram on the screen of 2 (step S7
). Note that FIG. 11(b) is an enlarged view of the functional block diagram configured on the screen of the monitor 12.

【0005】次に、このように構成された機能ブロック
図は、ネットリスト変換によりネットリストに変換され
る(ステップS8)。このネットリストは、図12に示
すように、各構成要素部品名と、これに基づいて自動発
生される各構成要素部品番号(以下ID番号という)と
、構成要素部品の持つ入出力ピンの情報(以下ピン番号
という)とが記述される“構成要素部品リスト”と、先
に作成した機能ブロック図内の各構成要素部品同志を接
続している配線情報に基づいて自動発生される番号(以
下ノード番号という)と、各ノードに接続されている各
構成要素部品のID番号及びピン番号が記述される“接
続情報”とで構成されている。
Next, the functional block diagram configured as described above is converted into a netlist by netlist conversion (step S8). As shown in Figure 12, this netlist includes each component part name, each component part number automatically generated based on this (hereinafter referred to as ID number), and information on the input/output pins of the component parts. (hereinafter referred to as pin numbers) are described, and numbers (hereinafter referred to as pin numbers) that are automatically generated based on the wiring information connecting each component part in the function block diagram created earlier. The connection information consists of a node number (referred to as a node number) and "connection information" in which the ID number and pin number of each component part connected to each node are described.

【0006】その後、使用者は、構成された機能ブロッ
ク図をCAD上で検証するために、図13に示すような
テスト用のデータ(例えば入出力信号を“1”,“0”
の2進のパターンで記述しているデータ)をCAD上で
作成する(ステップS9)。そして、作成されたテスト
用データとネットリストとをコンパイルし(ステップS
10)、シミュレーションを行なって(ステップS11
)、機能ブロック図を検証する。
[0006] Thereafter, in order to verify the configured functional block diagram on the CAD, the user inputs test data such as the one shown in FIG.
(data described in a binary pattern) is created on CAD (step S9). Then, the created test data and netlist are compiled (step S
10), perform a simulation (step S11)
), verify the functional block diagram.

【0007】次に、図10に示すフローチャートの処理
について説明する。この処理は、図14に示すように、
アセンブラを備えたパーソナル・コンピュータ15と、
DSPを備えた画像信号処理用のハードウェアとで実行
される。まず、パーソナル・コンピュータ15上での作
業を説明すると、使用者は、先にCADで検証した機能
ブロック図の機能を実行するためにアセンブラを用いて
アセンブラプログラムを作成する(ステップS12)。 そして、アセンブリ処理によりDSP動作言語ファイル
を作成し(ステップS13)、プログラム転送(ステッ
プS14)によりDSPのハードウェアに転送されて画
像信号処理が行なわれる(ステップS15)。
Next, the processing shown in the flowchart shown in FIG. 10 will be explained. This process, as shown in FIG.
a personal computer 15 equipped with an assembler;
It is executed by image signal processing hardware equipped with a DSP. First, the work on the personal computer 15 will be described. The user uses an assembler to create an assembler program in order to execute the function of the functional block diagram verified using CAD (step S12). Then, a DSP operating language file is created by assembly processing (step S13), and transferred to the DSP hardware by program transfer (step S14), where image signal processing is performed (step S15).

【0008】ここで、図14に示したDSPを備えた画
像信号処理用のハードウェアについて説明する。まず、
入力端子16に供給された画像信号は、A/D(アナロ
グ/デジタル)変換回路17でデジタル信号に変換され
、同期分離回路18とDSP回路19とに絶えず送出さ
れる。そして、同期分離回路18で同期分離された信号
は、プログラムカウンタを内蔵する制御回路20に送出
される。また、図10のステップS14で転送されたD
SP動作言語プログラムは、プログラムRAM(リード
・オンリー・メモリ)21に供給され保持される。
[0008] Here, hardware for image signal processing equipped with the DSP shown in FIG. 14 will be explained. first,
The image signal supplied to the input terminal 16 is converted into a digital signal by an A/D (analog/digital) conversion circuit 17 and continuously sent to a synchronous separation circuit 18 and a DSP circuit 19. The signal synchronously separated by the synchronous separating circuit 18 is sent to a control circuit 20 that includes a program counter. In addition, the D transferred in step S14 of FIG.
The SP operating language program is supplied to and held in a program RAM (read only memory) 21.

【0009】このため、制御回路20から出力されるア
ドレスとタイミングパルスとで、プログラムRAM21
に記憶されたDSPの処理命令が読み出されてDSP回
路19に供給される。DSP回路19では、送られた命
令に基づいてA/D変換回路17から出力されるデジタ
ル化された画像信号を処理する。そして、DSP回路1
9で処理されたデジタル画像信号は、D/A(デジタル
/アナログ)変換回路22でアナログ信号に変換され、
出力端子23から取り出される。
Therefore, the program RAM 21 is controlled by the address and timing pulse output from the control circuit 20.
The DSP processing instructions stored in the DSP circuit 19 are read out and supplied to the DSP circuit 19 . The DSP circuit 19 processes the digitized image signal output from the A/D conversion circuit 17 based on the sent command. And DSP circuit 1
The digital image signal processed in step 9 is converted into an analog signal in a D/A (digital/analog) conversion circuit 22,
It is taken out from the output terminal 23.

【0010】しかしながら、このようなDSPに与える
画像信号処理用プログラムの従来の作成手段では、使用
者が画像信号処理のアルゴリズムを検討する際に、まず
、CAD上で自分で作成した信号を用いてシミュレーシ
ョンを行ない、その後に改めてアルゴリズムをDSPプ
ログラムの形態で作り直してから評価を行なうために、
シミュレーションの方法やアセンブラの知識が必要とな
り、一般の使用者には非常に難しいという問題が生じる
[0010] However, with the conventional means of creating an image signal processing program to be provided to a DSP, when a user considers an algorithm for image signal processing, the user must first create a program using a signal created by the user on CAD. In order to perform a simulation and then recreate the algorithm in the form of a DSP program before evaluating it,
This requires knowledge of simulation methods and assembler, which poses a problem that is extremely difficult for general users.

【0011】[0011]

【発明が解決しようとする課題】以上のように、従来の
画像信号処理用プログラムの作成手段では、使用者がシ
ミュレーションやアセンブラに対する知識を必要とする
ので、簡単にプログラムを作成することができないとい
う問題を有している。
[Problems to be Solved by the Invention] As described above, with conventional means for creating programs for image signal processing, it is difficult to easily create programs because the user requires knowledge of simulation and assembler. I have a problem.

【0012】そこで、この発明は上記事情を考慮してな
されたもので、構成要素部品を組み合わせて機能ブロッ
ク図を構成するだけで、シミュレーションやアセンブラ
の知識を必要とせずに容易に、DSPに所望の画像信号
処理を行なわせるためのプログラムを作成することがで
きる極めて良好なDSPの画像信号処理用プログラム作
成装置を提供することを目的とする。
[0012] The present invention was made in consideration of the above circumstances. By simply configuring a functional block diagram by combining component parts, it is possible to easily create a desired DSP without requiring knowledge of simulation or assembler. An object of the present invention is to provide an extremely good DSP image signal processing program creation device that can create a program for performing image signal processing of a DSP.

【0013】[0013]

【課題を解決するための手段】この発明に係るDSPの
画像信号処理用プログラム作成装置は、与えられたプロ
グラムに応じて所定の画像信号処理動作を行なうDSP
回路を備えた画像信号処理システムの、DSP回路に与
えるプログラムを作成するものを対象としている。そし
て、DSP回路で実行する画像信号処理のアルゴリズム
を構成する各種の構成要素部品を組み合わせて、画像信
号処理のための機能ブロック図を作成する機能ブロック
図作成手段と、この機能ブロック図作成手段で作成され
た機能ブロック図に基づいて、該機能ブロック図を構成
している各構成要素部品名と、該各構成要素部品番号と
、該各構成要素部品相互間の接続情報とで構成されるネ
ットリストを作成するネットリスト作成手段と、このネ
ットリスト作成手段で作成されたネットリストに基づい
て、構成要素部品を信号入力側に近いものから順に検索
し、画像信号の処理順序にしたがって構成要素部品名及
び構成要素部品番号を並び換えた並び換えファイルを作
成する並び換えファイル作成手段と、この並び換えファ
イル作成手段で作成された並び換えファイルと、ネット
リスト作成手段で作成されたネットリストとに基づいて
、DSPプログラム言語の展開に必要なコマンドとデー
タとを付け加え、DSPプログラム言語展開用ファイル
を作成するDSPプログラム言語展開用ファイル作成手
段と、このDSPプログラム言語展開用ファイル作成手
段で作成されたDSPプログラム言語展開用ファイルに
記述された各構成要素部品に、予め各種構成要素部品の
動作をDSPプログラム言語で記述した各プログラムを
それぞれ対応させて、DSP回路に与えるプログラムを
作成するプログラム作成手段とを備えるようにしたもの
である。
[Means for Solving the Problems] A DSP image signal processing program creation device according to the present invention is a DSP that performs a predetermined image signal processing operation according to a given program.
It is intended for creating programs to be applied to DSP circuits in image signal processing systems equipped with circuits. and a functional block diagram creating means for creating a functional block diagram for image signal processing by combining various component parts constituting an algorithm for image signal processing executed in the DSP circuit; Based on the created functional block diagram, a network consisting of the name of each component part that makes up the functional block diagram, the part number of each component, and the connection information between each component part is created. Based on the netlist creation means that creates the list and the netlist created by this netlist creation means, component parts are searched in order from those closest to the signal input side, and the component parts are searched in order from those closest to the signal input side. A rearrangement file creation means for creating a rearrangement file in which names and component part numbers are rearranged, a rearrangement file created by this rearrangement file creation means, and a netlist created by a netlist creation means. DSP programming language expansion file creation means adds commands and data necessary for DSP programming language expansion based on the DSP programming language expansion file to create a DSP programming language expansion file; a program creation means for creating a program to be applied to a DSP circuit by associating each component part described in the DSP programming language development file with each program in which the operation of each component part is previously described in a DSP programming language; It is designed to have the following.

【0014】[0014]

【作用】上記のような構成によれば、使用者は、構成要
素部品を組み合わせて画像信号処理のための機能ブロッ
ク図を作成するだけで、DSPプログラムを自動的に作
成することができ、シミュレーション方法やアセンブラ
の知識を必要とせずに容易にDSPに与えるプログラム
を作成することができる。
[Operation] According to the above configuration, the user can automatically create a DSP program by simply combining the component parts and creating a functional block diagram for image signal processing, and can perform simulations. A program to be given to a DSP can be easily created without requiring knowledge of methods or assemblers.

【0015】[0015]

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。まず、図1において、使用者は
、図9に示した従来例と同様に、CADのキーボード1
3やマウス14を用いて、図8に示した構成要素部品フ
ァイルから所望の構成要素部品を呼び出し、呼び出した
各構成要素部品の端子間同志をCAD上のエディタを用
いて接続することにより、図11(b)に示すようにモ
ニタ12の画面上に機能ブロック図を構成する(ステッ
プS16)。次に、このように構成された機能ブロック
図を、ネットリスト変換により図12に示したネットリ
ストに変換する(ステップS17)。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings. First, in FIG. 1, the user selects the CAD keyboard 1 as in the conventional example shown in FIG.
3 or the mouse 14 to call up a desired component part from the component parts file shown in FIG. As shown in FIG. 11(b), a functional block diagram is constructed on the screen of the monitor 12 (step S16). Next, the functional block diagram configured in this manner is converted into the netlist shown in FIG. 12 by netlist conversion (step S17).

【0016】そして、ネットリスト内の各構成要素部品
を、DSPのプログラムで実行する順番に並び換え、並
び換えファイルを作成する(ステップS18)。この並
び換えファイルの作成は、図2に示すフローチャートの
通りに行なわれる。まず、ネットリストを読み込む(処
理T1)と、ネットリストから構成要素部品名を検索し
、その中から入力端子の構成要素部品名“input 
”を探し出して保持する(処理2)。次に、保持した構
成要素部品“input ”が接続されているノード番
号に接続されている、他の構成要素部品(この場合“d
elay ”)を検索して保持する(処理T3)。
Then, the component parts in the netlist are rearranged in the order in which they are executed by the DSP program, and a rearrangement file is created (step S18). Creation of this sorted file is performed according to the flowchart shown in FIG. First, when the netlist is read (processing T1), the component part name is searched from the netlist, and the component part name of the input terminal "input" is searched from the netlist.
” (processing 2). Next, find and hold the other component part (in this case, “d
elay”) and holds it (processing T3).

【0017】その後、処理T3で保持した部品に接続さ
れているノード番号に接続されている、他の構成要素部
品(この場合“adder ”)を検索して保持する処
理が、保持したものが出力端子の構成要素部品名“ou
tput”になるまで繰り返される(処理T4)。この
ため、新しく作成されたファイルでは、図2に示すよう
に、各構成要素部品名が信号の流れる順番に沿うように
並び換えられることになる。
[0017] After that, in process T3, the process of searching for and holding another component part (in this case, "adder") connected to the node number connected to the held part outputs the held part. Terminal component part name “ou
tput" (processing T4). Therefore, in the newly created file, as shown in FIG. 2, the component part names are rearranged in accordance with the order in which the signals flow.

【0018】次に、再び図1に示すように、作成された
並び換えファイルとネットリストとからDSPアセンブ
ラマクロ変換を行ない、アセンブラマクロファイルを作
成する(ステップS19)。このDSPアセンブラマク
ロ変換は、並び換えられた構成要素部品からDSPのプ
ログラムを作成するために必要なコマンドやデータを並
び換えファイルに付加するものである。具体的に言えば
、図3に示すように、並び換えファイルの上から順番に
構成要素部品名の前にアセンブラ展開時の起動コマンド
“INCLUDE ”を付加する。また、ネットリスト
に基づいて、各構成要素部品の接続されているノード番
号を付加している。DSP動作プログラムでは、ノード
番号がそのままDSP内部のメモリアドレスとなって使
用されるため、これを実引数と称している。
Next, as shown in FIG. 1 again, DSP assembler macro conversion is performed from the created rearranged file and netlist to create an assembler macro file (step S19). This DSP assembler macro conversion adds commands and data necessary for creating a DSP program from the rearranged component parts to the rearrangement file. Specifically, as shown in FIG. 3, a startup command "INCLUDE" at the time of assembler expansion is added in front of the component part names in order from the top of the rearranged file. Also, based on the netlist, node numbers to which each component part is connected are added. In the DSP operating program, the node number is used as it is as a memory address inside the DSP, so it is called an actual argument.

【0019】その後、CAD上に用意された各構成要素
部品と1対1に対応した構成要素プログラムを、上記ア
センブラマクロファイル上に記された構成要素部品の順
番に展開して、アセンブラマクロ展開ファイルを作成す
る(ステップS20)。この構成要素プログラムは、図
4に示すように、各構成要素部品のDSP上の動作をD
SPプログラム言語であるアセンブラ言語で記述したプ
ログラムであり、構成要素部品名と、プログラムで使用
するDSPのメモリアドレス値を仮の値(仮引数)で宣
言した文と、仮引数を用いたアセンブラのプログラムと
で構成されている。
[0019] After that, component programs that correspond one-to-one with each component part prepared on the CAD are expanded in the order of the component parts written on the assembler macro file, and an assembler macro expansion file is created. (Step S20). This component program, as shown in FIG. 4, controls the operation of each component part on the DSP.
This is a program written in assembler language, which is an SP programming language, and includes a statement that declares the component part name and the memory address value of the DSP used in the program as a temporary value (formal argument), and an assembler code that uses the formal argument. It consists of a program.

【0020】この場合、各構成要素プログラム内で使用
されている仮引数には、アセンブラマクロファイルの展
開時に、実引数が渡される。アセンブラマクロファイル
の展開は、ステップS19で追加されたコマンド“IN
CLUDE ”で、前記各構成要素プログラムを読み出
すことにより実行される。その後、図5に示すように、
以上のように展開されたファイルの始めにプログラムの
開始を知らせる文とループさせる文とが付け加えられ、
終りにループへのジャンプ命令文とプログラム終了の文
とが付け加えられる。
In this case, actual arguments are passed to formal arguments used in each component program when the assembler macro file is expanded. The assembler macro file is expanded using the command “IN” added in step S19.
CLUDE” is executed by reading each component program. Then, as shown in FIG.
At the beginning of the file expanded as above, a statement to notify the start of the program and a statement to loop are added,
At the end, a jump command statement to the loop and a program termination statement are added.

【0021】そして、上記のようにして作成されたアセ
ンブラマクロ展開ファイルは、アセンブリ処理されるこ
とによりDSPの動作言語に変換されてDSP動作言語
ファイルが作成され(ステップS21)、プログラム転
送(ステップS22)によりDSP回路19に転送され
て画像信号処理に供される(ステップS23)。
The assembler macro expansion file created as described above is converted into the DSP operating language by assembly processing to create a DSP operating language file (step S21), and the program is transferred (step S22). ) is transferred to the DSP circuit 19 and subjected to image signal processing (step S23).

【0022】したがって、上記実施例によれば、使用者
は、ステップS16の図面入力処理を行なって機能ブロ
ック図を作成するだけでDSPプログラムを自動的に作
成することができ、シミュレーション方法やアセンブラ
の知識を必要とせずに容易にDSPに与えるプログラム
を作成することができる。
Therefore, according to the above embodiment, the user can automatically create a DSP program simply by performing the drawing input process in step S16 and creating a functional block diagram, and the user can automatically create a DSP program using a simulation method or an assembler. A program to be given to a DSP can be easily created without requiring any knowledge.

【0023】なお、この発明は上記実施例に限定される
ものではなく、この外その要旨を逸脱しない範囲で種々
変形して実施することができる。
It should be noted that the present invention is not limited to the above-mentioned embodiments, and can be implemented with various modifications without departing from the gist thereof.

【0024】[0024]

【発明の効果】以上詳述したようにこの発明によれば、
構成要素部品を組み合わせて機能ブロック図を構成する
だけで、シミュレーションやアセンブラの知識を必要と
せずに容易に、DSPに所望の画像信号処理を行なわせ
るためのプログラムを作成することができる極めて良好
なDSPの画像信号処理用プログラム作成装置を提供す
ることができる。
[Effects of the Invention] As detailed above, according to the present invention,
By simply configuring a functional block diagram by combining the component parts, you can easily create a program that allows the DSP to perform the desired image signal processing without requiring any knowledge of simulation or assembler. A DSP image signal processing program creation device can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一実施例を説明するためのフローチ
ャート。
FIG. 1 is a flowchart for explaining one embodiment of the present invention.

【図2】同実施例の並び変え処理の詳細を示すフローチ
ャート。
FIG. 2 is a flowchart showing details of rearrangement processing in the same embodiment.

【図3】同実施例のアセンブラマクロファイルを示す図
FIG. 3 is a diagram showing an assembler macro file of the same embodiment.

【図4】同実施例の構成要素プログラムを示す図。FIG. 4 is a diagram showing component programs of the same embodiment.

【図5】同実施例のアセンブラマクロ展開ファイルを示
す図。
FIG. 5 is a diagram showing an assembler macro expansion file of the same embodiment.

【図6】従来のプログラム作成の手順を示すフローチャ
ート。
FIG. 6 is a flowchart showing a conventional program creation procedure.

【図7】CADの外観図。FIG. 7 is an external view of CAD.

【図8】構成要素部品ファイルを示す図。FIG. 8 is a diagram showing a component part file.

【図9】同従来のプログラム作成の詳細な手順を示すフ
ローチャート。
FIG. 9 is a flowchart showing detailed procedures for creating a conventional program.

【図10】同従来のプログラム作成の詳細な手順を示す
フローチャート。
FIG. 10 is a flowchart showing a detailed procedure for creating a conventional program.

【図11】CADで作成した機能ブロック図を示す図。FIG. 11 is a diagram showing a functional block diagram created using CAD.

【図12】ネットリストを示す図。FIG. 12 is a diagram showing a netlist.

【図13】テスト用データを示す図。FIG. 13 is a diagram showing test data.

【図14】DSPを用いた画像信号処理システムを示す
ブロック構成図。
FIG. 14 is a block diagram showing an image signal processing system using a DSP.

【符号の説明】[Explanation of symbols]

11…ハードディスク部、12…モニタ、13…キーボ
ード、14…マウス、15…パーソナル・コンピュータ
、16…入力端子、17…A/D変換回路、18…同期
分離回路、19…DSP回路、20…制御回路、21…
プログラムRAM、22…D/A変換回路、23…出力
端子。
DESCRIPTION OF SYMBOLS 11...Hard disk part, 12...Monitor, 13...Keyboard, 14...Mouse, 15...Personal computer, 16...Input terminal, 17...A/D conversion circuit, 18...Synchronization separation circuit, 19...DSP circuit, 20...Control Circuit, 21...
Program RAM, 22...D/A conversion circuit, 23...Output terminal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  与えられたプログラムに応じて所定の
画像信号処理動作を行なうDSP回路を備えた画像信号
処理システムの、前記DSP回路に与えるプログラムを
作成する画像信号処理用プログラム作成装置において、
前記DSP回路で実行する画像信号処理のアルゴリズム
を構成する各種の構成要素部品を組み合わせて、画像信
号処理のための機能ブロック図を作成する機能ブロック
図作成手段と、この機能ブロック図作成手段で作成され
た機能ブロック図に基づいて、該機能ブロック図を構成
している各構成要素部品名と、該各構成要素部品番号と
、該各構成要素部品相互間の接続情報とで構成されるネ
ットリストを作成するネットリスト作成手段と、このネ
ットリスト作成手段で作成されたネットリストに基づい
て、前記構成要素部品を信号入力側に近いものから順に
検索し、画像信号の処理順序にしたがって前記構成要素
部品名及び構成要素部品番号を並び換えた並び換えファ
イルを作成する並び換えファイル作成手段と、この並び
換えファイル作成手段で作成された並び換えファイルと
、前記ネットリスト作成手段で作成されたネットリスト
とに基づいて、DSPプログラム言語の展開に必要なコ
マンドとデータとを付け加え、DSPプログラム言語展
開用ファイルを作成するDSPプログラム言語展開用フ
ァイル作成手段と、このDSPプログラム言語展開用フ
ァイル作成手段で作成されたDSPプログラム言語展開
用ファイルに記述された各構成要素部品に、予め各種構
成要素部品の動作をDSPプログラム言語で記述した各
プログラムをそれぞれ対応させて、前記DSP回路に与
えるプログラムを作成するプログラム作成手段とを具備
してなることを特徴とするDSPの画像信号処理用プロ
グラム作成装置。
1. An image signal processing program creation device for creating a program to be applied to a DSP circuit of an image signal processing system equipped with a DSP circuit that performs a predetermined image signal processing operation according to a given program, comprising:
a functional block diagram creating means for creating a functional block diagram for image signal processing by combining various component parts constituting an algorithm for image signal processing executed by the DSP circuit; and a functional block diagram creating means for creating a functional block diagram for image signal processing; Based on the functional block diagram, a netlist is created that includes the name of each component part that makes up the functional block diagram, the part number of each component, and the connection information between each component part. Based on the netlist created by this netlist creation means, the component parts are searched in order from those closest to the signal input side, and the component parts are searched in order from those closest to the signal input side, and the component parts are searched in the order of processing of the image signal. A reordering file creation means for creating a reordering file in which part names and component part numbers are rearranged, a reordering file created by the reordering file creation means, and a netlist created by the netlist creation means. a DSP programming language development file creation means that adds commands and data necessary for development of the DSP programming language based on the DSP programming language development file to create a DSP programming language development file; A program that creates a program to be applied to the DSP circuit by associating each component component described in the DSP programming language expansion file with each program in which the operation of each component component is previously described in the DSP programming language. 1. A DSP image signal processing program creation device, comprising: creation means.
JP3059548A 1991-02-28 1991-02-28 DSP image signal processing program creation device Pending JPH04274518A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3059548A JPH04274518A (en) 1991-02-28 1991-02-28 DSP image signal processing program creation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3059548A JPH04274518A (en) 1991-02-28 1991-02-28 DSP image signal processing program creation device

Publications (1)

Publication Number Publication Date
JPH04274518A true JPH04274518A (en) 1992-09-30

Family

ID=13116424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3059548A Pending JPH04274518A (en) 1991-02-28 1991-02-28 DSP image signal processing program creation device

Country Status (1)

Country Link
JP (1) JPH04274518A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302195A (en) * 1994-05-06 1995-11-14 Yamaha Corp Dsp programming device and dsp device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302195A (en) * 1994-05-06 1995-11-14 Yamaha Corp Dsp programming device and dsp device

Similar Documents

Publication Publication Date Title
US4949253A (en) Method and apparatus for automatically generating program
KR20060103131A (en) Signal processing equipment
JPH09259153A (en) Device and method for generating batch execution control program
JP2005352618A (en) Signal processing device
JP2008204369A (en) Simulator development system and simulator development method
JP2001357095A (en) Semiconductor device design support equipment
JPH04274518A (en) DSP image signal processing program creation device
JP3930255B2 (en) System specification information processing apparatus, system specification information processing method, and program
JPH11195053A (en) Test pattern generating device
JPH10187461A (en) Language processing system
JP3019874B2 (en) Program generation / synthesis apparatus and method
JP2002041595A (en) Device and method for back annotation
JP2001235522A (en) Test vector creation device
JP2820184B2 (en) Load module unit test support device
JP3114884B2 (en) Fuzzy inference processing compilation system
JPH05233748A (en) Simulation method
JP3486607B2 (en) System development method and apparatus, and recording medium
JPH08166980A (en) Logic circuit simulation method
JPH1125132A (en) Simulation device, simulation method and recording medium recorded with simulation program
JPH05127878A (en) Program design system
JP2982418B2 (en) Functional simulation device
JP2990882B2 (en) Functional simulation device
JPH05225277A (en) Design assistance device
JPH0778076A (en) Automatic program generating device
JPH05174091A (en) Lsi simulation device