JPH04274506A - Electronic equipment - Google Patents
Electronic equipmentInfo
- Publication number
- JPH04274506A JPH04274506A JP3058155A JP5815591A JPH04274506A JP H04274506 A JPH04274506 A JP H04274506A JP 3058155 A JP3058155 A JP 3058155A JP 5815591 A JP5815591 A JP 5815591A JP H04274506 A JPH04274506 A JP H04274506A
- Authority
- JP
- Japan
- Prior art keywords
- data
- wiring board
- sub
- board
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004092 self-diagnosis Methods 0.000 claims description 13
- 230000005856 abnormality Effects 0.000 claims description 8
- 239000011111 cardboard Substances 0.000 abstract description 135
- 238000001514 detection method Methods 0.000 abstract description 6
- 230000002950 deficient Effects 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 72
- 238000000034 method Methods 0.000 description 30
- 238000006243 chemical reaction Methods 0.000 description 23
- 238000003860 storage Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 9
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 8
- 101710182628 DNA fragmentation factor subunit alpha Proteins 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000004044 response Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 102100022907 Acrosin-binding protein Human genes 0.000 description 2
- 102100031798 Protein eva-1 homolog A Human genes 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
【0001】0001
【目次】以下の順序で本発明を説明する。
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段(図2、図6及び図8)作用
(図2、図6及び図8)
実施例
(1)全体構成(図1〜図8)
(2)CPUボード(図9)
(3)サービス情報等の表示
(4)温度管理(図10及び図11)
(5)実施例の動作
(6)実施例の効果
(7)他の実施例
発明の効果[Table of Contents] The present invention will be explained in the following order. Industrial application fields Conventional technology Problems to be solved by the invention Means for solving the problems (Figs. 2, 6 and 8) Effects (Figs. 2, 6 and 8) Example (1) Overall configuration (Figures 1 to 8) (2) CPU board (Figure 9) (3) Display of service information, etc. (4) Temperature management (Figures 10 and 11) (5) Operation of the embodiment (6) Effects of the embodiment (7) Effects of other embodiment inventions
【0002】0002
【産業上の利用分野】本発明は電子機器に関し、例えば
編集装置等の電子機器に適用し得る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to electronic equipment, and can be applied to electronic equipment such as editing devices.
【0003】0003
【従来の技術】従来、編集装置等の電子機器においては
、基準信号発生回路基板、ミクサ回路基板、入力回路基
板等のカード基板をマザーボードに装填し、全体として
効率良く回路基板を実装するようになされている。[Prior Art] Conventionally, in electronic devices such as editing devices, card boards such as a reference signal generation circuit board, mixer circuit board, input circuit board, etc. are loaded onto a motherboard to efficiently mount the circuit boards as a whole. being done.
【0004】このため各カード基板を調整する場合、カ
ード基板及びマザーボード間に延長用の配線基板を介挿
し、当該カード基板をマザーボードから引き出した状態
に保持することにより、半固定抵抗、デイツプスイツチ
等を調整し得るようになされていた。Therefore, when adjusting each card board, by inserting an extension wiring board between the card board and the motherboard and holding the card board pulled out from the motherboard, semi-fixed resistors, deep switches, etc. can be adjusted. It was designed to be adjustable.
【0005】[0005]
【発明が解決しようとする課題】ところで、このように
いちいち延長用の配線基板を介挿することなく、個々の
カード基板を調整することができれば、この種の調整作
業を簡略化することができ、便利であると考えられる。[Problem to be solved by the invention] By the way, if each card board could be adjusted without inserting an extension wiring board each time, this kind of adjustment work could be simplified. , is considered convenient.
【0006】本発明は以上の点を考慮してなされたもの
で、調整作業を簡略化することができる電子機器を提案
しようとするものである。The present invention has been made in consideration of the above points, and it is an object of the present invention to propose an electronic device that can simplify adjustment work.
【0007】[0007]
【課題を解決するための手段】かかる課題を解決するた
め第1の発明においては、主の配線基板10Aと主の配
線基板10Aに接続された複数の副の配線基板10B〜
10Rとを有する電子機器1において、複数の副の配線
基板10B〜10Rは、それぞれ各副の配線基板10B
〜10R調整用のデータを格納したメモリ回路48を有
し、主の配線基板10Aは、メモリ回路48に格納され
た副の配線基板10B〜10R調整用のデータに基づい
て、各副の配線基板10B〜10Rを調整する。[Means for Solving the Problems] In order to solve the problems, in the first invention, a main wiring board 10A and a plurality of sub wiring boards 10B to 10B connected to the main wiring board 10A are provided.
10R, the plurality of sub wiring boards 10B to 10R are each sub wiring board 10B.
The main wiring board 10A has a memory circuit 48 that stores data for adjusting ~10R, and the main wiring board 10A adjusts each sub wiring board based on the data for adjusting the sub wiring boards 10B to 10R stored in the memory circuit 48. Adjust 10B to 10R.
【0008】さらに第2の発明においては、主の配線基
板10Aは、副の配線基板10B〜10Rを制御する制
御回路64を有し、副の配線基板10B〜10R調整用
のデータを各副の配線基板10B〜10Rから制御回路
64にシリアル伝送し、該シリアル伝送された副の配線
基板10B〜10R調整用のデータに基づいて、制御回
路64から各副の配線基板10B〜10Rに制御データ
をシリアル伝送し、制御データに基づいて副の配線基板
10B〜10Rを調整する。Furthermore, in the second invention, the main wiring board 10A has a control circuit 64 for controlling the sub wiring boards 10B to 10R, and the data for adjusting the sub wiring boards 10B to 10R is transmitted to each sub wiring board. Serial transmission is carried out from the wiring boards 10B to 10R to the control circuit 64, and control data is transmitted from the control circuit 64 to each of the sub wiring boards 10B to 10R based on the serially transmitted adjustment data for the sub wiring boards 10B to 10R. The sub wiring boards 10B to 10R are adjusted based on the control data by serial transmission.
【0009】さらに第3の発明においては、メモリ回路
48は、副の配線基板10B〜10R調整用のデータに
加えて、各副の配線基板10B〜10Rの固有の製品デ
ータを格納し、所定の制御データに基づいて、製品デー
タを主の配線基板10Aに出力する。Furthermore, in the third invention, the memory circuit 48 stores product data specific to each of the sub wiring boards 10B to 10R in addition to the data for adjusting the sub wiring boards 10B to 10R, and Based on the control data, product data is output to the main wiring board 10A.
【0010】さらに第4の発明においては、メモリ回路
48は、副の配線基板10B〜10R調整用のデータに
加えて、自己診断用のデータを格納し、主の配線基板1
0Aは、副の配線基板10B〜10Rを制御する制御回
路64を有し、制御回路64は、副の配線基板10B〜
10R調整用のデータに基づいて各副の配線基板10B
〜10Rを調整すると共に、各副の配線基板10B〜1
0Rのメモリ回路48に格納された自己診断用のデータ
を順次読み取り、該読み取り結果に基づいて、各副の配
線基板10B〜10Rの異常を検出する。Furthermore, in the fourth invention, the memory circuit 48 stores data for self-diagnosis in addition to data for adjusting the sub wiring boards 10B to 10R,
0A has a control circuit 64 that controls the sub wiring boards 10B to 10R, and the control circuit 64 controls the sub wiring boards 10B to 10R.
Each sub wiring board 10B based on the data for 10R adjustment
~10R, and each sub wiring board 10B~1
The self-diagnosis data stored in the 0R memory circuit 48 is sequentially read, and based on the reading results, an abnormality in each of the sub-wiring boards 10B to 10R is detected.
【0011】さらに第5の発明においては、メモリ回路
48は、副の配線基板10B〜10R調整用のデータに
加えて、各副の配線基板10B〜10Rの識別データを
格納し、主の配線基板10Aは、副の配線基板10B〜
10Rを制御する制御回路64を有し、制御回路64は
、副の配線基板10B〜10R調整用のデータに基づい
て各副の配線基板10B〜10Rを調整すると共に、各
副の配線基板10B〜10Rの識別データに基づいて、
副の配線基板10B〜10Rが正しい位置に収納されて
いることを確認する。Furthermore, in the fifth invention, the memory circuit 48 stores identification data for each of the sub wiring boards 10B to 10R in addition to data for adjusting the sub wiring boards 10B to 10R, and stores identification data for each of the sub wiring boards 10B to 10R. 10A is the sub wiring board 10B~
10R, the control circuit 64 adjusts each sub wiring board 10B to 10R based on data for adjusting the sub wiring boards 10B to 10R, and adjusts each sub wiring board 10B to 10R. Based on the identification data of 10R,
Confirm that the sub wiring boards 10B to 10R are stored in the correct position.
【0012】さらに第6の発明においては、制御回路6
4は、入出力回路68を介して所定の外部機器60との
間で入出力データを入出力し、メモリ回路48は、副の
配線基板10B〜10R調整用のデータに加えて、入出
力データを格納する。Furthermore, in the sixth invention, the control circuit 6
4 inputs and outputs input/output data to and from a predetermined external device 60 via an input/output circuit 68, and a memory circuit 48 inputs and outputs input/output data in addition to data for adjusting the sub wiring boards 10B to 10R. Store.
【0013】[0013]
【作用】メモリ回路48に格納された副の配線基板10
B〜10R調整用のデータに基づいて、各副の配線基板
10B〜10Rを調整すれば、当該メモリ回路48の調
整用データを書き換えるだけで、簡易に調整することが
できる。さらにこのとき調整用のデータ等をシリアル伝
送すれば、その分全体構成を簡略化し得るのに対し、当
該調整用データに加えて、各副の配線基板10B〜10
Rの固有の製品データ、自己診断用のデータ、識別デー
タを格納すれば、製品データを利用して製品管理等し得
、自己診断用のデータを利用して異常の発見、識別デー
タを利用して収納位置の誤り等を発見し得、当該電子機
器1の使い勝手を向上することができる。[Operation] Secondary wiring board 10 stored in memory circuit 48
If each sub wiring board 10B to 10R is adjusted based on the adjustment data for B to 10R, the adjustment can be easily performed by simply rewriting the adjustment data in the memory circuit 48. Furthermore, if adjustment data etc. are serially transmitted at this time, the overall configuration can be simplified accordingly, but in addition to the adjustment data, each sub wiring board 10B to 10
By storing R's unique product data, self-diagnosis data, and identification data, the product data can be used for product management, the self-diagnosis data can be used to discover abnormalities, and the identification data can be used. This makes it possible to discover errors in the storage position, etc., thereby improving the usability of the electronic device 1.
【0014】[0014]
【実施例】以下図面について、本発明の一実施例を詳述
する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.
【0015】(1)全体構成
図1において、1は全体として編集装置を示し、所定の
調整机等に収納すると共に、当該調整机上のスイチヤと
接続して編集処理し得るようになされている。このため
編集装置1においては、筐体3の内部が上下に分割され
、その上部にスイツチングレギユレータ回路でなる第1
〜第3の電源2A〜2Cが配置されると共に、空冷用の
フアン4A〜4Cが配置されるようになされている。(1) Overall configuration In FIG. 1, reference numeral 1 denotes an editing device as a whole, which is housed in a predetermined adjustment desk or the like and is connected to a switch on the adjustment desk to perform editing processing. For this reason, in the editing device 1, the inside of the housing 3 is divided into upper and lower parts, and a first circuit consisting of a switching regulator circuit is installed in the upper part.
- Third power supplies 2A to 2C are arranged, and air cooling fans 4A to 4C are arranged.
【0016】さらに筐体3の上部においては、当該電源
2A〜2C及びフアン4A〜4C間にサーミスタ6が配
置され、これにより当該サーミスタを介して、筐体3上
部の温度を検出し得るようになされている。筐体3の下
部は、前面にパネル8が取り付けられ、図2に示すよう
に、当該前面パネル8の内部にカード基板10A〜10
Rを収納し得るようになされている。すなわち筐体3の
下部は、背面側にマザー基板12が配置され、当該マザ
ー基板12にコネクタ14A〜14R、16A〜16R
が配置されるようになされている。Furthermore, a thermistor 6 is arranged between the power supplies 2A to 2C and the fans 4A to 4C in the upper part of the casing 3, so that the temperature of the upper part of the casing 3 can be detected through the thermistor. being done. A panel 8 is attached to the front of the lower part of the housing 3, and as shown in FIG.
It is designed to accommodate R. That is, in the lower part of the housing 3, a mother board 12 is arranged on the back side, and connectors 14A to 14R, 16A to 16R are connected to the mother board 12.
are arranged so that
【0017】これにより当該編集装置1においては、各
カード基板10A〜10Rをガイドレール18に沿わせ
てスライドさせ、各カード基板10A〜10Rのコネク
タ20A〜20R、22A〜22Rをマザー基板側のコ
ネクタ14A〜14R、16A〜16Rに差し込むこと
により、それぞれカード基板10A〜10R及びマザー
基板12を接続して、全体として編集装置1を形成する
ようになされている。With this, in the editing device 1, each card board 10A to 10R is slid along the guide rail 18, and the connectors 20A to 20R, 22A to 22R of each card board 10A to 10R are connected to the connector on the mother board side. By inserting the card boards 14A to 14R and 16A to 16R, the card boards 10A to 10R and the mother board 12 are connected, respectively, and the editing device 1 is formed as a whole.
【0018】さらに筐体3においては、各カード基板収
納位置に固有のスロツトル番号が割り当てられ、それぞ
れ所定のカード基板10A〜10Rを収納するようにな
され、このとき所定の収納位置に編集装置の種類に応じ
て専用のカード基板を収納することにより、全体として
機能の異なる第1及び第2の編集装置を構成するように
なされている。Furthermore, in the case 3, a unique throttle number is assigned to each card board storage position, and each predetermined card board 10A to 10R is stored, and at this time, the type of editing device is assigned to each card board storage position. By accommodating dedicated card boards according to the requirements, first and second editing devices having different functions can be constructed as a whole.
【0019】すなわち図3に示すように、編集装置1は
、スロツトル番号1の収納位置にCPUボードを収納し
、当該CPUボードを用いて、編集装置1全体を制御し
得るようになされている。さらに編集装置1は、第1及
び第2の編集装置でそれぞれ専用のジエネレータボード
A又はB(編集装置内部で処理に必要な各種の基準信号
を生成する)を、スロツトル番号2の収納位置に収納す
るようになされている。That is, as shown in FIG. 3, the editing device 1 has a CPU board housed in the throttle number 1 storage position, and the editing device 1 as a whole can be controlled using the CPU board. Furthermore, the editing device 1 places the dedicated generator board A or B (which generates various reference signals necessary for processing inside the editing device) respectively in the first and second editing devices in the storage position of the throttle number 2. It is designed to be stored.
【0020】さらに編集装置1は、スロツトル番号3及
び4の収納位置に、2枚で1組のワイプジネレータが収
納され、これにより所望の映像信号をワイプ処理するの
に対し、スロツトル番号5及び6の収納位置に、キープ
ロセツサ及びミキシングボードを収納し、これによりデ
イゾルブ処理等し得るようになされている。同様に編集
装置1は、スロツトル番号7及び8の収納位置に、キー
プロセツサ及びミキシングボードを収納し、スロツトル
番号9の収納位置にミキシングボードを、スロツトル番
号10の収納位置に映像信号出力用の出力ボードを収納
するようになされている。Further, in the editing device 1, a set of two wipe generators are housed in the housing positions of throttle numbers 3 and 4, and wipe processing is performed using the desired video signals. A key processor and a mixing board are housed in the housed position, so that dissolve processing and the like can be performed. Similarly, the editing device 1 stores a key processor and a mixing board in the storage positions of throttle numbers 7 and 8, a mixing board in the storage position of throttle number 9, and an output board for outputting video signals in the storage position of throttle number 10. It is designed to store.
【0021】さらに編集装置1は、スロツトル番号11
及び12の収納位置に、2枚で1組のクロマキイーボー
ドを収納し、この場合第1及び第2の編集装置で動作の
異なるクロマキイーボードA又はBを収納し、これによ
り所望の映像信号をクロマキイー処理し得るようになさ
れている。さらに編集装置1は、スロツトル番号13の
収納位置に、背景色を生成するマツトジエネレータボー
ドを収納し、スロツトル番号14の収納位置に、第1及
び第2の編集装置で異なる静止画格納用のメモリボード
を、スロツトル番号15〜18の収納位置に、それぞれ
8チヤンネルの映像信号を入力する入力ボードを収納す
るようになされている。Furthermore, the editing device 1 has a throttle number 11.
A set of two chroma key boards is stored in the storage positions of 1 and 12, and in this case, chroma key boards A or B with different operations are stored in the first and second editing devices, thereby allowing the desired video signal to be output. It is designed to allow chroma key processing. Furthermore, the editing device 1 stores a matte generator board for generating a background color in the storage position of throttle number 13, and stores a matte generator board for generating a background color in the storage position of throttle number 14, which is used for storing different still images in the first and second editing devices. Input boards for inputting 8 channels of video signals are housed in memory boards at the housing positions of throttle numbers 15 to 18, respectively.
【0022】なお各カード基板10A〜10Rは、同一
形状で、収納位置を誤つて差し込んだ場合でも、マーザ
基板12と接続し得るようになされている。Note that each of the card boards 10A to 10R has the same shape, so that even if they are inserted in the wrong storage position, they can be connected to the mother board 12.
【0023】マザー基板12においては、各収納位置に
収納されるカード基板に対応して、コネクタ14A〜1
4R、16A〜16R間が接続されるようになされてい
る。さらにマザー基板12においては、コネクタ14A
〜14R、16A〜16Rを介して、電源2Aの電源を
スロツトル番号1のCPUボードに供給するのに対し、
電源2Bの電源をスロツトル番号2〜9のカード基板に
、電源2Cの電源をスロツトル番号10〜18のカード
基板に供給するようになされている。In the mother board 12, connectors 14A to 14A to 1 are arranged corresponding to the card boards stored in each storage position.
4R and 16A to 16R are connected. Furthermore, in the motherboard 12, the connector 14A
〜14R, 16A〜16R to supply 2A power to the CPU board of throttle number 1,
Power from the power source 2B is supplied to card boards with throttle numbers 2-9, and power from the power source 2C is supplied to card boards with throttle numbers 10-18.
【0024】さらにマザー基板12においては、配線パ
ターンにより、コネクタ14A〜14Rの5つの端子が
電源又はアースラインに接続され、これにより各スロツ
トル番号に対応したスロツトルアドレスADSを生成す
るようになされている。これにより編集装置1において
は、各カード基板を差し込んだ後、当該カード基板を介
して、収納位置のスロツトルアドレスADSを検出し得
るようになされている。Further, on the mother board 12, the five terminals of the connectors 14A to 14R are connected to the power supply or ground line according to the wiring pattern, thereby generating a throttle address ADS corresponding to each throttle number. There is. As a result, in the editing device 1, after each card board is inserted, the throttle address ADS at the storage position can be detected via the card board.
【0025】さらにマザー基板12においては、コネク
タ14A〜14R間を共通に接続してシリアルデータ伝
送用のバスBUSを形成するようになされ、これにより
所定のクロツク信号と共に制御データ等をシリアル伝送
し得るようになされている。これに対応してカード基板
10A〜10Rにおいては、コネクタ22A〜22Rが
信号伝送用に割り当てられるのに対し、コネクタ20A
〜20Rがバスラインを形成するようになされている。Furthermore, in the mother board 12, the connectors 14A to 14R are commonly connected to form a bus BUS for serial data transmission, and thereby control data and the like can be serially transmitted together with a predetermined clock signal. It is done like this. Correspondingly, in card boards 10A to 10R, connectors 22A to 22R are assigned for signal transmission, whereas connector 20A is assigned for signal transmission.
~20R form a bus line.
【0026】さらにこのとき図4に示すように、CPU
ボード以外のカード基板10B〜10Rにおいては、シ
リアルインターフエース回路(SIF)30がそれぞれ
コネクタ20B〜20RのバスラインBUSに接続され
、これにより当該シリアルインターフエース回路30を
介して、当該バスラインBUSでシリアル伝送される制
御データを取り込むと共に、当該制御データに応動して
種々の出力データを送出し得るようになされている。Furthermore, at this time, as shown in FIG.
In the card substrates 10B to 10R other than the board, serial interface circuits (SIF) 30 are connected to the bus lines BUS of the connectors 20B to 20R, respectively. It is designed to take in serially transmitted control data and to send out various output data in response to the control data.
【0027】すなわち図5及び図6に示すように、クロ
ツク信号CK(図5(A))に同期してアドレスデータ
ADD(図5(B))が入力されると、シリアルインタ
ーフエース回路30は、バツフア回路31を介して当該
アドレスデータADDを比較回路(COMP)32に取
り込む。ここで比較回路31は、コネクタ20B〜20
Rを介してカード収納位置のスロツトルアドレスADS
を取り込み、アドレスデータADDの先頭5ビツトのデ
ータと当該スロツトルアドレスADSが一致するか否か
検出する。That is, as shown in FIGS. 5 and 6, when address data ADD (FIG. 5(B)) is input in synchronization with clock signal CK (FIG. 5(A)), the serial interface circuit 30 , the address data ADD is taken into a comparison circuit (COMP) 32 via a buffer circuit 31. Here, the comparison circuit 31 connects the connectors 20B to 20B.
Throttle address ADS of card storage position via R
It is detected whether the first 5 bits of address data ADD and the throttle address ADS match.
【0028】ここで肯定結果が得られると、シリアルイ
ンターフエース回路30は、デコーダ回路34に制御信
号を出力し、これに応動してデコーダ回路34は、アド
レスデータADDを取り込む。ここでデコーダ回路34
は、当該アドレスデータADDの末尾に割り当てられた
パリテイ符号Pに基づいて、当該アドレスデータADD
の誤りを検出し、ここで誤りが検出されない場合、IC
アドレスデータICADで指定される集積回路をアクセ
スする。If a positive result is obtained here, serial interface circuit 30 outputs a control signal to decoder circuit 34, and in response to this, decoder circuit 34 takes in address data ADD. Here, the decoder circuit 34
is based on the parity code P assigned to the end of the address data ADD.
If no error is detected here, IC
Access the integrated circuit specified by address data ICAD.
【0029】ここで各カード基板10A〜10Rにおい
ては、各回路ブロツクが集積回路化され、各集積回路に
ICアドレスデータICADが割り当てられるようにな
されている。すなわちICアドレスデータICADでレ
ジスタ回路36が指定された場合、デコーダ回路34は
、シリアルパラレル変換回路(S/P)37に、続くレ
ジスタアドレスREGADを出力する。In each card board 10A to 10R, each circuit block is integrated into an integrated circuit, and IC address data ICAD is assigned to each integrated circuit. That is, when the register circuit 36 is specified by the IC address data ICAD, the decoder circuit 34 outputs the subsequent register address REGAD to the serial-parallel conversion circuit (S/P) 37.
【0030】シリアルパラレル変換回路37は、バツフ
ア回路38を介して入力されるクロツク信号CKを基準
にしてレジスタアドレスREGADを取り込み、ここで
パラレルデータに変換してレジスタ回路36に出力する
。さらにシリアルパラレル変換回路37は、続いてバツ
フア回路39を介して入力される書き込みデータWDA
TA(図5(C))をパラレルデータに変換し、レジス
タ回路36に出力する。The serial-to-parallel conversion circuit 37 takes in the register address REGAD based on the clock signal CK input via the buffer circuit 38, converts it into parallel data, and outputs it to the register circuit 36. Furthermore, the serial-to-parallel conversion circuit 37 converts the write data WDA that is subsequently inputted via the buffer circuit 39.
The TA (FIG. 5(C)) is converted into parallel data and output to the register circuit 36.
【0031】レジスタ回路36は、レジスタアドレスR
EGADで指定される領域を書き込みデータWDATA
で更新し、当該更新した内容を保持する。ここでレジス
タ回路36は、従来の動作設定用のデイツプスイツチに
代えて、それぞれカード基板10B〜10Rに搭載され
、レジスタアドレスREGADで指定される領域を書き
込みデータWDATAで更新することにより、各カード
基板10B〜10Rの動作設定の状態を切り換え得るよ
うになされている。The register circuit 36 has a register address R.
Write data to the area specified by EGAD to WDATA
and retain the updated content. Here, the register circuit 36 is mounted on each of the card boards 10B to 10R in place of a conventional deep switch for operation setting, and updates the area specified by the register address REGAD with the write data WDATA to update the area designated by the register address REGAD with the write data WDATA. It is possible to switch the operation setting state of ~10R.
【0032】実際上、この種の編集装置においては、仕
向け地に応じて映像信号のフオーマツト等が異なること
により、カード基板10B〜10Rの設定状態を仕向け
地毎に切り換える必要がある。従つてこの実施例におい
ては、当該レジスタ回路36の内容を切り換えることに
より、カード基板10B〜10Rの設定状態を簡易に切
り換える得るようになされている。In practice, in this type of editing apparatus, since the format of the video signal differs depending on the destination, it is necessary to switch the setting states of the card boards 10B to 10R for each destination. Therefore, in this embodiment, by switching the contents of the register circuit 36, the setting states of the card boards 10B to 10R can be easily switched.
【0033】さらにこのとき、編集装置1においては、
この種のデータをシリアル伝送することにより、全体構
成を簡略化するようになされている。Furthermore, at this time, in the editing device 1,
By serially transmitting this type of data, the overall configuration is simplified.
【0034】これに対してデコーダ回路34は、ICア
ドレスデータICADでデイジタルアナログ変換回路4
0が指定された場合、シリアルパラレル変換回路(S/
P)41に、続くレジスタアドレスREGADを出力す
る。ここでシリアルパラレル変換回路41は、クロツク
信号CKを基準にしてレジスタアドレスREGADを取
り込み、ここでパラレルデータに変換してデイジタルア
ナログ変換回路40に出力する。On the other hand, the decoder circuit 34 converts the digital-to-analog converter circuit 4 using the IC address data ICAD.
If 0 is specified, the serial/parallel conversion circuit (S/
P) Outputs the following register address REGAD to 41. Here, the serial-to-parallel conversion circuit 41 takes in the register address REGAD based on the clock signal CK, converts it into parallel data, and outputs it to the digital-to-analog conversion circuit 40.
【0035】さらにシリアルパラレル変換回路41は、
続いて入力される書き込みデータWDATAをパラレル
データに変換し、デイジタルアナログ変換回路40に出
力する。これに対応してデイジタルアナログ変換回路4
0は、書き込みデータWDATAをアナログ信号に変換
した後、レジスタアドレスREGADで指定される所定
のチヤンネルCH1〜CHKに出力する。Furthermore, the serial-parallel conversion circuit 41
Subsequently, the input write data WDATA is converted into parallel data and output to the digital-to-analog conversion circuit 40. Corresponding to this, digital-to-analog conversion circuit 4
0 converts the write data WDATA into an analog signal and then outputs it to predetermined channels CH1 to CHK specified by the register address REGAD.
【0036】ここでデイジタルアナログ変換回路40は
、従来の半固定抵抗に代えて各カード基板10B〜10
Rに搭載され、当該半固定抵抗から出力される動作特性
設定用の基準信号に代えて、当該アナログ変換処理され
た出力信号を出力するようになされている。これにより
デイジタルアナログ変換回路40は、当該デイジタルア
ナログ変換回路40の書き込みデータWDATAを切り
換えて各カード基板10B〜10Rの被調整回路42を
調整し、各カード基板10B〜10Rの動作特性を切り
換え得るようになされている。Here, the digital-to-analog conversion circuit 40 is connected to each card board 10B to 10 instead of the conventional semi-fixed resistor.
In place of the reference signal for setting operating characteristics which is mounted on the semi-fixed resistor and is output from the semi-fixed resistor, the analog-converted output signal is output. Thereby, the digital-to-analog conversion circuit 40 switches the write data WDATA of the digital-to-analog conversion circuit 40, adjusts the circuit to be adjusted 42 of each card board 10B to 10R, and switches the operating characteristics of each card board 10B to 10R. is being done.
【0037】実際上、この種の編集装置においては、仕
向け地、客先に応じて映像信号のフオーマツトだけでな
く、各カード基板の動作特性を切り換える必要がある。
従つてこの実施例においては、当該デイジタルアナログ
変換回路40の書き込みデータWDATAを切り換える
ことにより、カード基板10B〜10Rの動作特性を簡
易に切り換える得るようになされている。In practice, in this type of editing apparatus, it is necessary to switch not only the format of the video signal but also the operating characteristics of each card board depending on the destination and customer. Therefore, in this embodiment, by switching the write data WDATA of the digital-to-analog conversion circuit 40, the operating characteristics of the card substrates 10B to 10R can be easily switched.
【0038】これに対してデコーダ回路34は、ICア
ドレスデータICADでゲート回路44又は46が指定
された場合、同様にゲート回路44又は46にレジスタ
アドレスREGADを出力する。このときアドレスデー
タADDの読み出し書き込みビツトR/WがHレベルに
立ち上がつているとき、デコーダ回路34は、読み出し
モードと判断し、当該ゲート回路44又は46を介して
、レジスタアドレスREGADで決まるモニタ用のデー
タRDATAをバスBUSに出力する。On the other hand, when the gate circuit 44 or 46 is designated by the IC address data ICAD, the decoder circuit 34 similarly outputs the register address REGAD to the gate circuit 44 or 46. At this time, when the read/write bit R/W of the address data ADD has risen to H level, the decoder circuit 34 determines that it is the read mode, and uses the monitor determined by the register address REGAD via the gate circuit 44 or 46. outputs the data RDATA to the bus BUS.
【0039】ここでゲート回路44又は46は、被調整
回路42の動作を検出するために必要な当該被調整回路
42の端子電圧を、アナログデイジタル変換回路(図示
せず)を介して取り込んだ後、シリアルパラレル変換回
路(図示せず)を介してバスBUSに出力し得るように
なされ、これにより当該編集装置1においては、当該モ
ニタ用のデータRDATAに基づいて被調整回路42の
動作状態を確認し得るようになされている。Here, the gate circuit 44 or 46 takes in the terminal voltage of the circuit to be adjusted 42 necessary for detecting the operation of the circuit to be adjusted 42 through an analog-to-digital conversion circuit (not shown). , can be output to the bus BUS via a serial-to-parallel conversion circuit (not shown), so that the editing device 1 can check the operating state of the adjusted circuit 42 based on the monitor data RDATA. It has been made possible.
【0040】さらにデコーダ回路34は、ICアドレス
データICADでメモリ回路48が指定された場合、同
様にシリアルパラレル変換回路50にレジスタアドレス
REGADを出力する。パラレルシリアル変換回路50
は、当該レジスタアドレスREGADを取り込み、ここ
でパラレルデータに変換してメモリ回路48に出力する
。Furthermore, when the memory circuit 48 is specified by the IC address data ICAD, the decoder circuit 34 similarly outputs the register address REGAD to the serial-parallel conversion circuit 50. Parallel serial conversion circuit 50
takes in the register address REGAD, converts it into parallel data, and outputs it to the memory circuit 48.
【0041】ここでアドレスデータADDが読み出しモ
ードに設定されているとき、デコーダ回路34は、バツ
フア回路52を動作状態に切り換え、これによりレジス
タアドレスREGADで決まる所定領域からメモリ回路
48の内容を読み出した後、パラレルシリアル変換回路
54を介してバスBUSに出力する。これにより当該編
集装置1においては、メモリ回路48に格納された所望
のデータを、各カード基板10B〜10R毎に、順次読
み出し得るようになされている。When the address data ADD is set to the read mode, the decoder circuit 34 switches the buffer circuit 52 to the operating state, thereby reading out the contents of the memory circuit 48 from a predetermined area determined by the register address REGAD. Thereafter, it is output to the bus BUS via the parallel-serial conversion circuit 54. Thereby, in the editing device 1, desired data stored in the memory circuit 48 can be sequentially read out for each card board 10B to 10R.
【0042】この状態で書き込みモードに設定されると
、デコーダ回路34は、バツフア回路52の動作を停止
制御し、これによりバスBUSを介して入力される書き
込みデータWDATAを、レジスタアドレスREGAD
で決まるメモリ回路48の所定領域に格納する。When the write mode is set in this state, the decoder circuit 34 controls the operation of the buffer circuit 52 to be stopped, and thereby transfers the write data WDATA input via the bus BUS to the register address REGAD.
The data is stored in a predetermined area of the memory circuit 48 determined by .
【0043】すなわちシリアルパラレル変換回路50は
、レジスタアドレスREGADをパラレルデータに変換
してメモリ回路48に出力すると共に、続いて書き込み
データWDATAをパラレルデータに変換してメモリ回
路48に出力し、これにより書き込みデータWDATA
をメモリ回路48の所定領域に格納する。これにより編
集装置1においては、カード基板10B〜10Rを収納
した状態でメモリ回路48の内容を書き換え得るように
なされている。That is, the serial-parallel conversion circuit 50 converts the register address REGAD into parallel data and outputs it to the memory circuit 48, and subsequently converts the write data WDATA into parallel data and outputs it to the memory circuit 48. Write data WDATA
is stored in a predetermined area of the memory circuit 48. Thereby, in the editing device 1, the contents of the memory circuit 48 can be rewritten while the card boards 10B to 10R are housed.
【0044】メモリ回路48は、書き換え可能なリード
オンリメモリ回路で構成され、図7に示すように16ベ
ージ分の情報を格納し得るようになされている。すなわ
ちメモリ回路48は、各ページに32バイトのデータを
格納し得るようになされ、第0頁に自己診断用のメモリ
チエツクデータが格納されるようになされている。ここ
で自己診断用のメモリチエツクデータは、各カード基板
が収納されるスロツトルアドレスに、共通のテストデー
タが付加されて形成されるようになされている。The memory circuit 48 is composed of a rewritable read-only memory circuit, and is capable of storing 16 pages of information as shown in FIG. That is, the memory circuit 48 is configured to store 32 bytes of data in each page, and memory check data for self-diagnosis is stored in the 0th page. Here, the memory check data for self-diagnosis is formed by adding common test data to the throttle address where each card board is stored.
【0045】さらにメモリ回路48は、第1頁に各カー
ド基板のフオーマツトデータを格納するようになされ、
これにより各カード基板の信号形式(例えばNTSC方
式等)を識別し得るようになされている。さらにメモリ
回路48は、第2〜5頁に各カード基板の性質を表すデ
ータが格納され、当該データとして被調整回路42の調
整用データ(以下ボリユームデータと呼ぶ)、レジスタ
回路36の設定データ(以下スイツチデータと呼ぶ)等
を格納するようになされている。Furthermore, the memory circuit 48 is configured to store format data of each card board on the first page,
This allows the signal format (for example, NTSC system, etc.) of each card board to be identified. Furthermore, the memory circuit 48 stores data representing the properties of each card board on pages 2 to 5, including adjustment data for the circuit to be adjusted 42 (hereinafter referred to as volume data) and setting data for the register circuit 36 ( (hereinafter referred to as switch data), etc.
【0046】さらにメモリ回路48は、第6〜9頁に各
カード基板の製品管理用のデータが格納され、当該デー
タとして製造会社名、製造年月日、ロツト番号、製品番
号等を格納するようになされ、第10〜15頁にサービ
スマン等がサービス情報を自由に記録し得るようになさ
れている。Furthermore, the memory circuit 48 stores data for product management of each card board on pages 6 to 9, and stores the manufacturing company name, manufacturing date, lot number, product number, etc. as the data. It is designed to allow service personnel and the like to freely record service information on pages 10 to 15.
【0047】メモリ回路48の各データは、工場出荷時
の調整工程において格納される。このときメモリチエツ
ク、フオーマツト、製品情報をにおいては、各カード基
板の仕向け地等に応じて所定のデータが記録されるのに
対し、スイツチデータ、ボリユームデータにおいては、
当該編集装置1に所定の基準信号を入力してテスト動作
の状態に設定した後、ゲート回路44、46を介して出
力されるモニタデータを基準にして所定のデータが記録
されるようになされている。これにより各カード基板1
0B〜10Rにおいては、メモリ回路48のスイツチデ
ータ、ボリユームデータに基づいて被調整回路40を設
定調整することにより、それぞれカード基板の製品番号
等に応じた特性に各カード基板10B〜10Rの特性を
設定及び調整し得るようになされている。Each data in the memory circuit 48 is stored in the adjustment process at the time of factory shipment. At this time, for memory check, format, and product information, predetermined data is recorded according to the destination of each card board, whereas for switch data and volume data,
After inputting a predetermined reference signal to the editing device 1 and setting it in a test operation state, predetermined data is recorded based on the monitor data outputted via the gate circuits 44 and 46. There is. This allows each card board 1
In 0B to 10R, the characteristics of each card board 10B to 10R are adjusted to the characteristics corresponding to the product number of the card board by adjusting the settings of the circuit to be adjusted 40 based on the switch data and volume data of the memory circuit 48. It is designed to be configurable and adjustable.
【0048】さらにデコーダ回路34は、ICアドレス
データICADでスロツトルアドレスADSが指定され
た場合、コネクタ14B〜14Rのスロツトルアドレス
ADSを取り込んだ後、所定のパラレルシリアル変換回
路(図示せず)を介してバスBUSに出力する。これに
より各カード基板10B〜10Rにおいては、メモリ回
路48のデータに続いてスロツトルアドレスADSを送
出することにより、各カード基板10B〜10Rが正し
い収納位置に収納されているのか否か、外部から判断し
得るようになされている。Further, when the throttle address ADS is specified by the IC address data ICAD, the decoder circuit 34 takes in the throttle address ADS of the connectors 14B to 14R, and then converts a predetermined parallel-to-serial conversion circuit (not shown). It is output to the bus BUS via the bus BUS. As a result, each card board 10B to 10R sends out the throttle address ADS following the data in the memory circuit 48, so that it can be determined from the outside whether each card board 10B to 10R is stored in the correct storage position. It is designed to be easy to judge.
【0049】さらにデコーダ回路34は、ICアドレス
データICADでサーミスタ24が指定された場合、ス
イツチ回路56に制御信号を出力し、当該スイツチ回路
56をオン状態に切り換える。Further, when the thermistor 24 is designated by the IC address data ICAD, the decoder circuit 34 outputs a control signal to the switch circuit 56 to turn the switch circuit 56 on.
【0050】ここでサーミスタ24は、各カード基板1
0A〜10Rの基板後側のほぼ同一位置に搭載され(図
2)、抵抗58を介して電源ラインVCCに接続される
ようになされている。さらにサーミスタ24は、抵抗5
8側の端子電圧をスイツチ回路56を介してマザー基板
12に出力し得るようになされ、これにより編集装置1
においては当該サーミスタ24A〜24Rを介して各カ
ード基板10A〜10Rの温度を検出し得るようになさ
れている。Here, the thermistor 24 is attached to each card board 1.
They are mounted at substantially the same position on the rear side of the boards 0A to 10R (FIG. 2), and are connected to the power supply line VCC via a resistor 58. Furthermore, the thermistor 24 has a resistor 5
8 side terminal voltage can be output to the mother board 12 via the switch circuit 56, and thereby the editing device 1
The temperature of each card board 10A-10R can be detected via the thermistors 24A-24R.
【0051】(2)CPUボード
図8に示すように、CPUボード10Aは、マザー基板
12を介して各カード基板10B〜10Rと接続され、
カード基板10B〜10Rの動作をスイツチヤ60の切
り換え動作に応動して切り換え得るようになされ、これ
により当該編集装置1全体の動作を切り換えるようにな
されている。さらにCPUボード10Aは、データ収集
ラインLDを介して、各カード基板10B〜10Rに搭
載されたサーミスタ24の端子電圧を選択的に取り込み
、アナログデイジタル変換回路(A/D)62に与える
。(2) CPU Board As shown in FIG. 8, the CPU board 10A is connected to each of the card boards 10B to 10R via the mother board 12.
The operation of the card boards 10B to 10R can be switched in response to the switching operation of the switcher 60, thereby switching the operation of the editing apparatus 1 as a whole. Further, the CPU board 10A selectively takes in the terminal voltage of the thermistor 24 mounted on each card board 10B to 10R via the data acquisition line LD, and supplies it to an analog-to-digital conversion circuit (A/D) 62.
【0052】さらにCPUボード10Aは、当該アナロ
グデイジタル変換回路62の出力データを中央処理ユニ
ツト(CPU)64に与え、これにより中央処理ユニツ
ト64において、各カード基板10B〜10Rの温度を
検出し得るようになされている。さらにCPUボード1
0Aは、シリアルインターフエース回路(SIF)66
を介して中央処理ユニツト64及びバスBUSが接続さ
れるのに対し、シリアル入出力回路(SIO)68を介
して中央処理ユニツト64及び外部機器(この場合スイ
ツチヤでなる)60が接続されるようになされ、これに
より各カード基板10B〜10Rの動作を外部機器60
に応じて切り換え得るようになされている。Furthermore, the CPU board 10A provides the output data of the analog-to-digital conversion circuit 62 to the central processing unit (CPU) 64, so that the central processing unit 64 can detect the temperature of each card board 10B to 10R. is being done. Furthermore, CPU board 1
0A is serial interface circuit (SIF) 66
The central processing unit 64 and the bus BUS are connected via a serial input/output circuit (SIO) 68, whereas the central processing unit 64 and an external device (in this case, a switch) 60 are connected via a serial input/output circuit (SIO) 68. This allows the operation of each card board 10B to 10R to be controlled by the external device 60.
It is designed so that it can be switched depending on the situation.
【0053】ここで中央処理ユニツト64は、図9に示
すように、当該編集装置1の電源が投入されると、自己
診断プログラムを実行し、編集装置1全体の動作を確認
する。すなわち中央処理ユニツト64は、ステツプSP
1からステツプSP2に移り、ここで順次カード基板1
0B〜10Rにアドレスデータを出力し、各カード基板
10B〜10R毎にメモリチエツクデータ及びスロツト
ルアドレスADSを取り込む。As shown in FIG. 9, when the editing apparatus 1 is powered on, the central processing unit 64 executes a self-diagnosis program to check the overall operation of the editing apparatus 1. That is, the central processing unit 64 performs step SP
1 to step SP2, where the card board 1 is sequentially
Address data is output to 0B-10R, and memory check data and throttle address ADS are taken in for each card board 10B-10R.
【0054】続いて中央処理ユニツト64は、ステツプ
SP3に移り、ここでメモリチエツクデータの共通部分
を基準にして、全てのカード基板10B〜10Rについ
て誤つたデータが入力されたか否か判断し、ここで肯定
結果が得られると、ステツプSP4に移る。Next, the central processing unit 64 moves to step SP3, where it determines whether or not erroneous data has been input for all card boards 10B to 10R, based on the common portion of the memory check data. If a positive result is obtained, the process moves to step SP4.
【0055】ここで中央処理ユニツト64は、スイツチ
ヤ60のモニタ装置にエラーメツセージを表示した後、
ステツプSP5に移つて所定のアラームを動作状態に立
ち上げ、続いてステツプSP6に移つて当該処理手順を
終了する。すなわち全てのカード基板10B〜10Rに
ついて誤つたデータが入力された場合、マザー基板12
、CPUボード10Aのシリアルインターフエース回路
66、又は電源の故障と判断することができる。Here, the central processing unit 64 displays an error message on the monitor device of the switcher 60, and then
The process moves to step SP5 and a predetermined alarm is activated, and then the process moves to step SP6 to end the processing procedure. In other words, if incorrect data is input for all card boards 10B to 10R, the mother board 12
, the serial interface circuit 66 of the CPU board 10A, or the power supply can be determined to be malfunctioning.
【0056】従つてこの場合CPUは、これら故障箇所
と考えられる事項をエラーメツセージとして表示した後
、当該編集装置1の動作を停止制御する。これにより編
集装置1は、故障の有無及び内容を自己診断して使用開
始時に警告を発し得るようになされ、その分当該編集装
置1の使い勝手を向上し得るようになされている。Therefore, in this case, the CPU controls the operation of the editing device 1 to be stopped after displaying these items considered to be failure points as error messages. As a result, the editing device 1 is able to self-diagnose the presence and content of a failure and issue a warning at the start of use, thereby improving the usability of the editing device 1 accordingly.
【0057】これに対してステツプSP3において否定
結果が得られると、中央処理ユニツト64は、ステツプ
SP7に移り、ここでスロツトルナンバ2〜9のカード
基板10B〜10I全てについて誤つたデータが入力さ
れたか否か判断し、ここで肯定結果が得られると、ステ
ツプSP8に移る。On the other hand, if a negative result is obtained in step SP3, the central processing unit 64 moves to step SP7, where it determines whether incorrect data has been input for all card boards 10B to 10I with slot numbers 2 to 9. If a positive result is obtained here, the process moves to step SP8.
【0058】すなわちスロツトルナンバ2〜9のカード
基板10B〜10I全てについて誤つたデータが入力さ
れた場合、カード基板10B〜10Iについて共通する
電源2Bが故障したと判断することができる。従つて中
央処理ユニツト64は、当該故障の箇所と考えられる事
項をエラーメツセージとして表示した後、ステツプSP
5に移る。That is, if incorrect data is input for all of the card boards 10B to 10I with slot numbers 2 to 9, it can be determined that the power supply 2B common to the card boards 10B to 10I has failed. Therefore, the central processing unit 64 displays the item considered to be the location of the failure as an error message, and then proceeds to step SP.
Move on to 5.
【0059】これにより編集装置1においては、さらに
詳しい故障内容を診断して表示し得るようになされ、そ
の分使い勝手を向上し得るようになされている。As a result, the editing device 1 is capable of diagnosing and displaying more detailed failure details, thereby improving usability.
【0060】これに対してステツプSP7において否定
結果が得られると、中央処理ユニツト64は、ステツプ
SP9に移り、ここでスロツトルナンバ10〜18のカ
ード基板10J〜10Rの全てについて誤つたデータが
入力されたか否か判断し、ここで肯定結果が得られると
、ステツプSP10に移る。すなわちスロツトルナンバ
10J〜10Rのカード基板10J〜10Rの全てにつ
いて誤つたデータが入力された場合、カード基板10J
〜10Rについて共通する電源2Cが故障したと判断し
得、中央処理ユニツト64は、当該故障のメツセージを
表示した後、ステツプSP5に移る。On the other hand, if a negative result is obtained in step SP7, the central processing unit 64 moves to step SP9, where it determines whether incorrect data has been input for all of the card boards 10J to 10R with throttle numbers 10 to 18. If a positive result is obtained here, the process moves to step SP10. In other words, if incorrect data is input for all card boards 10J to 10R with throttle numbers 10J to 10R, the card board 10J
It can be determined that the common power supply 2C for ~10R has failed, and after displaying the message of the failure, the central processing unit 64 moves to step SP5.
【0061】これに対してステツプSP9において否定
結果が得られると、中央処理ユニツト64は、ステツプ
SP11に移り、ここで特定スロツトルナンバのカード
基板10B〜10Rについて誤つたデータが入力された
か否か判断し、ここで肯定結果が得られると、ステツプ
SP12に移る。すなわち特定スロツトルナンバのカー
ド基板10B〜10Rについて誤つたデータが入力され
た場合、当該カード基板10B〜10Rのメモリ回路4
8、ヒユーズ又はシリアルインターフエース回路30の
何れかの箇所が故障したと判断し得、中央処理ユニツト
64は、当該故障のメツセージを表示した後、ステツプ
SP5に移る。On the other hand, if a negative result is obtained in step SP9, the central processing unit 64 moves to step SP11, where it determines whether or not incorrect data has been input for the card boards 10B to 10R of the specific slot number. , If a positive result is obtained here, the process moves to step SP12. In other words, if incorrect data is input for the card boards 10B to 10R of a specific slot number, the memory circuit 4 of the card boards 10B to 10R
8. It can be determined that either the fuse or the serial interface circuit 30 has failed, and the central processing unit 64 displays a message indicating the failure, and then proceeds to step SP5.
【0062】これにより編集装置1においては、個々の
カード基板10B〜10Rについても異常を検出し得る
ようになされ、その分当該編集装置1の使い勝手を向上
し得るようになされている。[0062] As a result, in the editing device 1, abnormalities can also be detected in the individual card boards 10B to 10R, and the usability of the editing device 1 can be improved accordingly.
【0063】さらにステツプSP11において否定結果
が得られると、中央処理ユニツト64は、ステツプSP
13に移り、ここで調整モードに入る。ここで中央処理
ユニツト64は、カード基板10B〜10Rのメモリチ
エツクデータとスロツトルアドレスADSを比較し、各
カード基板10B〜10Rが正しい位置に収納されてい
るか否か判断する。Furthermore, if a negative result is obtained in step SP11, the central processing unit 64 proceeds to step SP11.
Move to step 13 and enter the adjustment mode here. Here, the central processing unit 64 compares the memory check data of the card boards 10B-10R with the throttle address ADS, and determines whether each card board 10B-10R is housed in the correct position.
【0064】すなわち、この種の編集装置1においては
、カード基板10B〜10Rの全てを収納した状態で工
場出荷するのはまれで、ユーザ側で必要に応じてオプシ
ヨン基板を選択し得るようになされている。That is, in this type of editing device 1, it is rare for the editing device 1 to be shipped from the factory with all of the card boards 10B to 10R stored, and the user is allowed to select optional boards as necessary. ing.
【0065】実際上、図3において上述したカード基板
が標準で全て実装されいるのはまれで、括弧で括つたカ
ード基板がオプシヨンとして取り扱われるようになされ
ている。このためユーザ側でカード基板の収納位置を誤
り、編集装置1全体が動作しなくなる場合がある。In reality, it is rare that all of the card boards described above in FIG. 3 are mounted as standard, and the card boards enclosed in parentheses are treated as options. For this reason, the user may misplace the card board and the entire editing device 1 may become inoperable.
【0066】従つてこの実施例のように、スロツトルア
ドレスADS及びメモリチエツクデータに基づいてカー
ド基板収納位置の誤りを検出するようにすれば、ユーザ
が故障と勘違いした場合でも迅速にサービスし得、その
分当該編集装置1の使い勝手を向上することができる。
かくしてカード基板10B〜10Rが正しい位置に収納
されていない場合、中央処理ユニツト64は、そのメツ
セージを表示する。Therefore, if the error in the card board storage position is detected based on the throttle address ADS and memory check data as in this embodiment, even if the user mistakes it as a failure, service can be provided quickly. , the usability of the editing device 1 can be improved accordingly. Thus, if the card boards 10B-10R are not housed in the correct position, the central processing unit 64 will display a message.
【0067】続いて中央処理ユニツト64は、メモリ回
路48から製品情報を読み出し、当該CPUボード10
Aに実装されたメモリ回路(図示せず)の内容と比較結
果を得、これにより各カード基板が当該編集装置1に実
装可能なカード基板か否か判断する。すなわち上述のよ
うに、この種の編集装置1においては、カード基板をオ
プシヨンとして追加し得るようになされ、追加するカー
ド基板においても信号フオーマツト等に応じて種々の製
品が用意されている。Next, the central processing unit 64 reads the product information from the memory circuit 48 and stores the product information on the CPU board 10.
A comparison result is obtained with the contents of a memory circuit (not shown) mounted in A, and based on this, it is determined whether each card board can be mounted on the editing device 1. That is, as described above, in this type of editing device 1, a card board can be added as an option, and various products are available for the card board to be added depending on the signal format and the like.
【0068】従つて、ユーザがカード基板を誤つて発注
した場合、又カード基板を誤つて発送した場合等が起こ
り得、このような場合でも自己診断することにより、カ
ード基板の収納位置を間違えた場合と同様に迅速にサー
ビスすることができる。かくしてカード基板10B〜1
0Rが実装することができない製品の場合、中央処理ユ
ニツト64は、その旨メツセージを表示する。[0068] Therefore, it is possible for a user to order the wrong card board or ship the wrong card board. We can serve you as quickly as you like. Thus, the card substrates 10B-1
In the case of a product for which 0R cannot be implemented, the central processing unit 64 displays a message to that effect.
【0069】これに対してカード基板10B〜10Rが
実装可能な場合、中央処理ユニツト64は、メモリ回路
48から順次スイツチデータ及びボリユームデータを読
み出し、読み出したデータを各カード基板10B〜10
Rのアナログデイジタル変換回路40、レジスタ回路3
6に出力する。これにより編集装置1においては、各カ
ード基板10B〜10Rに設定された調整及び設定の情
報に基づいて、それぞれカード基板10B〜10Rを調
整する。On the other hand, when the card boards 10B to 10R can be mounted, the central processing unit 64 sequentially reads the switch data and volume data from the memory circuit 48, and applies the read data to each card board 10B to 10R.
R analog-to-digital conversion circuit 40, register circuit 3
Output to 6. Thereby, in the editing device 1, each of the card boards 10B to 10R is adjusted based on the adjustment and setting information set in each of the card boards 10B to 10R.
【0070】このようにすれば、カード基板をオプシヨ
ンで挿入する場合でも、工場出荷時、当該カード基板を
調整し、その情報をメモリ回路48に格納するだけで、
確実に所望の特性に保持することができる。実際上、こ
の種のカード基板においては、オプシヨンで供給する場
合、ユーザ側で誤つて半固定抵抗等を操作して折角調整
した特性がずれてしまう場合等があつた。また、長期間
使用して、半固定抵抗自体の特性が変化し、その結果カ
ード基板の動作特性が初期の特性からずれる場合もあつ
た。In this way, even if a card board is inserted as an option, all that is required is to adjust the card board at the time of factory shipment and store the information in the memory circuit 48.
Desired characteristics can be maintained reliably. In practice, when this type of card board is supplied as an option, there have been cases where the user erroneously manipulates the semi-fixed resistor or the like, resulting in deviations in the characteristics that have been painstakingly adjusted. Further, after long-term use, the characteristics of the semi-fixed resistor itself changed, and as a result, the operating characteristics of the card substrate sometimes deviated from the initial characteristics.
【0071】従つて、このようにメモリ回路48に調整
の情報を格納し、当該情報に基づいて調整するようにす
れば、このような特性のずれを未然に防止し得、当該編
集装置の使い勝手を向上することができる。さらにこの
ようにすれば、編集装置1全体の調整時、いちいち延長
用の基板を挿入しなくても各カード基板10B〜10R
に搭載したゲート回路44、46の出力データに基づい
て、各カード基板10B〜10Rを調整することができ
る。Therefore, by storing adjustment information in the memory circuit 48 and making adjustments based on the information, such deviations in characteristics can be prevented and the usability of the editing device can be improved. can be improved. Furthermore, by doing this, when adjusting the entire editing device 1, each card board 10B to 10R can be adjusted without having to insert an extension board one by one.
Each card board 10B to 10R can be adjusted based on the output data of the gate circuits 44 and 46 mounted on the card board 10B to 10R.
【0072】すなわち、編集装置1においては、工場調
整時、スイツチヤ60に代えてマイクロコンピユータ構
成の調整装置を接続し、当該調整装置でモニタデータを
モニタしながら、ボリユームデータを更新し得るように
なされている。これにより編集装置1は、調整作業を簡
略化し得ると共に、調整作業自体自動化し得るようにな
されている。実際上、この種の電子機器において、半固
定抵抗等を用いる場合でも、専用の治具を用いるように
すれば、調整作業を自動化することができる。That is, in the editing device 1, an adjustment device having a microcomputer structure is connected in place of the switcher 60 during factory adjustment, and the volume data can be updated while monitoring the monitor data with the adjustment device. ing. As a result, the editing device 1 can simplify the adjustment work and automate the adjustment work itself. In fact, in this type of electronic equipment, even when using a semi-fixed resistor, the adjustment work can be automated by using a dedicated jig.
【0073】しかしこの種の編集装置1においては、多
品種少量生産することから、このような専用な治具を用
いるようにすると、基板の種類に応じて種々の治具を用
意する必要があつた。ところがこの実施例のように、所
定の調整装置を用いて、ゲート回路44、46の出力デ
ータをモニタし、メモリ回路48のデータを書き換える
ようにすれば、簡易に調整作業を自動化することができ
る。However, since this type of editing device 1 is produced in small quantities with a wide variety of products, if such a specialized jig is used, it becomes necessary to prepare various jigs depending on the type of board. Ta. However, as in this embodiment, if a predetermined adjustment device is used to monitor the output data of the gate circuits 44 and 46 and rewrite the data in the memory circuit 48, the adjustment work can be easily automated. .
【0074】かくして中央処理ユニツト64においては
、調整作業が完了すると、ステツプSP14に移り、編
集モードに切り換わり、ユーザの操作に応動して各カー
ド基板に制御データを出力し、これにより当該編集装置
1本来の編集処理を実行する。さらに編集作業が完了す
ると、中央処理ユニツト64においては、ユーザの操作
に応動してステツプSP6に移り、当該処理手順を終了
する。In this way, in the central processing unit 64, when the adjustment work is completed, it moves to step SP14, switches to the editing mode, outputs control data to each card board in response to the user's operation, and thereby controls the editing device. 1. Execute the original editing process. Further, when the editing work is completed, the central processing unit 64 moves to step SP6 in response to the user's operation, and ends the processing procedure.
【0075】(3)サービス情報等の表示中央処理ユニ
ツト64は、スイツチヤ60に代えてマイクロコンピユ
ータ構成の制御装置が接続された状態で、当該制御装置
から所定の制御データが入力されると、サービス情報の
表示モードに切り換わる。ここで中央処理ユニツト64
は、オペレータの操作に応動して、各カード基板10B
〜10Rのメモリ回路48に格納された製品情報、サー
ビス情報を読み出した後、シリアル入出力回路68を介
して当該制御装置に出力し、これにより当該製品情報、
サービス情報を表示する。(3) Display of service information, etc. The central processing unit 64 displays service information when predetermined control data is input from the control device with a microcomputer structure connected instead of the switcher 60. Switch to information display mode. Here, the central processing unit 64
In response to the operator's operation, each card board 10B
After reading out the product information and service information stored in the memory circuit 48 of ~10R, the product information and service information are output to the control device via the serial input/output circuit 68.
View service information.
【0076】さらにこの状態で新たなサービス情報等が
シリアル入出力回路68を介して入力されると、中央処
理ユニツト68は、対応するカード基板に当該サービス
情報を書き込みデータWDATAとして出力し、当該カ
ード基板のメモリ回路48に当該サービス情報を格納す
る。このようにすれば、客先においてサービスマンは、
各カード基板の経歴を簡易に把握し得、何時どのような
内容の保守等が行われたか、簡易に確認することができ
る。Furthermore, when new service information, etc. is input through the serial input/output circuit 68 in this state, the central processing unit 68 outputs the service information as write data WDATA to the corresponding card board, and writes the service information to the corresponding card board. The service information is stored in the memory circuit 48 of the board. In this way, the service person at the customer site can
The history of each card board can be easily grasped, and it is possible to easily check when and what kind of maintenance was performed.
【0077】従つて、その分当該編集装置1のサービス
性を向上して、使い勝手を向上することができる。さら
にこのように各カード基板のメモリ回路48に製品情報
を格納するようにすれば、工場等において、当該製品情
報を利用して各カード基板を製品管理し得、その分製品
管理を簡略化することができる。[0077] Therefore, the serviceability of the editing device 1 can be improved accordingly, and the usability can be improved accordingly. Furthermore, if product information is stored in the memory circuit 48 of each card board in this way, the product information can be used to manage each card board at a factory or the like, thereby simplifying product management. be able to.
【0078】実際上、この種のカード基板においては、
上述のように形式が同じでも調整の異なるカード基板が
種々存在することにより、製品管理が煩雑な欠点があつ
た。ところがこのようにして製品管理し得るようにすれ
ば、簡易かつ確実に管理することができる。In practice, in this type of card board,
As mentioned above, the existence of various card substrates of the same format but with different adjustments has resulted in the drawback that product management is complicated. However, if products can be managed in this way, they can be managed easily and reliably.
【0079】かくして、当該製品情報は、メモリチエツ
クデータ、フオーマツトデータ、スイツチデータ等と共
に、工場における調整時、メモリ回路48に格納されと
共に、必要に応じてサービス時更新される。Thus, the product information, together with memory check data, format data, switch data, etc., is stored in the memory circuit 48 during adjustment at the factory, and is updated during service as necessary.
【0080】(4)温度管理
中央処理ユニツト64は、電源投入時、各カード基板1
0B〜10Rのメモリ回路48をアクセスし、このとき
スイツチデータ等と共に、温度データをロードする。こ
こで温度データは、所定温度で当該編集装置1を長時間
動作させ、このときの各カード基板10B〜10Rに搭
載されたサーミスタ24の飽和電圧(以下設定飽和電圧
と呼ぶ)が記録されるようになされ(図7)、これによ
り一定環境で動作させた際の各カード基板の温度を記録
するようになされている。(4) The temperature management central processing unit 64 controls each card board 1 when the power is turned on.
The memory circuits 48 from 0B to 10R are accessed, and at this time temperature data is loaded together with switch data and the like. Here, the temperature data is obtained by operating the editing device 1 at a predetermined temperature for a long time, and recording the saturation voltage (hereinafter referred to as set saturation voltage) of the thermistor 24 mounted on each card board 10B to 10R at this time. (FIG. 7), thereby recording the temperature of each card board when operated in a constant environment.
【0081】中央処理ユニツト64は、温度データをロ
ードした後、続いて電源投入直後の各カード10B〜1
0Rについて、各サーミスタ24の端子電圧を検出する
。さらに中央処理ユニツト64は、検出した端子電圧に
基づいてロードした設定飽和電圧を補正する。After loading the temperature data, the central processing unit 64 then loads each card 10B to 1 immediately after the power is turned on.
For 0R, the terminal voltage of each thermistor 24 is detected. Furthermore, the central processing unit 64 corrects the loaded set saturation voltage based on the detected terminal voltage.
【0082】これにより中央処理ユニツト64は、当該
編集装置1が現在置かれている周囲温度において、当該
編集装置1が正常に動作した場合、各カード基板10B
〜10Rの温度が何度になるかを検出するようになされ
ている。この状態で中央処理ユニツト64は、リセツト
時及び所定周期で図10に示す処理手順を実行し、カー
ド基板の温度を監視する。[0082] As a result, the central processing unit 64 determines that if the editing device 1 operates normally at the ambient temperature at which the editing device 1 is currently placed, each card board 10B
It is designed to detect the temperature of ~10R. In this state, the central processing unit 64 executes the processing procedure shown in FIG. 10 at the time of reset and at predetermined intervals, and monitors the temperature of the card board.
【0083】すなわち中央処理ユニツト64は、ステツ
プSP20からステツプSP21に移り、ここで各カー
ド基板10B〜10Rについて、順次サーミスタ24の
端子電圧を検出し、これにより各カード基板10B〜1
0Rの温度を検出する。続いて中央処理ユニツト64は
、ステツプSP22に移り、ここで各カード基板10B
〜10Rの温度が所定の範囲内に分布しているか否か判
断することにより、各カード基板10B〜10Rの温度
分布が一様か否か判断し、ここで肯定結果が得られると
、ステツプSP23に移る。That is, the central processing unit 64 moves from step SP20 to step SP21, where it sequentially detects the terminal voltage of the thermistor 24 for each card board 10B to 10R, thereby detecting the terminal voltage of each card board 10B to 10R.
Detects the temperature of 0R. Next, the central processing unit 64 moves to step SP22, where it processes each card board 10B.
~10R is distributed within a predetermined range, it is determined whether the temperature distribution of each card board 10B~10R is uniform. If an affirmative result is obtained, step SP23 Move to.
【0084】ここで中央処理ユニツト64は、各カード
基板10B〜10Rの温度が動作範囲内か否か判断し、
ここで肯定結果が得られると、ステツプSP24に移り
当該処理手順を終了する。これに対してステツプSP2
3において否定結果が得られると、中央処理ユニツト6
4は、ステツプSP25に移り、アラームを動作状態に
立ち上げた後、ステツプSP24に移つて処理手順を終
了する。Here, the central processing unit 64 determines whether the temperature of each card board 10B to 10R is within the operating range, and
If a positive result is obtained here, the process moves to step SP24 and the processing procedure ends. In contrast, step SP2
If a negative result is obtained in step 3, the central processing unit 6
In Step 4, the process moves to step SP25, where the alarm is activated, and then the process moves to step SP24, where the processing procedure ends.
【0085】これにより当該編集装置1においては、動
作を保証し得る範囲で編集装置を使用するようにし、当
該編集装置1の故障等を未然に防止するようになされて
いる。[0085] As a result, the editing device 1 is used to the extent that its operation can be guaranteed, and malfunctions of the editing device 1 are prevented.
【0086】これに対してステツプSP22において否
定結果が得られると、中央処理ユニツト64は、ステツ
プSP26に移り、ここで1周期前の測定結果との比較
結果を得ることにより、温度が上昇したか否か判断する
。ここで肯定結果が得られると、中央処理ユニツト64
は、ステツプSP27に移り、所定のエラーメツセージ
を表示した後、ステツプSP25に移つてアラームを動
作状態に立ち上げる。On the other hand, if a negative result is obtained in step SP22, the central processing unit 64 moves to step SP26, where the central processing unit 64 determines whether the temperature has increased by obtaining a comparison result with the measurement result one cycle before. Decide whether or not. If a positive result is obtained here, the central processing unit 64
Then, the process moves to step SP27, where a predetermined error message is displayed, and then the process moves to step SP25, where the alarm is activated.
【0087】すなわち各カード基板10B〜10Rの温
度分布が一様でなく、1周期前の測定結果に対して温度
が上昇した場合、カード基板内のシヨート、ICの故障
等により過大な電流が流れたと判断することができる。
従つて、この場合中央処理ユニツト64は、その旨のエ
ラーメツセージを表示することにより、ユーザに注意を
促し、故障の拡大を未然に防止するようになされている
。In other words, if the temperature distribution of each card board 10B to 10R is not uniform and the temperature rises compared to the measurement result one cycle ago, an excessive current may flow due to shorts or IC failures in the card board. It can be determined that Therefore, in this case, the central processing unit 64 displays an error message to that effect to alert the user and prevent the failure from expanding.
【0088】これに対してステツプSP26において否
定結果が得られると、中央処理ユニツト64は、ステツ
プSP28に移り、所定のエラーメツセージを表示した
後、ステツプSP25に移つてアラームを動作状態に立
ち上げる。すなわち各カード基板10B〜10Rの温度
分布が一様でなく、1周期前の測定結果に対して温度が
上昇していない場合、温度降下により温度分布が乱れた
と判断し得、この場合電源の故障、ヒユーズ切れ、IC
の故障等により消費電力が低減したと判断することがで
きる。On the other hand, if a negative result is obtained in step SP26, the central processing unit 64 proceeds to step SP28, displays a predetermined error message, and then proceeds to step SP25 to activate the alarm. In other words, if the temperature distribution of each card board 10B to 10R is not uniform and the temperature has not increased with respect to the measurement result one cycle ago, it can be determined that the temperature distribution has been disturbed due to a temperature drop, and in this case, there is a power supply failure. , fuse blown, IC
It can be determined that the power consumption has been reduced due to a failure or the like.
【0089】従つて、この場合中央処理ユニツト64は
、その旨のエラーメツセージを表示することにより、ユ
ーザに注意を促し、故障の拡大を未然に防止するように
なされている。かくして当該処理手順で故障が発見され
ない場合、中央処理ユニツト64は、図11に示す処理
手順を実行し、編集装置1の筐体3内部について故障の
有無を検出する。Therefore, in this case, the central processing unit 64 displays an error message to that effect to alert the user and prevent the failure from expanding. If no failure is found in this processing procedure, the central processing unit 64 executes the processing procedure shown in FIG. 11 to detect the presence or absence of a failure inside the casing 3 of the editing device 1.
【0090】すなわち中央処理ユニツト64は、ステツ
プSP30からステツプSP31に移り、ここで筐体3
内部について、サーミスタ6の端子電圧を検出し、これ
により筐体3内部の温度を検出する。続いて中央処理ユ
ニツト64は、ステツプSP32に移り、ここでフアン
4A〜4Cが回転しているか否か判断し、ここで肯定結
果が得られると、ステツプSP33に移り、温度が動作
範囲内か否か判断する。That is, the central processing unit 64 moves from step SP30 to step SP31, and here the
Inside, the terminal voltage of the thermistor 6 is detected, and the temperature inside the housing 3 is thereby detected. Next, the central processing unit 64 moves to step SP32, where it determines whether or not the fans 4A to 4C are rotating. If a positive result is obtained here, the central processing unit 64 moves to step SP33, where it determines whether the temperature is within the operating range. to judge.
【0091】ここで中央処理ユニツト64は、肯定結果
が得られると、ステツプSP34に移り当該処理手順を
終了する。これにより当該編集装置1においては、動作
を保証し得る範囲で編集装置1を使用するようにし、当
該編集装置1の故障等を未然に防止するようになされて
いる。[0091] If the central processing unit 64 obtains a positive result, it moves to step SP34 and ends the processing procedure. As a result, the editing device 1 is used to the extent that its operation can be guaranteed, and malfunctions of the editing device 1 are prevented.
【0092】これに対してステツプSP33において否
定結果が得られると、中央処理ユニツト64は、ステツ
プSP36に移り、所定のエラーメツセージを表示する
。続いて中央処理ユニツト64は、ステツプSP35に
移り、アラームを動作状態に立ち上げた後、ステツプS
P34に移つて処理手順を終了する。On the other hand, if a negative result is obtained at step SP33, the central processing unit 64 moves to step SP36 and displays a predetermined error message. Next, the central processing unit 64 moves to step SP35, sets the alarm to the operating state, and then moves to step SP35.
The process moves to P34 and ends the processing procedure.
【0093】すなわちフアン4A〜4Cが回転している
にもかかわらず、温度が設定範囲を越えている場合、フ
アン4A〜4Cの目詰まり、フアン4A〜4Cの回転検
出機構の故障等が考えられ、このまま放置すれば重大な
故障に発展する恐れがある。従つて中央処理ユニツト6
4は、その旨のエラーメツセージを表示することにより
、ユーザに注意を促し、故障の拡大を未然に防止するよ
うになされている。In other words, if the temperature exceeds the set range even though the fans 4A to 4C are rotating, it is possible that the fans 4A to 4C are clogged or the rotation detection mechanism of the fans 4A to 4C is malfunctioning. If left as is, it may develop into a serious malfunction. Therefore, the central processing unit 6
No. 4 is designed to alert the user to the problem by displaying an error message to that effect, thereby preventing the failure from expanding.
【0094】これに対してステツプSP32においてフ
アン4A〜4Cが回転していないと判断されると、否定
結果が得られることにより、中央処理ユニツト64は、
ステツプSP37に移り、所定のエラーメツセージを表
示する。続いて中央処理ユニツト64は、ステツプSP
35に移つて、アラームを動作状態に立ち上げた後、ス
テツプSP34に移つて当該処理手順を終了する。On the other hand, if it is determined in step SP32 that the fans 4A to 4C are not rotating, a negative result is obtained and the central processing unit 64
Proceeding to step SP37, a predetermined error message is displayed. Next, the central processing unit 64 executes step SP.
After moving to step SP35 and raising the alarm to an operating state, the process moves to step SP34 and ends the processing procedure.
【0095】すなわちフアン4A〜4Cが回転していな
い場合、フアン4A〜4C自体の故障、フアンモータ用
電源の故障等が考えられ、この状態で編集装置1を使用
すると、内部温度が上昇し、ついには各部に異常が発生
する恐れがある。従つて中央処理ユニツト64は、その
旨のエラーメツセージを表示することにより、ユーザに
注意を促し、異常の発生を未然に防止するようになされ
ている。In other words, if the fans 4A to 4C are not rotating, there may be a failure in the fans 4A to 4C themselves or a failure in the power supply for the fan motor, and if the editing device 1 is used in this state, the internal temperature will rise. Eventually, abnormalities may occur in various parts. Therefore, the central processing unit 64 displays an error message to that effect to alert the user and prevent the occurrence of the abnormality.
【0096】これに対して当該処理手順で故障が発見さ
れない場合、中央処理ユニツト64は、補正した設定飽
和電圧を基準にして各ボリユームデータを補正し、補正
したボリユームデータで各カード基板10B〜10Rの
被調整回路42を調整する。実際上、この種のアナログ
デイジタル変換回路、シリアルパラレル変換回路等を用
いた装置においては、広い温度範囲で確実に動作し得る
ように保持するためには、これらの回路を温度補償する
必要がある。On the other hand, if no failure is found in the processing procedure, the central processing unit 64 corrects each volume data based on the corrected set saturation voltage, and uses the corrected volume data to control each card board 10B to 10R. The adjusted circuit 42 is adjusted. In fact, in devices that use this type of analog-to-digital converter circuit, serial-to-parallel converter circuit, etc., it is necessary to temperature-compensate these circuits in order to ensure that they can operate over a wide temperature range. .
【0097】従つて、この実施例においては、サーミス
タ24を用いて各カード基板10B〜10Rの温度を監
視すると共に、予め設定されたボリユームデータを温度
検出結果で補正して調整することにより、被調整回路4
2を温度補償するようになされ、これにより当該編集装
置1全体を簡易かつ確実に温度補償し得るようになされ
ている。Therefore, in this embodiment, the temperature of each card board 10B to 10R is monitored using the thermistor 24, and the preset volume data is corrected and adjusted based on the temperature detection result to adjust the temperature of the affected card board. Adjustment circuit 4
2, thereby making it possible to temperature-compensate the entire editing device 1 easily and reliably.
【0098】さらに中央処理ユニツト63は、スイツチ
ヤ60に代えて所定の制御装置が接続され、当該制御装
置を介してモニタモードに設定されると、当該制御装置
にカード基板等の温度検出結果を出力する。これにより
編集装置1においては、内部の温度分布等を必要に応じ
てモニタし得るようになされ、故障の解析、故障箇所の
発見等に迅速に処理し得るようになされている。Furthermore, when a predetermined control device is connected instead of the switcher 60 and the central processing unit 63 is set to monitor mode via the control device, the central processing unit 63 outputs the temperature detection result of the card board, etc. to the control device. do. As a result, the editing device 1 is able to monitor internal temperature distribution, etc. as needed, and is able to quickly analyze failures, find failure locations, and the like.
【0099】(5)実施例の動作
以上の構成において、編集装置1の各カード基板10B
〜10Rは、メモリ回路48にメモリチエツクデータ、
フオーマツトデータ、スイツチデータ等が格納されて出
荷される。これにより起動時、編集装置1においては、
各カード基板10B〜10Rのメモリチエツクデータを
CPUボード10Aに読み出して判断することにより、
故障箇所を自己診断する。(5) Operation of the embodiment In the above configuration, each card board 10B of the editing device 1
~10R is the memory check data in the memory circuit 48,
Format data, switch data, etc. are stored and shipped. As a result, when starting up, in the editing device 1,
By reading the memory check data of each card board 10B to 10R to the CPU board 10A and making a judgment,
Self-diagnose the failure location.
【0100】さらに自己診断が完了すると、当該メモリ
チエツクデータ及び各スロツトルに割り当てられたスロ
ツトルアドレスの比較結果を得、これにより各カード基
板が正しい収納位置に収納されているか否か判断する。
続いて編集装置1は、各カード基板10B〜10Rの製
品情報をCPUボード10Aに読み出し、これにより各
カード基板10B〜10Rが当該編集装置1に適用する
基板か否か判断する。Further, when the self-diagnosis is completed, a comparison result between the memory check data and the throttle address assigned to each throttle is obtained, and it is determined from this whether each card board is stored in the correct storage position. Subsequently, the editing device 1 reads the product information of each of the card boards 10B to 10R to the CPU board 10A, thereby determining whether each of the card boards 10B to 10R is a board applicable to the editing device 1.
【0101】さらに編集装置1は、各カード基板10B
〜10Rのスイツチデータ及びボリユームデータを読み
出し、これを各カード基板10B〜10Rに返送するこ
とにり、各カード基板を工場出荷時の特性に調整する。
これにより編集装置1は、編集装置1全体の特性を所定
の状態に設定した後、続いて操作されるスイツチヤ60
の操作に応動して所望の編集処理を実行する。[0101] Further, the editing device 1 includes each card board 10B.
By reading the switch data and volume data of ~10R and sending them back to each card board 10B to 10R, each card board is adjusted to the characteristics at the time of shipment from the factory. As a result, the editing device 1 sets the characteristics of the entire editing device 1 to a predetermined state, and then switches the switch 60 to be operated subsequently.
A desired editing process is executed in response to the operation.
【0102】これに対して、サービス時、工場出荷時と
同様にスイツチヤ60に代えて専用の制御装置が接続さ
れ、当該制御装置、CPUボード10Aを介して、各カ
ード基板10B〜10Rの製品情報及びサービス情報が
読み出され、必要に応じて更新される。これにより当該
編集装置1のサービス性を向上することができる。On the other hand, at the time of service, a dedicated control device is connected in place of the switcher 60 in the same way as at the time of factory shipment, and the product information of each card board 10B to 10R is transmitted via the control device and the CPU board 10A. and service information are read and updated as necessary. Thereby, the serviceability of the editing device 1 can be improved.
【0103】これに対して、起動時、編集装置1におい
ては、各メモリ回路48から温度データをロードし、正
常な動作温度を検出する。この状態で編集装置1は、リ
セツト時及び所定周期で各カード基板10B〜10Rの
温度を検出し、当該検出結果に基づいて、当該編集装置
1の異常を検出する。On the other hand, at startup, the editing device 1 loads temperature data from each memory circuit 48 and detects a normal operating temperature. In this state, the editing device 1 detects the temperature of each card board 10B to 10R at the time of reset and at predetermined intervals, and detects an abnormality in the editing device 1 based on the detection results.
【0104】さらに筐体3上部に搭載されたサーミスタ
を基準にして、同様に当該編集装置1の異常を検出する
。また、検出した温度データに基づいて、ボリユームデ
ータを補正して出力することにより、当該編集装置1全
体を温度補償する。さらに、外部でモニタし得るように
、温度検出結果を出力する。Furthermore, an abnormality in the editing device 1 is similarly detected using the thermistor mounted on the upper part of the housing 3 as a reference. Furthermore, the entire editing device 1 is temperature-compensated by correcting and outputting the volume data based on the detected temperature data. Furthermore, the temperature detection result is outputted so that it can be monitored externally.
【0105】(6)実施例の効果
以上の構成によれば、各カード基板10B〜10Rのメ
モリ回路48に調整用のデータを格納し、当該調整用の
データに基づいて各カード基板10B〜10Rを調整す
ることにより、当該調整用データを書き換えるだけで、
各カード基板10B〜10Rを簡易に調整することがで
きる。(6) Effects of Embodiment According to the above configuration, adjustment data is stored in the memory circuit 48 of each card board 10B to 10R, and based on the adjustment data, each card board 10B to 10R is By adjusting, you can simply rewrite the adjustment data.
Each card board 10B to 10R can be easily adjusted.
【0106】さらにこのとき調整用のデータ等をシリア
ル伝送することにより、全体構成を簡略化し得、さらに
当該調整用データに加えて、各カード基板10B〜10
Rの製品データ、自己診断用のデータ、識別データ等を
格納することにより、当該データを利用して製品管理等
し得、当該編集装置1の使い勝手を向上することができ
る。Furthermore, by serially transmitting adjustment data, etc. at this time, the overall configuration can be simplified, and in addition to the adjustment data, each card board 10B to 10
By storing R product data, self-diagnosis data, identification data, etc., the data can be used for product management, etc., and the usability of the editing device 1 can be improved.
【0107】(7)他の実施例
なお上述の実施例においては、カード基板の1枚をCP
Uボードに割り当て、当該CPUボードで全体を制御す
る場合について述べたが、本発明はこれに限らず、マザ
ーボードをCPUボードに割り当て、当該マザーボード
で全体を制御するようにしてもよい。(7) Other Embodiments In the above embodiment, one of the card boards is
Although the case has been described in which the CPU board is assigned to the U board and the whole is controlled by the CPU board, the present invention is not limited to this, and the motherboard may be assigned to the CPU board and the whole is controlled by the motherboard.
【0108】さらに上述の実施例においては、18枚の
カード基板を用いる場合について述べたが、本発明はこ
れに限らず、必要に応じて種々の枚数のカード基板を用
いる場合に広く適用することができる。Further, in the above embodiment, a case was described in which 18 card substrates were used, but the present invention is not limited to this, but can be widely applied to cases where various numbers of card substrates are used as necessary. Can be done.
【0109】さらに上述の実施例においては、本発明を
編集装置に適用した場合について述べたが、本発明はこ
れに限らず、主の配線基板と複数の副の配線基板を用い
る種々の電子機器に広く適用することができる。Further, in the above-described embodiments, the case where the present invention is applied to an editing device has been described, but the present invention is not limited to this, but can be applied to various electronic devices using a main wiring board and a plurality of sub wiring boards. It can be widely applied to
【0110】[0110]
【発明の効果】上述のように本発明によれば、各副の配
線基板のメモリ回路に調整用のデータ、製品データ、自
己診断用のデータ、識別データ等を格納し、当該調整用
のデータに基づいて各副の配線基板を調整することによ
り、当該調整用データを書き換えるだけで、各カード基
板を簡易に調整することができ、その分調整作業を簡略
化することができる。As described above, according to the present invention, adjustment data, product data, self-diagnosis data, identification data, etc. are stored in the memory circuit of each sub-wiring board, and the adjustment data By adjusting each sub-wiring board based on the above, each card board can be easily adjusted by simply rewriting the adjustment data, and the adjustment work can be simplified accordingly.
【0111】さらにこのとき調整用のデータ等をシリア
ル伝送することにより、全体構成を簡略化し得、さらに
製品データ、自己診断用のデータ、識別データ等を利用
して製品管理、故障の診断等し得、当該編集装置1の使
い勝手を向上することができる。Furthermore, by serially transmitting adjustment data, etc. at this time, the overall configuration can be simplified, and product data, self-diagnosis data, identification data, etc. can be used for product management, failure diagnosis, etc. In addition, the usability of the editing device 1 can be improved.
【図1】本発明の一実施例による編集装置を示す斜視図
である。FIG. 1 is a perspective view showing an editing device according to an embodiment of the present invention.
【図2】その一部詳細構成を示す斜視図である。FIG. 2 is a perspective view showing a partially detailed configuration thereof.
【図3】カード基板の収納位置を表す図表である。FIG. 3 is a diagram showing storage positions of card boards.
【図4】カード基板を示すブロツク図である。FIG. 4 is a block diagram showing a card board.
【図5】そのデータ伝送を示す信号波形図である。FIG. 5 is a signal waveform diagram showing the data transmission.
【図6】カード基板のシリアルインターフエース回路を
示すブロツク図である。FIG. 6 is a block diagram showing the serial interface circuit of the card board.
【図7】メモリ回路の内容を示す図表である。FIG. 7 is a diagram showing the contents of a memory circuit.
【図8】編集装置の全体構成を示すブロツク図である。FIG. 8 is a block diagram showing the overall configuration of the editing device.
【図9】自己診断処理を示すフローチヤートである。FIG. 9 is a flowchart showing self-diagnosis processing.
【図10】カード基板側の温度測定の処理を示すフロー
チヤートである。FIG. 10 is a flowchart showing a temperature measurement process on the card substrate side.
【図11】筐体側の温度測定の処理を示すフローチヤー
トである。FIG. 11 is a flowchart showing the process of measuring temperature on the housing side.
1……編集装置、2A〜2C……電源、4A〜4C……
フアン、6、24、24A〜24R……サーミスタ、1
0A〜10R……カード基板、30、66……シリアル
インターフエース回路、48……メモリ回路、64……
中央処理ユニツト、68……シリアル入出力回路。1...Editing device, 2A to 2C...Power supply, 4A to 4C...
Fan, 6, 24, 24A-24R...Thermistor, 1
0A to 10R...Card board, 30, 66...Serial interface circuit, 48...Memory circuit, 64...
Central processing unit, 68...serial input/output circuit.
Claims (6)
れた複数の副の配線基板とを有する電子機器において、
上記複数の副の配線基板は、それぞれ各副の配線基板調
整用のデータを格納したメモリ回路を有し、上記主の配
線基板は、上記メモリ回路に格納された上記副の配線基
板調整用のデータに基づいて、各副の配線基板を調整す
ることを特徴とする電子機器。1. An electronic device having a main wiring board and a plurality of sub wiring boards connected to the main wiring board,
Each of the plurality of sub-wiring boards has a memory circuit that stores data for adjusting each sub-wiring board, and the main wiring board has memory circuits that store data for adjusting the sub-wiring board stored in the memory circuit. An electronic device characterized by adjusting each sub-wiring board based on data.
制御する制御回路を有し、上記副の配線基板調整用のデ
ータを上記各副の配線基板から上記制御回路にシリアル
伝送し、該シリアル伝送された上記副の配線基板調整用
のデータに基づいて、上記制御回路から各副の配線基板
に制御データをシリアル伝送し、上記制御データに基づ
いて上記副の配線基板を調整することを特徴とする請求
項1に記載の電子機器。2. The main wiring board has a control circuit for controlling the sub wiring board, and serially transmits data for adjusting the sub wiring board from each sub wiring board to the control circuit. , serially transmit control data from the control circuit to each sub wiring board based on the serially transmitted data for adjusting the sub wiring board, and adjust the sub wiring board based on the control data. The electronic device according to claim 1, characterized in that:
用のデータに加えて、各副の配線基板の固有の製品デー
タを格納し、所定の制御データに基づいて、上記製品デ
ータを上記主の配線基板に出力することを特徴とする請
求項1に記載の電子機器。3. The memory circuit stores unique product data of each sub wiring board in addition to the data for adjusting the sub wiring board, and adjusts the product data to the above data based on predetermined control data. The electronic device according to claim 1, wherein the electronic device outputs to a main wiring board.
用のデータに加えて、自己診断用のデータを格納し、上
記主の配線基板は、上記副の配線基板を制御する制御回
路を有し、上記制御回路は、上記副の配線基板調整用の
データに基づいて各副の配線基板を調整すると共に、各
副の配線基板のメモリ回路に格納された上記自己診断用
のデータを順次読み取り、該読み取り結果に基づいて、
各副の配線基板の異常を検出することを特徴とする請求
項1に記載の電子機器。4. The memory circuit stores data for self-diagnosis in addition to data for adjusting the secondary wiring board, and the main wiring board has a control circuit for controlling the secondary wiring board. The control circuit adjusts each sub-wiring board based on the data for adjusting the sub-wiring board, and sequentially reads the self-diagnosis data stored in the memory circuit of each sub-wiring board. reading, based on the reading result,
The electronic device according to claim 1, wherein an abnormality in each sub-wiring board is detected.
用のデータに加えて、各副の配線基板の識別データを格
納し、上記主の配線基板は、上記副の配線基板を制御す
る制御回路を有し、上記制御回路は、上記副の配線基板
調整用のデータに基づいて各副の配線基板を調整すると
共に、上記各副の配線基板の識別データに基づいて、副
の配線基板が正しい位置に収納されていることを確認す
ることを特徴とする請求項1に記載の電子機器。5. The memory circuit stores identification data for each sub wiring board in addition to data for adjusting the sub wiring board, and the main wiring board controls the sub wiring board. It has a control circuit, and the control circuit adjusts each sub wiring board based on the data for adjusting the sub wiring board, and adjusts the sub wiring board based on the identification data of each sub wiring board. 2. The electronic device according to claim 1, further comprising a step of confirming that the electronic device is stored in the correct position.
の外部機器との間で入出力データを入出力し、上記メモ
リ回路は、上記副の配線基板調整用のデータに加えて、
上記入出力データを格納することを特徴とする請求項1
、請求項2、請求項3、請求項4及び請求項5に記載の
電子機器。6. The control circuit inputs and outputs input/output data to and from a predetermined external device via an input/output circuit, and the memory circuit, in addition to the data for adjusting the sub-wiring board,
Claim 1 characterized in that said input/output data is stored.
, the electronic device according to claim 2, claim 3, claim 4, and claim 5.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3058155A JPH04274506A (en) | 1991-02-28 | 1991-02-28 | Electronic equipment |
US07/838,874 US5343144A (en) | 1991-02-28 | 1992-02-21 | Electronic device |
KR1019920003054A KR100225192B1 (en) | 1991-02-28 | 1992-02-27 | Electronic device |
GB9204330A GB2256717B (en) | 1991-02-28 | 1992-02-28 | Electronic devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3058155A JPH04274506A (en) | 1991-02-28 | 1991-02-28 | Electronic equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04274506A true JPH04274506A (en) | 1992-09-30 |
Family
ID=13076105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3058155A Pending JPH04274506A (en) | 1991-02-28 | 1991-02-28 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04274506A (en) |
-
1991
- 1991-02-28 JP JP3058155A patent/JPH04274506A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4991123A (en) | Alarm system | |
US6219451B1 (en) | Method and apparatus for counter based liquid crystal display panel identification for a computer | |
KR100225192B1 (en) | Electronic device | |
JPH04274507A (en) | Electronic equipment | |
JPH04274506A (en) | Electronic equipment | |
JP2001134553A (en) | Integrated processor, method for constituting configuration of integrated processor, and monitoring system for function unit on integrated processor | |
JP3405215B2 (en) | Update history management apparatus and update history management method for circuit board in electronic exchange | |
US20020116142A1 (en) | Signal inspection device | |
US20070242570A1 (en) | Alarm information display unit | |
JP3878721B2 (en) | Engine system controller | |
JP2003207194A (en) | Control unit for air conditioner | |
JP2002002419A (en) | Electronic control unit for vehicles | |
JP3570842B2 (en) | Data rewriting device for read-only memory | |
CN120276780A (en) | Information processing method, device, system, equipment, medium and program product | |
JP2001034330A (en) | Control information display input device and its controlling method | |
JPH11143790A (en) | Control signal inputting and outputting device | |
JP2769258B2 (en) | Communication error detection device for programmable controller | |
JP2017228209A (en) | Device and system for input/output control | |
JP2000047896A (en) | Device for setting device-specific information | |
JPH05211688A (en) | Self-diagnostic device | |
JPH1027136A (en) | Capacity confirming device for non-volatile memory | |
KR100197621B1 (en) | Apparatus and method for checking the disorder of electronic device | |
CN119065909A (en) | Chip software production control method, system and host computer | |
JPH10207733A (en) | Electronic equipment | |
JP2017167816A (en) | Wireless display unit and wireless display system |