[go: up one dir, main page]

JPH0427151A - Protective circuit for input/output part of semiconductor device - Google Patents

Protective circuit for input/output part of semiconductor device

Info

Publication number
JPH0427151A
JPH0427151A JP13200390A JP13200390A JPH0427151A JP H0427151 A JPH0427151 A JP H0427151A JP 13200390 A JP13200390 A JP 13200390A JP 13200390 A JP13200390 A JP 13200390A JP H0427151 A JPH0427151 A JP H0427151A
Authority
JP
Japan
Prior art keywords
input
layer
semiconductor device
circuit
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13200390A
Other languages
Japanese (ja)
Inventor
Noboru Yamakawa
山河 昇
Masahiro Kugishima
釘嶋 正弘
Hisashi Kondou
恒 金銅
Hiroshi Suzuki
浩 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP13200390A priority Critical patent/JPH0427151A/en
Publication of JPH0427151A publication Critical patent/JPH0427151A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To reduce the area of input/output parts for a semiconductor device, to decrease in size a chip, to reduce the cost of the device and to enhance integration by so providing a protective circuit for the input/output parts as to superpose the circuit under a bonding pad. CONSTITUTION:In input/output parts, a protective circuit 28 is so provided as to be superposed under a bonding pad 30, which is connected to a transistor 32 through the circuit 28. The pad 30 is disposed with an aluminum (Al) second layer interconnection 38 externally through a hole 36 formed at a protective film 34. An aluminum (Al) first interconnection layer 42 is covered with an insulating film 40 under the layer 38. Further, the circuit 28 is provided under the layer 42, and connected to the layer 42.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

本発明は、ボンディングパッドを介して外部の回路と接
続される半導体装置の入出力部に設けられた半導体装置
人出部の保護回路に関する。
The present invention relates to a protection circuit for an exposed portion of a semiconductor device, which is provided in an input/output portion of a semiconductor device that is connected to an external circuit via a bonding pad.

【従来の技術】[Conventional technology]

半導体集積回路(LSI)等の半導体装置においては、
静電気の放電等により、外部からの過電圧、過電流の高
負荷がチップに印加された場合に、その過電圧等を吸収
しなければ、半導体装置の誤動作や素子破壊に至るとい
う、不具合が生じる恐れがある。このような不具合が生
じないようにチップ上の入出力部には、通常、抵抗・ダ
イオード等で構成された保護回路が付加される。 従来の入出力部の平面的な構成例を第4図に示す、第4
図に示すように、この入出力部は、外部回路と半導体装
置内部回路との間を接続するべくボンディングワイヤ1
6をボンディングするためのボンディングパッド10と
、該パッド10を介して入出力される信号に対して各種
処理を行うためのトランジスタを設けたトランジスタ部
12と、当該パッド10及びトランジスタ部12間に設
けられた、異常な過電圧、過電流等から半導体装置を保
護するための保護回路14とを有して構成されている。 なお、図の符号16はボンディングワイヤである。 ここで、第5図に前記パッド10の拡大縦断面図を示す
、第5図に示すように、従来のパッド10には、例えば
アルミニウムAi第1層とAi第2層とが多層配線され
て、絶縁膜18上に設けられている、これら配線An第
1層、Aλ第2層の周囲は、絶縁M20、保護膜22で
被われている。 A1第2層上部保護膜22には穴24が設けられており
、当該穴24を介してボンディングワイヤ16がA(第
2層にボンディングされるように構成されている。
In semiconductor devices such as semiconductor integrated circuits (LSI),
If a high external overvoltage or overcurrent load is applied to the chip due to static electricity discharge, etc., if the overvoltage is not absorbed, problems may occur, such as malfunction of the semiconductor device or element destruction. be. To prevent such problems from occurring, a protection circuit consisting of resistors, diodes, etc. is usually added to the input/output section on the chip. An example of a planar configuration of a conventional input/output section is shown in FIG.
As shown in the figure, this input/output section includes a bonding wire 1 to connect an external circuit and an internal circuit of the semiconductor device.
A bonding pad 10 for bonding 6, a transistor section 12 provided with transistors for performing various processing on signals input/output via the pad 10, and a transistor section 12 provided between the pad 10 and the transistor section 12. The semiconductor device is configured to include a protection circuit 14 for protecting the semiconductor device from abnormal overvoltage, overcurrent, etc. Note that the reference numeral 16 in the figure is a bonding wire. Here, FIG. 5 shows an enlarged vertical cross-sectional view of the pad 10. As shown in FIG. 5, the conventional pad 10 has a multilayer wiring including, for example, a first aluminum layer and a second aluminum layer. , the peripheries of the wiring An first layer and the Aλ second layer provided on the insulation film 18 are covered with an insulation M20 and a protective film 22. A hole 24 is provided in the A1 second layer upper protective film 22, and the bonding wire 16 is bonded to the A (second layer) through the hole 24.

【発明が解決しようとする課題] しかしながら、前記従来の保護回路は、その面積かトラ
ンジスタ部12の1/3〜1/4の大きさを有し、且つ
、ボンディングパッド10と別の位置に設けられている
ため、半導体装置のチップ上において入出力部の占める
面積が大きなものになっており、特に、多ピン化の傾向
の著しい今日の半導体装置においては、この入出力部の
面積の大きさが半導体装置の集積度向上の障害となると
いう問題点があった。 本発明は、前記従来の間u点を解消するべくなされたも
ので、入出力部の面積を小さくし、チップサイズの小型
化を可能にして、半導体装置のコストダウンや高集積化
を図ることができる入出力部の保護回路を提供すること
を課題とする。 【課題を解決するための手段】 本発明は、ボンディングパッドを介して外部の回路と接
続される半導体装置の入出力部に設けられた保護回路に
おいて、保護回路を、ボンディングパッドの下部に重な
るように設けることにより、前記課題を解決するもので
ある。
[Problems to be Solved by the Invention] However, the conventional protection circuit has an area that is 1/3 to 1/4 of the size of the transistor section 12, and is provided at a position different from the bonding pad 10. As a result, the input/output section occupies a large area on the chip of a semiconductor device.Especially in today's semiconductor devices, where there is a remarkable trend toward increasing the number of pins, the area occupied by this input/output section becomes large. There is a problem in that this becomes an obstacle to increasing the degree of integration of semiconductor devices. The present invention has been made in order to solve the above-mentioned problem of the conventional U point, and it is possible to reduce the area of the input/output section and reduce the chip size, thereby reducing the cost and increasing the integration of semiconductor devices. The purpose of the present invention is to provide a protection circuit for an input/output section that can protect the input/output section. [Means for Solving the Problems] The present invention provides a protection circuit provided in an input/output section of a semiconductor device connected to an external circuit via a bonding pad, in which the protection circuit is arranged so as to overlap the lower part of the bonding pad. By providing this, the above problem is solved.

【作用】[Effect]

本発明においては、半導体装置入出力部の保護回路にお
いて、保護回路をボンディングパッドの下部に重なるよ
うに設ける。 従って、チップ上において、保護回路及びボンディング
パッドからなる入出力部の占有面積をそれら別体に設け
たときに比較して小さくすることができる0発明者の調
査によれば、従来の入出力部に比較してボンディングパ
ッド及び保護回路の占有面積が20〜30%減少した。 よって、チップサイズの小型化による半導体装置のコス
トダウンや高集積化を図ることができる。
In the present invention, in the protection circuit of the input/output section of the semiconductor device, the protection circuit is provided so as to overlap the lower part of the bonding pad. Therefore, on the chip, the area occupied by the input/output section consisting of the protection circuit and the bonding pad can be reduced compared to when they are provided separately. The area occupied by bonding pads and protection circuits has been reduced by 20-30% compared to the previous version. Therefore, it is possible to reduce the cost and increase the integration of the semiconductor device by reducing the chip size.

【実施例】【Example】

以下、図面を参照して本発明の実施例を詳細に説明する
。 この実施例は、第1図に示すような平面構成の半導体装
置に設けられる入出力部である。第1図に示すように、
この入出力部においては、保護回路28がボンディング
パッド30下部に重なるように設けられており、当該ボ
ンディングパッド30は保護膜#I28を介してトラン
ジスタ部32に接続されている。 第2図に、前記保護回路28及びパッド30の詳細な縦
断面図を示す、第2図に示すように、このボンディング
パッド30においては、保護膜34に設けられた六36
を介して外部にアルミニウム(A、e )第2層配線3
8が臨んでいる。このアルミニウム第2層配線層38の
下部には、絶縁膜40で被覆されてアルミニウム(A1
)第1層配線層42が設けられている。更にこのAJ2
第1層配線層42の下部には、保護回路28が設けられ
て、このAJ2第1層配線層42に接続されている。 なお、第2図において、符号44は絶縁膜、46は拡散
層である。 前記保護回路28の回路例を第3図に示す、第3図のよ
うにi護回路28は、抵抗R及びダイオードDからなる
。この抵抗Rは例えばポリシリコン(P oly−31
licon>及び拡散層で構成することができる。又、
ダイオードDは、拡散層46で構成することができる。 この実施例においては、第1図に示すように、保護回路
28をボンディングパッド30の下部に設けているため
、入出力部のチップ上における占有面積を従来に比べて
20〜30%減少させることができる。従って、チップ
面積を減少させ得るため、コストダウンや高集積化を図
れる。 なお、前記実施例においては、第2図で、保護回路及び
ボーディングパッドの縦断面の一例を示したが、本発明
が実施される入出力回路の保護回路は図のものに限定さ
れず、保護回路をボンディングパッド下部に設けるもの
であれば、他の構成のものでもよい、又、第1図では保
護回路がパッドより大きく、且つ、パッドの全面積が重
なっていたが、パッドと@護回路の大きさ、重なりの割
合はこれに限られず、保護回路が小さく、あるいは一部
室なっていても本発明の効果を得ることができる。又、
実施例ではアルミ2層配線であるが3層以上の多層配線
の場合にも同様の効果が得られる。
Embodiments of the present invention will be described in detail below with reference to the drawings. This embodiment is an input/output section provided in a semiconductor device having a planar configuration as shown in FIG. As shown in Figure 1,
In this input/output section, the protection circuit 28 is provided so as to overlap the lower part of the bonding pad 30, and the bonding pad 30 is connected to the transistor section 32 via the protection film #I28. FIG. 2 shows a detailed vertical cross-sectional view of the protection circuit 28 and pad 30. As shown in FIG.
Aluminum (A, e) second layer wiring 3 externally via
8 is coming. The lower part of the second aluminum wiring layer 38 is covered with an insulating film 40 and aluminum (A1
) A first wiring layer 42 is provided. Furthermore, this AJ2
A protection circuit 28 is provided below the first wiring layer 42 and is connected to the AJ2 first wiring layer 42 . In addition, in FIG. 2, the reference numeral 44 is an insulating film, and the reference numeral 46 is a diffusion layer. A circuit example of the protection circuit 28 is shown in FIG. 3. As shown in FIG. 3, the protection circuit 28 consists of a resistor R and a diode D. This resistor R is made of polysilicon (Poly-31
licon> and a diffusion layer. or,
Diode D can be configured with a diffusion layer 46. In this embodiment, as shown in FIG. 1, since the protection circuit 28 is provided below the bonding pad 30, the area occupied by the input/output section on the chip can be reduced by 20 to 30% compared to the conventional one. I can do it. Therefore, since the chip area can be reduced, cost reduction and high integration can be achieved. In the above embodiment, an example of the vertical cross section of the protection circuit and the boarding pad is shown in FIG. Other configurations may be used as long as the circuit is provided below the bonding pad.Also, in Figure 1, the protection circuit is larger than the pad and the entire area of the pad overlaps, but the pad and @protection circuit The size and overlapping ratio are not limited to these, and the effects of the present invention can be obtained even if the protection circuit is small or has only one room. or,
In the embodiment, a two-layer aluminum wiring is used, but the same effect can be obtained in the case of a multilayer wiring of three or more layers.

【発明の効果】【Effect of the invention】

以上説明した通り、本発明によれば、半導体装置におい
て、入出力部のチップ上の占有面積を小さくすることが
できる。従って、半導体装置のチップサイズを小型化し
て、半導体装置のコストダウンや高集積化を図ることが
できる等の優れた効果が得られる。
As described above, according to the present invention, in a semiconductor device, the area occupied by the input/output section on the chip can be reduced. Therefore, excellent effects such as reducing the chip size of the semiconductor device and achieving cost reduction and higher integration of the semiconductor device can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の実施例に係る入出力部の構成を示す
平面図、 第2図は、前記入出力部のボンディングパッド及び保護
回路の詳細な構成を示す要部縦断面図、第3図は、前記
保護回路の構成例を示す回路図、第4図は、従来の入出
力部の構成例を示す平面図、 第5図は、前記従来の入出力部に設けられる保護回路の
詳細な構成例を示す要部縦断面図である。 8・・・保護回路、 0・・・ボンディングパッド、 2・・・トランジスタ部、 4・・・保護膜、 6・・・穴、 8・・・アルミニウム第2層配線層、 O・・・絶縁膜、 2・・・アルミニウム第1層配線層、 6・・・拡散層。
FIG. 1 is a plan view showing the configuration of an input/output section according to an embodiment of the present invention, FIG. 3 is a circuit diagram showing a configuration example of the protection circuit, FIG. 4 is a plan view showing a configuration example of a conventional input/output section, and FIG. 5 is a circuit diagram of a protection circuit provided in the conventional input/output section. FIG. 2 is a vertical cross-sectional view of a main part showing a detailed configuration example. 8... Protection circuit, 0... Bonding pad, 2... Transistor part, 4... Protective film, 6... Hole, 8... Aluminum second wiring layer, O... Insulation Film, 2... Aluminum first layer wiring layer, 6... Diffusion layer.

Claims (1)

【特許請求の範囲】[Claims] (1)ボンディングパッドを介して外部の回路と接続さ
れる半導体装置の入出力部に設けられた保護回路におい
て、 保護回路を、ボンディングパッドの下部に重なるように
設けることを特徴とする半導体装置入出力部の保護回路
(1) In a protection circuit provided in an input/output section of a semiconductor device connected to an external circuit via a bonding pad, the protection circuit is provided so as to overlap the lower part of the bonding pad. Output section protection circuit.
JP13200390A 1990-05-22 1990-05-22 Protective circuit for input/output part of semiconductor device Pending JPH0427151A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13200390A JPH0427151A (en) 1990-05-22 1990-05-22 Protective circuit for input/output part of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13200390A JPH0427151A (en) 1990-05-22 1990-05-22 Protective circuit for input/output part of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0427151A true JPH0427151A (en) 1992-01-30

Family

ID=15071280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13200390A Pending JPH0427151A (en) 1990-05-22 1990-05-22 Protective circuit for input/output part of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0427151A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982040A (en) * 1996-11-18 1999-11-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982040A (en) * 1996-11-18 1999-11-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3226152B2 (en) Multi-chip semiconductor structure for preventing electrostatic discharge between chips and manufacturing method thereof
US6222213B1 (en) Semiconductor integrated circuit device
JPH113984A (en) Semiconductor integrated circuit device
JP2001284537A (en) Semiconductor device and its manufacturing method
JPS6344742A (en) Semiconductor device
US5986294A (en) Semiconductor integrated circuit
JP2007059449A (en) Semiconductor device
JPH0427151A (en) Protective circuit for input/output part of semiconductor device
JPH08181219A (en) Semiconductor integrated circuit device
JPH06318597A (en) Semiconductor device
JP3063711B2 (en) Semiconductor integrated circuit
JP3075858B2 (en) Semiconductor integrated circuit device
JP2676801B2 (en) Semiconductor integrated circuit device having output buffer circuit
JPH04349640A (en) Analog-digital hybrid integrated circuit device package
JPH06283604A (en) Semiconductor device
JP2682227B2 (en) Semiconductor integrated circuit
JP2878765B2 (en) Semiconductor device
JP2766490B2 (en) Semiconductor device
JPH03203363A (en) Semiconductor device
JP2752262B2 (en) Manufacturing method of one-chip LSI
JP3546990B2 (en) Semiconductor device
JPH04326565A (en) Semiconductor integrated circuit device
JPH012345A (en) Semiconductor integrated circuit device
JPH0296396A (en) Semiconductor device
JPH09321226A (en) Electrostatic protector for semiconductor integrated circuit