[go: up one dir, main page]

JPH0427122A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JPH0427122A
JPH0427122A JP13130390A JP13130390A JPH0427122A JP H0427122 A JPH0427122 A JP H0427122A JP 13130390 A JP13130390 A JP 13130390A JP 13130390 A JP13130390 A JP 13130390A JP H0427122 A JPH0427122 A JP H0427122A
Authority
JP
Japan
Prior art keywords
etching
semiconductor device
manufacturing
photoresist pattern
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13130390A
Other languages
Japanese (ja)
Inventor
Mitsuru Naraoka
奈良岡 充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP13130390A priority Critical patent/JPH0427122A/en
Publication of JPH0427122A publication Critical patent/JPH0427122A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特に微細加工さ
れた半導体装置の製造に適用して有効な技術に関するも
のでおる。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a method of manufacturing a semiconductor device, and particularly to a technique that is effective when applied to the manufacture of microfabricated semiconductor devices.

〔従来の技術〕[Conventional technology]

一般に半導体装置の製造において、その加工技術として
酸化膜、ナイトライド膜、さらにアルミニウム膜等を所
望の形状に加工するエツチング工程がある。一般的なエ
ツチング技術を示したものとして日立評論vo1.71
 No、51989年5月刊、日立評論社発刊33頁〜
38頁がある。
Generally, in the manufacture of semiconductor devices, there is an etching process for processing oxide films, nitride films, aluminum films, etc. into desired shapes. Hitachi Review vol. 1.71 shows general etching technology.
No. 5, May 1989, published by Hitachi Hyoronsha, page 33~
There are 38 pages.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、半導体素子の微細化が進につれ、パターンのそ
の部分と、パターンの密の部分との違いにより、エツチ
ングレートに違いが生じ、大幅にエツチングのバラツキ
(ローディング効果)が発生することが分かった。この
ため被エツチング層の残り等の問題や部分的なオーバー
エツチングが発生し、半導体装置の特性に問題が生じた
However, as the miniaturization of semiconductor devices progresses, it has been found that differences in etching rate occur between that part of the pattern and the dense part of the pattern, resulting in large variations in etching (loading effect). . This causes problems such as remaining layers to be etched and partial over-etching, resulting in problems with the characteristics of the semiconductor device.

このような問題を防止するためには、エツチング装置に
おいて、エツチングガスの流量や電極の高さ、さらに圧
力等の調整を煩雑に行ない、ローディング効果の防止を
行なう方法やエツチングパターンのその部分と密の部分
のエツチング対象となる層厚を変化させるような方法が
考えられるが、いずれも工程が複雑となり有効な方法と
はいえない。
In order to prevent such problems, in the etching equipment, the flow rate of the etching gas, the height of the electrode, and even the pressure must be adjusted in a complicated manner. A method can be considered in which the thickness of the layer to be etched is changed in the portion shown in FIG.

本発明の目的はこのような装置による方法やデバイスの
層厚制御の方法ではなく、エツチングパターンの変更す
ることにより問題を解決し、ローディング効果の少ない
半導体装置の製造方法を提供することにある。
The object of the present invention is not to provide a method using such an apparatus or a method for controlling the layer thickness of a device, but to solve the problem by changing the etching pattern, and to provide a method for manufacturing a semiconductor device with less loading effect.

〔問題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち代表的なものの概要
について説明すれば下記のとおりである。
The outline of typical inventions disclosed in this application is as follows.

すなわち、半導体基板上に所望の形状のホトレジストパ
ターンを形成し前記ホトレジスト下の形成された層を所
望の形状にエツチングする半導体装置の製造方法におい
て、前記エツチング領域は矩形あるいは矩形を組み合わ
せた形状としその矩形の単位となる短い一辺において同
一寸法に形成されたホトレジストパターンによりエツチ
ングすることを特徴とする半導体装置の製造方法である
That is, in a method for manufacturing a semiconductor device in which a photoresist pattern of a desired shape is formed on a semiconductor substrate and a layer formed under the photoresist is etched into a desired shape, the etching region is rectangular or a combination of rectangles. This method of manufacturing a semiconductor device is characterized in that etching is performed using a photoresist pattern formed to have the same dimensions on one short side of a rectangular unit.

〔作 用〕[For production]

上記した手段によれば、各エツチング領域となる矩形あ
るいは矩形を組み合わせた部分の短い一辺を一定とする
ことにより、各エツチング領域のエツチングレートがほ
ぼ同一となり、ローディング効果の少ない半導体装置の
製造が可能となる。
According to the above-mentioned means, by making the short side of the rectangle or a combination of rectangles that become each etching region constant, the etching rate of each etching region becomes almost the same, and it is possible to manufacture a semiconductor device with less loading effect. becomes.

〔実施例〕〔Example〕

第1図は本発明の実施例であるエツチング時のホトレジ
ストパターンの正面図である。
FIG. 1 is a front view of a photoresist pattern during etching according to an embodiment of the present invention.

このホトレジストパターンは半導体基板上に種々の工程
処理を行ない、その後アルミニウム層を全面に形成し、
パッドと配線層を同じに形成するだめのものである。
This photoresist pattern is created by performing various process treatments on the semiconductor substrate, and then forming an aluminum layer on the entire surface.
This is because the pad and wiring layer are formed in the same way.

第1図に示したように半導体基板上にはホトレジストパ
ターン1が形成され、バンドが形成される領域上にもホ
トレジストパターン2が形成されている。パッドを形成
する領域上のホトレジストパターン2の周囲にはホトレ
ジストパターン下ノアルミニウム層が露出されたエンチ
ングするためのホトレジストパターンのない領域3が形
成されている。そしてアルミニウムによる配線層を形成
する領域上のホトレジストパターン4に沿ってホトレジ
ストのない領域5が形成されている。これらのホトレジ
ストのない領域はエツチング領域であり、それぞれ間隔
Aをもってエツチング領域の矩形の短い一辺としており
一つの単位としている。
As shown in FIG. 1, a photoresist pattern 1 is formed on a semiconductor substrate, and a photoresist pattern 2 is also formed on a region where a band is to be formed. A region 3 without a photoresist pattern for etching is formed around the photoresist pattern 2 on a region where a pad is to be formed, in which the aluminum layer under the photoresist pattern is exposed. A region 5 without photoresist is formed along the photoresist pattern 4 on the region where the aluminum wiring layer is to be formed. These areas without photoresist are etching areas, each having an interval A as one short side of the etching area and forming one unit.

本実施例では図示しない他の領域についてもこの間隔A
を短い一辺の単位とする矩形あるいは矩形を組み合わせ
たエツチング領域としている。このように形成したホト
レジストパターンを用いてエツチングを行なう。
In this embodiment, this interval A is also applied to other areas not shown.
The etching area is a rectangle or a combination of rectangles with each short side being a unit of . Etching is performed using the photoresist pattern thus formed.

以上のように本実施例ではエツチング領域は全である間
隔Aを短い一辺の単位とした矩形若しくは矩形を組み合
わせた形状に形成されており、矩形の短い一辺について
は同一の寸法となっている。
As described above, in this embodiment, the etching area is formed in the shape of a rectangle or a combination of rectangles with each short side having the interval A, and the short sides of the rectangle have the same dimensions.

二のためどの領域についても同じレートでエンチングさ
れるためローディング効果は発生しない。
Because of this, no loading effect occurs because all regions are enched at the same rate.

本願発明はその要旨を逸脱しない範囲で種々変更可能で
あることは言うまでもない。例えば本発明は半導体装置
の最もエツチング精度が必要な部分のみに限定して使用
しても良いし、全面に使用してもかまわない。例えばメ
モリ素子の周辺回路こ限定して使用しても充分な効果を
得ることができる。さらに本実施例ではエンチングの対
象としてALを使用した例について説明したが、ポリシ
リコン等のエツチングに適用してもかまわない。
It goes without saying that the present invention can be modified in various ways without departing from its gist. For example, the present invention may be used only in a portion of a semiconductor device that requires the highest etching precision, or may be used over the entire surface. For example, sufficient effects can be obtained even if the present invention is limited to peripheral circuits of memory elements. Further, in this embodiment, an example in which AL is used as the object of etching has been described, but the present invention may also be applied to etching polysilicon or the like.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果についていえば下記のとおりである。
The effects obtained by typical inventions disclosed in this application are as follows.

すなわち、ローディング効果の発生しないエツチングを
行なうことができるので、被エツチング膜の残りあるい
はオーバーエンチングのない半導体装置が提供すること
ができるので、特性に変化のない半導体装置を提供する
ことができる。
That is, since etching can be performed without causing loading effects, it is possible to provide a semiconductor device with no remaining etched film or over-etching, and therefore a semiconductor device with no change in characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例である半導体装置のエツチング
時のホトレジストの形状を示す正面図である。 1・半導体基板上ホトレジストパターン、2・・パッド
形成領域上ホトレジストパターン、3,5・ホトレジス
トのない領域、4・・配線形成領域上ホトレジストパタ
ーン。 第 図
FIG. 1 is a front view showing the shape of a photoresist during etching of a semiconductor device according to an embodiment of the present invention. 1. Photoresist pattern on semiconductor substrate, 2. Photoresist pattern on pad formation region, 3, 5. Area without photoresist, 4. Photoresist pattern on wiring formation region. Diagram

Claims (1)

【特許請求の範囲】 1、半導体基板上に所望の形状のホトレジストパターン
を形成し前記ホトレジスト下の形成された層を所望の形
状にエッチングする半導体装置の製造方法において、前
記エッチング領域は矩形あるいは矩形を組み合わせた形
状に形成され、前記矩形の単位となる短い一辺は、同一
寸法にエッチングされてなることを特徴とする半導体装
置の製造方法。 2、前記矩形あるいは矩形を組み合わせた形状のエッチ
ング領域は、半導体素子となるべき領域の所望の部分に
形成されてなることを特徴とする特許請求の範囲第1項
記載の半導体装置の製造方法。
[Claims] 1. A method for manufacturing a semiconductor device in which a photoresist pattern of a desired shape is formed on a semiconductor substrate and a layer formed under the photoresist is etched into a desired shape, wherein the etched region is rectangular or rectangular. 1. A method of manufacturing a semiconductor device, characterized in that the rectangle is formed in a shape that is a combination of the rectangles, and one short side of the rectangle is etched to have the same size. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the etched region having a rectangular shape or a combination of rectangular shapes is formed in a desired portion of a region to become a semiconductor element.
JP13130390A 1990-05-23 1990-05-23 Manufacturing method of semiconductor device Pending JPH0427122A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13130390A JPH0427122A (en) 1990-05-23 1990-05-23 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13130390A JPH0427122A (en) 1990-05-23 1990-05-23 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0427122A true JPH0427122A (en) 1992-01-30

Family

ID=15054808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13130390A Pending JPH0427122A (en) 1990-05-23 1990-05-23 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0427122A (en)

Similar Documents

Publication Publication Date Title
KR970013074A (en) Planarization method of semiconductor device and device isolation method using same
US5582679A (en) Enhanced metal etch process
JPS63211739A (en) semiconductor equipment
JPH0427122A (en) Manufacturing method of semiconductor device
JP2993339B2 (en) Method for manufacturing semiconductor device
JPH02262338A (en) Manufacture of semiconductor device
JPH07106327A (en) Semiconductor device and its manufacture
JPS63181355A (en) semiconductor equipment
JPS5815225A (en) Semiconductor device substrate
JPH02129917A (en) Manufacturing method of semiconductor device
JP3445141B2 (en) Method of forming aluminum alloy wiring
KR0121559B1 (en) Manufacturing method of semiconductor device
JPS62281328A (en) Manufacture of semiconductor device
JPS6193646A (en) semiconductor integrated circuit
JPH01138732A (en) Semiconductor device
JPH01296644A (en) Manufacture of semiconductor device
JPH03276633A (en) Manufacture of semiconductor device
JPS62150757A (en) semiconductor equipment
JPH01243426A (en) Etching method for resist film
JPS5994457A (en) semiconductor equipment
JPH02213158A (en) Manufacture of semiconductor device
JPH0287629A (en) Semiconductor device
JPH05121405A (en) Manufacture of semiconductor device
JPH01181546A (en) Manufacture of semiconductor device
JPH05166872A (en) Formation method of pad for semiconductor device