JPH04267561A - Photo semiconductor device - Google Patents
Photo semiconductor deviceInfo
- Publication number
- JPH04267561A JPH04267561A JP3028623A JP2862391A JPH04267561A JP H04267561 A JPH04267561 A JP H04267561A JP 3028623 A JP3028623 A JP 3028623A JP 2862391 A JP2862391 A JP 2862391A JP H04267561 A JPH04267561 A JP H04267561A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- region
- layer
- type
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/24—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only two potential barriers, e.g. bipolar phototransistors
- H10F30/245—Bipolar phototransistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明はホトダイオードとバイポ
ーラICとを一体化した光半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor device that integrates a photodiode and a bipolar IC.
【0002】0002
【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドIC化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。[Prior Art] Optical semiconductor devices in which a light-receiving element and peripheral circuitry are integrated and formed monolithically are expected to reduce costs, unlike hybrid ICs in which the light-receiving element and circuit elements are made separately. , which has the advantage of being resistant to noise caused by external electromagnetic fields.
【0003】このような光半導体装置の従来の構造とし
て、例えば特開平1−205564号公報に記載された
ものが公知である。これを図8に示す。同図において、
(1)はP型の半導体基板、(2)はP型のエピタキシ
ャル層、(3)はN型のエピタキシャル層、(4)はP
+型分離領域、(5)はN+型拡散領域、(6)はN+
型埋め込み層、(7)はP型ベース領域、(8)はN+
型エミッタ領域である。ホトダイオード(9)はP型エ
ピタキシャル層(2)とN型エピタキシャル層(3)と
のPN接合で形成し、N+型拡散領域(5)をカソード
取出し、分離領域(4)をアノード取出しとしたもので
ある。NPNトランジスタ(10)はP型エピタキシャ
ル層(2)とN型エピタキシャル層(3)との境界に埋
め込み層(6)を設け、N型エピタキシャル層(3)を
コレクタとしたものである。そして、基板(1)からの
オートドープ層(11)によって加速電界を形成し、空
乏層より深部の領域で発生したキャリアの移動を容易に
したものである。A conventional structure of such an optical semiconductor device is known, for example, as described in Japanese Unexamined Patent Publication No. 1-205564. This is shown in FIG. In the same figure,
(1) is a P-type semiconductor substrate, (2) is a P-type epitaxial layer, (3) is an N-type epitaxial layer, and (4) is a P-type semiconductor substrate.
+ type isolation region, (5) is N+ type diffusion region, (6) is N+ type
Type buried layer, (7) is P type base region, (8) is N+
type emitter region. The photodiode (9) is formed by a PN junction between a P-type epitaxial layer (2) and an N-type epitaxial layer (3), with the N+ type diffusion region (5) taken out as a cathode and the isolation region (4) taken out as an anode. It is. The NPN transistor (10) has a buried layer (6) provided at the boundary between a P-type epitaxial layer (2) and an N-type epitaxial layer (3), and uses the N-type epitaxial layer (3) as a collector. An accelerating electric field is formed by the autodoped layer (11) from the substrate (1) to facilitate the movement of carriers generated in a region deeper than the depletion layer.
【0004】0004
【発明が解決しようとする課題】しかしながら、ホトダ
イオード(9)の高速応答性という点では空乏層の幅を
広げて空乏層外生成キャリアを抑制する方が望ましい。
図8の構造ではP型エピタキシャル層(2)にオートド
ープ層(11)が重畳するので、不純物濃度が増大し、
空乏層を拡大することが困難である欠点があった。However, from the viewpoint of high-speed response of the photodiode (9), it is desirable to widen the width of the depletion layer to suppress carriers generated outside the depletion layer. In the structure of FIG. 8, the autodoped layer (11) overlaps the P-type epitaxial layer (2), so the impurity concentration increases,
There was a drawback that it was difficult to expand the depletion layer.
【0005】また、P型エピタキシャル層(2)を積層
すると装置がアクセプタ不純物で汚染されるので、N型
エピタキシャル層成長用装置とは分離しなければならず
、一般的な他のバイポーラICとのラインの共用化が困
難である欠点があった。Furthermore, when the P-type epitaxial layer (2) is laminated, the equipment becomes contaminated with acceptor impurities, so it must be separated from the equipment for growing the N-type epitaxial layer, and it cannot be used with other general bipolar ICs. The drawback was that it was difficult to share lines.
【0006】[0006]
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、基板(23)上にノンドープで積
層した第1のエピタキシャル層(24)と、第1のエピ
タキシャル層(24)上に積層したN型の第2のエピタ
キシャル層(25)と、第1と第2のエピタキシャル層
(24)(25)を完全に貫通する分離領域(26)と
、第2のエピタキシャル層(25)の表面に形成したホ
トダイオード(21)のN+型拡散領域(30)と、第
1と第2のエピタキシャル層(24)(25)の境界に
形成したN+型埋め込み層(34)と、埋め込み層(3
4)上の第2のエピタキシャル層(25)表面に形成し
たNPNトランジスタ(22)とを具備することにより
、高速ホトダイオード(21)とNPNトランジスタ(
22)とを一体化した光半導体装置を提供するものであ
る。[Means for Solving the Problems] The present invention has been made in view of the above-mentioned drawbacks, and includes a first epitaxial layer (24) laminated in a non-doped manner on a substrate (23); ), an isolation region (26) completely penetrating the first and second epitaxial layers (24) (25), and a second epitaxial layer (25) stacked on top of the second epitaxial layer (25); The N+ type diffusion region (30) of the photodiode (21) formed on the surface of the photodiode (25), the N+ type buried layer (34) formed at the boundary between the first and second epitaxial layers (24) and (25), and the buried Layer (3
4) A high-speed photodiode (21) and an NPN transistor (22) formed on the surface of the second epitaxial layer (25) are provided.
22) is provided.
【0007】[0007]
【作用】本発明によれば、第1のエピタキシャル層(2
4)と第2のエピタキシャル層(25)との接合によっ
てホトダイオード(21)を形成できる。第1のエピタ
キシャル層(24)をノンドープで積層したので、空乏
層は第1のエピタキシャル層(24)の膜厚の分だけ極
めて厚く拡大できる。従ってホトダイオードの容量を低
減できる他、空乏層での光吸収率を増大し、空乏層外生
成キャリアの発生を抑制できる。[Operation] According to the present invention, the first epitaxial layer (2
4) and the second epitaxial layer (25), a photodiode (21) can be formed. Since the first epitaxial layer (24) is laminated without doping, the depletion layer can be expanded to be extremely thick by the thickness of the first epitaxial layer (24). Therefore, in addition to reducing the capacitance of the photodiode, the light absorption rate in the depletion layer can be increased and the generation of carriers generated outside the depletion layer can be suppressed.
【0008】[0008]
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings.
【0009】図1はホトダイオード(21)とNPNト
ランジスタ(22)とを組み込んだICの断面図である
。同図において、(23)はP型の単結晶シリコン半導
体基板、(24)は基板(23)上に気相成長法により
ノンドープで積層した厚さ15〜20μの第1のエピタ
キシャル層、(25)は第1のエピタキシャル層(24
)上に気相成長法によりリン(P)ドープで積層した厚
さ4〜6μの第2のエピタキシャル層である。基板(2
3)は一般的なバイポーラICのものより不純物濃度が
低い40〜60Ω・cmの比抵抗のものを用い、第1の
エピタキシャル層(24)はノンドープで積層すること
により、積層時で1000Ω・cm以上、拡散領域を形
成するための熱処理を与えた後の完成時で200〜15
00Ω・cmの比抵抗を有する。第2のエピタキシャル
層(25)は、リン(P)を1015〜1016cm−
3程ドープすることにより、0.5〜3.0Ω・cmの
比抵抗を有する。FIG. 1 is a cross-sectional view of an IC incorporating a photodiode (21) and an NPN transistor (22). In the same figure, (23) is a P-type single-crystal silicon semiconductor substrate, (24) is a first epitaxial layer with a thickness of 15 to 20 μm, which is laminated on the substrate (23) without doping by vapor phase epitaxy, (25) ) is the first epitaxial layer (24
) is a second epitaxial layer having a thickness of 4 to 6 μm and laminated with phosphorus (P) doping by vapor phase epitaxy. Substrate (2
3) uses a specific resistance of 40 to 60 Ω・cm, which has a lower impurity concentration than that of a general bipolar IC, and the first epitaxial layer (24) is laminated without doping, so that it has a resistivity of 1000 Ω・cm when laminated. The above results are 200 to 15
It has a specific resistance of 00Ω·cm. The second epitaxial layer (25) contains phosphorus (P) at a concentration of 1015 to 1016 cm-
By doping about 3%, it has a specific resistance of 0.5 to 3.0 Ω·cm.
【0010】第1と第2のエピタキシャル層(24)(
25)は、両者を完全に貫通するP+型分離領域(26
)によってホトダイオード(21)形成部分とNPNト
ランジスタ(22)形成部分とに電気的に分離される。
この分離領域(26)は、基板(23)表面から上下方
向に拡散した第1の分離領域(27)と、第1と第2の
エピタキシャル層(24)(25)の境界から上下方向
に拡散した第2の分離領域(28)と、第2のエピタキ
シャル層(25)表面から形成した第3の分離領域(2
9)から成り、3者が連結することで第1と第2のエピ
タキシャル層(24)(25)を島状に分離する。[0010] The first and second epitaxial layers (24) (
25) is a P+ type isolation region (26) that completely penetrates both.
) electrically isolates the photodiode (21) forming portion and the NPN transistor (22) forming portion. This isolation region (26) includes a first isolation region (27) that is diffused in the vertical direction from the surface of the substrate (23), and a first isolation region (27) that is diffused in the vertical direction from the boundary between the first and second epitaxial layers (24) and (25). A third isolation region (28) formed from the surface of the second epitaxial layer (25)
9), and by connecting the three, the first and second epitaxial layers (24) and (25) are separated into islands.
【0011】ホトダイオード(21)部の第2のエピタ
キシャル層(25)表面には、ホトダイオード(21)
のカソード取出しとなるN+型拡散領域(30)を略全
面に形成する。第2のエピタキシャル層(25)の表面
は酸化膜(31)で覆われ、酸化膜(31)を部分的に
開孔したコンタクトホールを介してカソード電極(32
)がN+型拡散領域(30)にコンタクトする。また、
分離領域(26)をホトダイオード(21)のアノード
側低抵抗取出し領域として、アノード電極(33)が分
離領域(26)の表面にコンタクトする。[0011] On the surface of the second epitaxial layer (25) of the photodiode (21) portion, the photodiode (21)
An N+ type diffusion region (30) from which the cathode is taken out is formed on almost the entire surface. The surface of the second epitaxial layer (25) is covered with an oxide film (31), and a cathode electrode (32) is formed through a contact hole partially opened in the oxide film (31).
) contacts the N+ type diffusion region (30). Also,
The isolation region (26) is used as a low resistance extraction region on the anode side of the photodiode (21), and the anode electrode (33) contacts the surface of the isolation region (26).
【0012】NPNトランジスタ(22)部の第1と第
2のエピタキシャル層(24)(25)の境界部には、
N+型の埋め込み層(34)が埋め込まれている。埋め
込み層(34)上方の第2のエピタキシャル層(25)
表面には、NPNトランジスタ(22)のP型のベース
領域(35)、N+型のエミッタ領域(36)、および
N+型のコレクタコンタクト領域(37)を形成する。At the boundary between the first and second epitaxial layers (24) and (25) of the NPN transistor (22),
An N+ type buried layer (34) is embedded. Second epitaxial layer (25) above buried layer (34)
A P-type base region (35), an N+-type emitter region (36), and an N+-type collector contact region (37) of the NPN transistor (22) are formed on the surface.
【0013】各拡散領域上にはAl電極(38)がコン
タクトし、酸化膜(31)上を延在するAl配線が各素
子を連結することにより、ホトダイオード(21)が光
信号入力部を、NPNトランジスタ(22)が他の素子
と共に信号処理回路を構成する。[0013] An Al electrode (38) is in contact with each diffusion region, and an Al wiring extending on the oxide film (31) connects each element, so that the photodiode (21) connects the optical signal input section. The NPN transistor (22) constitutes a signal processing circuit together with other elements.
【0014】次にホトダイオード(21)の作用を説明
する。Next, the function of the photodiode (21) will be explained.
【0015】ホトダイオード(21)は、カソード電極
(32)に+5Vの如きVCC電位を、アノード電極(
33)にGND電位を印加した逆バイアス状態で動作さ
せる。このような逆バイアスを与えると、ホトダイオー
ド(21)の第1と第2のエピタキシャル層(24)(
25)の境界から空乏層が拡がり、第1のエピタキシャ
ル層(24)が高比抵抗層であることから特に第1のエ
ピタキシャル層(24)中に大きく拡がる。その空乏層
は基板(23)に達するまで容易に拡がり、厚さ20〜
25μの極めて厚い空乏層を得ることができる。そのた
め、ホトダイオード(21)の接合容量を低減し、高速
応答を可能にする。The photodiode (21) applies a VCC potential such as +5V to the cathode electrode (32), and applies a VCC potential such as +5V to the anode electrode (32).
33) is operated in a reverse bias state where a GND potential is applied. When such a reverse bias is applied, the first and second epitaxial layers (24) (
The depletion layer spreads from the boundary of 25), and particularly spreads largely into the first epitaxial layer (24) because the first epitaxial layer (24) is a high resistivity layer. The depletion layer easily expands until it reaches the substrate (23) and has a thickness of 20~
An extremely thick depletion layer of 25μ can be obtained. Therefore, the junction capacitance of the photodiode (21) is reduced, enabling high-speed response.
【0016】尚、本願においても、各拡散領域の熱処理
によって基板(23)中の不純物(ボロン)が第1のエ
ピタキシャル層(24)中に拡散されてP型のオートド
ープ層を形成する。しかしながら、ノンドープ層に重畳
するので不純物濃度はそれ程高くならずに済み、基板(
23)として40〜60Ω・cmの比較的低不純物濃度
のものを用いるとこの効果が倍増される。そのため、熱
拡散によるオートドープ層は空乏層の拡がりを阻害せず
、この点でも厚い空乏層を得ることができる。Also in the present invention, the impurity (boron) in the substrate (23) is diffused into the first epitaxial layer (24) by heat treatment of each diffusion region to form a P-type autodoped layer. However, since the impurity concentration is superimposed on the non-doped layer, the impurity concentration does not become so high, and the substrate (
If a material with a relatively low impurity concentration of 40 to 60 Ω·cm is used as 23), this effect will be doubled. Therefore, the autodoped layer due to thermal diffusion does not inhibit the expansion of the depletion layer, and in this respect as well, a thick depletion layer can be obtained.
【0017】さらに、第1のエピタキシャル層(24)
をノンドープで積層すると、エピタキシャル成長工程中
、エピタキシャル層は基板(23)や第1の分離領域(
27)から飛散したボロン(B)がシリコン原子と再結
合して堆積したり、外界からの予期せぬ不純物(主とし
てボロン)の侵入によって、イントリシック層に極めて
近いP型層となり得る。しかしながら、N型反転するこ
とはまずあり得ないので、N型の第2のエピタキシャル
層(25)を形成することにより空乏層形成に適したP
IN接合又はPN接合を容易に形成できる。Furthermore, a first epitaxial layer (24)
When stacked without doping, during the epitaxial growth process, the epitaxial layer covers the substrate (23) and the first isolation region (23).
If boron (B) scattered from 27) recombines with silicon atoms and is deposited, or if unexpected impurities (mainly boron) enter from the outside, the layer can become a P-type layer that is very close to the intrinsic layer. However, since N-type inversion is unlikely to occur, by forming the N-type second epitaxial layer (25), P is suitable for forming a depletion layer.
An IN junction or a PN junction can be easily formed.
【0018】また、第1のエピタキシャル層(24)の
厚み以上の厚い空乏層が得られるので、入射光の吸収効
率が高く、その分だけホトダイオード(21)の深部で
発生するキャリア(空乏層外生成キャリア)の割合も減
少し、ホトダイオード(21)の高速化が図れる。Furthermore, since a depletion layer thicker than the first epitaxial layer (24) is obtained, the absorption efficiency of incident light is high, and the carriers generated in the deep part of the photodiode (21) (outside the depletion layer) are correspondingly high. The ratio of generated carriers is also reduced, and the speed of the photodiode (21) can be increased.
【0019】また、光入射によって発生したキャリアは
、アノード側では低抵抗の分離領域(26)を介してア
ノード電極(33)に達するので、ホトダイオード(2
1)の直列抵抗を小さくできる。カソード側は全面を覆
うように形成したN+型拡散領域(30)で回収するの
で、直列抵抗を小さくできる。Furthermore, carriers generated by light incidence reach the anode electrode (33) via the low-resistance separation region (26) on the anode side.
1) The series resistance can be reduced. Since the cathode side is recovered by the N+ type diffusion region (30) formed so as to cover the entire surface, the series resistance can be reduced.
【0020】図1の構造は以下の製造方法によって達成
することができる。先ずP型基板(23)の表面を熱酸
化して酸化膜を形成し、酸化膜をホトエッチングして選
択マスクとする。そして基板(23)表面に分離領域(
26)の第1の分離領域(27)を形成するボロン(B
)を拡散する(図2)。The structure of FIG. 1 can be achieved by the following manufacturing method. First, the surface of the P-type substrate (23) is thermally oxidized to form an oxide film, and the oxide film is photo-etched to serve as a selection mask. Then, on the surface of the substrate (23) there is a separation region (
Boron (B) forming the first isolation region (27) of
) (Figure 2).
【0021】次いで選択マスクとして用いた酸化膜を全
て除去した後、基板(23)をエピタキシャル成長装置
のサセプタ上に配置し、ランプ加熱によって基板(23
)に1140℃程度の高温を与えると共に反応管内にS
iH2Cl2ガスとH2ガスを導入することにより、ノ
ンドープの第1のエピタキシャル層(24)を15〜2
0μ成長させる。この様にノンドープで成長させると、
全工程が終了した完成時で200〜1500Ω・cmの
高比抵抗層に形成できる(図3)。Next, after removing all the oxide film used as a selective mask, the substrate (23) is placed on a susceptor of an epitaxial growth apparatus, and the substrate (23) is heated by lamp heating.
) is heated to a high temperature of approximately 1140°C, and S is added to the reaction tube.
By introducing iH2Cl2 gas and H2 gas, the non-doped first epitaxial layer (24) is
Grow 0μ. When grown in this way without doping,
When all steps are completed, a high resistivity layer of 200 to 1500 Ω·cm can be formed (FIG. 3).
【0022】次いで第1のエピタキシャル層(24)表
面を熱酸化して選択マスクを形成し、NPNトランジス
タ(22)のN+型埋め込み層(34)を形成するアン
チモンを拡散する。この熱処理で第1の分離領域(27
)も少し拡散される。Next, the surface of the first epitaxial layer (24) is thermally oxidized to form a selective mask, and antimony forming the N+ type buried layer (34) of the NPN transistor (22) is diffused. With this heat treatment, the first separation region (27
) is also slightly diffused.
【0023】次いで選択マスクを変更し、分離領域(2
6)の第2の分離領域(28)を形成するボロン(B)
を拡散する。そして酸化膜付けを行いながら基板(23
)全体に熱処理を与え、第1と第2の分離領域(27)
(28)を拡散することにより両者を連結する。本工程
で第1の分離領域(27)は8〜10μ、第2の分離領
域(28)は6〜8μ拡散される。(図4)その後、酸
化膜を除去して第1のエピタキシャル層(24)の上に
膜厚4〜6μのリンドープの第2のエピタキシャル層(
25)を形成する(図5)。Next, the selection mask is changed and the separation region (2
6) Boron (B) forming the second isolation region (28)
spread. Then, while attaching an oxide film, the substrate (23
), the first and second separation regions (27) are subjected to heat treatment.
The two are connected by diffusing (28). In this step, the first isolation region (27) is diffused by 8 to 10μ, and the second isolation region (28) is diffused by 6 to 8μ. (FIG. 4) After that, the oxide film is removed and a phosphorus-doped second epitaxial layer (24) with a thickness of 4 to 6 μm is formed on the first epitaxial layer (24).
25) (Figure 5).
【0024】次いで第2のエピタキシャル層(25)表
面を熱酸化して選択マスクを形成し、分離領域(26)
の第3の分離領域(29)を形成するボロン(B)を拡
散し、熱処理を加えて第2と第3の分離領域(28)(
29)を連結する。この工程で第2の分離領域(28)
は上方向へ4〜5μ、第3の分離領域(29)は1〜3
μ拡散される(図6)。Next, the surface of the second epitaxial layer (25) is thermally oxidized to form a selective mask, and the isolation region (26) is
Boron (B) forming the third isolation region (29) is diffused and heat treated to form the second and third isolation region (28) (
29). In this step, the second separation region (28)
is 4 to 5 μ in the upward direction, and the third separation region (29) is 1 to 3
μ diffused (Figure 6).
【0025】次いでベース拡散を行ってNPNトランジ
スタ(22)のベース領域(35)を形成し、さらにエ
ミッタ拡散を行ってNPNトランジスタ(22)のエミ
ッタ領域(36)とコレクタコンタクト領域(37)、
およびホトダイオード(21)のN+型拡散領域(30
)を形成する(図7)。尚、第3の分離領域(29)は
上記ベース拡散で形成することも可能である。Next, base diffusion is performed to form the base region (35) of the NPN transistor (22), and emitter diffusion is performed to form the emitter region (36) and collector contact region (37) of the NPN transistor (22).
and the N+ type diffusion region (30) of the photodiode (21).
) (Figure 7). Note that the third isolation region (29) can also be formed by the base diffusion described above.
【0026】その後、Alの堆積とホトエッチングによ
り各種電極配線を形成することによって、図1の構造を
達成できる。Thereafter, the structure shown in FIG. 1 can be achieved by forming various electrode wirings by depositing Al and photo-etching.
【0027】[0027]
【発明の効果】以上に説明した通り、本発明によれば、
ノンドープの第1のエピタキシャル層(24)を積層し
たので、空乏層を第1のエピタキシャル層(24)中に
極めて厚く拡げることができる。そのため接合容量を小
さく、光吸収率を向上して空乏層外生成キャリアの発生
を抑えることができるので、応答速度が極めて速いホト
ダイオード(21)を提供できる利点を有する。[Effects of the Invention] As explained above, according to the present invention,
Since the non-doped first epitaxial layer (24) is laminated, the depletion layer can be extended extremely thickly in the first epitaxial layer (24). Therefore, the junction capacitance can be reduced, the light absorption rate can be improved, and the generation of carriers generated outside the depletion layer can be suppressed, so there is an advantage that a photodiode (21) with an extremely fast response speed can be provided.
【0028】さらに、高濃度低抵抗の分離領域(26)
が基板(23)にまで到達しているので、ホトダイオー
ド(21)の直列抵抗を著しく低減できる他、分離領域
(26)がホトダイオード(21)とNPNトランジス
タ(22)とを完全に分離しているので、寄生効果等を
防止できる利点を有する。Furthermore, a high concentration low resistance isolation region (26)
reaches the substrate (23), so the series resistance of the photodiode (21) can be significantly reduced, and the isolation region (26) completely separates the photodiode (21) from the NPN transistor (22). Therefore, it has the advantage of preventing parasitic effects and the like.
【0029】さらに、ノンドープで積層することにより
、不純物濃度の制御が不要であるので、高比抵抗層が容
易に得られる利点を有する他、エピタキシャル成長装置
を多量のボロン(B)で汚染しないので、装置の保守が
容易である、他機種とのラインの共用化ができるという
利点を有する。Furthermore, by laminating the layers without doping, there is no need to control the impurity concentration, so it has the advantage that a high resistivity layer can be easily obtained, and the epitaxial growth apparatus is not contaminated with a large amount of boron (B). It has the advantage that the equipment is easy to maintain and the line can be shared with other models.
【0030】さらに、膜厚の厚い第1のエピタキシャル
層(24)を第1と第2の分離領域(27)(28)で
分離するので、第2の分離領域(28)を浅くできその
分だけ横方向拡散も少なくて済む。そのため、第2の分
離領域(28)とN+埋め込み層(34)との耐圧が大
きくとれ、NPNトランジスタ(22)の微細化にも寄
与できる利点を有する。Furthermore, since the thick first epitaxial layer (24) is separated by the first and second isolation regions (27) and (28), the second isolation region (28) can be made shallower. However, lateral diffusion can also be reduced. Therefore, the second isolation region (28) and the N+ buried layer (34) can have a high breakdown voltage, which has the advantage of contributing to miniaturization of the NPN transistor (22).
【図1】本発明の光半導体装置を説明するための断面図
である。FIG. 1 is a cross-sectional view for explaining an optical semiconductor device of the present invention.
【図2】図1の製造方法を説明する第1の図面である。FIG. 2 is a first drawing illustrating the manufacturing method of FIG. 1;
【図3】図1の製造方法を説明する第2の図面である。FIG. 3 is a second drawing illustrating the manufacturing method of FIG. 1;
【図4】図1の製造方法を説明する第3の図面である。FIG. 4 is a third drawing illustrating the manufacturing method of FIG. 1;
【図5】図1の製造方法を説明する第4の図面である。FIG. 5 is a fourth drawing illustrating the manufacturing method of FIG. 1;
【図6】図1の製造方法を説明する第5の図面である。FIG. 6 is a fifth drawing illustrating the manufacturing method of FIG. 1;
【図7】図1の製造方法を説明する第6の図面である。7 is a sixth drawing illustrating the manufacturing method of FIG. 1. FIG.
【図8】従来例を示す断面図である。FIG. 8 is a sectional view showing a conventional example.
Claims (4)
基板の表面にノンドープで積層した第1のエピタキシャ
ル層と、前記第1のエピタキシャル層の表面に形成した
逆導電型の第2のエピタキシャル層と、前記第1と第2
のエピタキシャル層を貫通して前記第1と第2のエピタ
キシャル層を複数の島領域に形成する一導電型の分離領
域と、前記分離領域の一部を形成し、前記基板の表面か
ら前記第1のエピタキシャル層の途中まで拡散した第1
の分離領域と、前記分離領域の一部を形成し、前記第1
のエピタキシャル層の表面から上下方向に拡散した第2
の分離領域と、前記分離領域の一部を形成し、前記第2
のエピタキシャル層の表面から前記第2のエピタキシャ
ル層の途中まで拡散した第3の分離領域と、第1の島領
域の表面に形成した逆導電型の拡散領域にコンタクトす
るホトダイオードの一方の電極と、前記分離領域の表面
にコンタクトするホトダイオードの他方の電極と、第2
の島領域の前記第1のエピタキシャル層の表面に形成し
た逆導電型の埋め込み層と、前記第2の島領域の表面に
形成した一導電型のベース領域および逆導電型のエミッ
タ領域とを具備することを特徴とする光半導体装置。1. A semiconductor substrate of one conductivity type, a first epitaxial layer laminated in a non-doped manner on the surface of the semiconductor substrate, and a second epitaxial layer of the opposite conductivity type formed on the surface of the first epitaxial layer. and the first and second
an isolation region of one conductivity type penetrating the epitaxial layer of the substrate to form the first and second epitaxial layers into a plurality of island regions; The first layer diffused halfway through the epitaxial layer.
forming a part of the separation region, and the first separation region forming a part of the separation region;
The second layer diffused vertically from the surface of the epitaxial layer.
forming a part of the separation region and the second separation region forming a part of the separation region;
a third isolation region diffused from the surface of the epitaxial layer to the middle of the second epitaxial layer, and one electrode of a photodiode in contact with the opposite conductivity type diffusion region formed on the surface of the first island region; the other electrode of the photodiode in contact with the surface of the separation region;
a buried layer of opposite conductivity type formed on the surface of the first epitaxial layer of the island region, and a base region of one conductivity type and an emitter region of opposite conductivity type formed on the surface of the second island region. An optical semiconductor device characterized by:
Ω・cmであることを特徴とする請求項第1項記載の光
半導体装置。2. The semiconductor substrate has a specific resistance of 40 to 60.
2. The optical semiconductor device according to claim 1, wherein the resistance is Ω·cm.
が200〜1500Ω・cmであることを特徴とする請
求項第1項記載の光半導体装置。3. The optical semiconductor device according to claim 1, wherein the first epitaxial layer has a specific resistance of 200 to 1500 Ω·cm.
域は前記エミッタ領域形成と同時的に行うことを特徴と
する請求項1記載の光半導体装置。4. The optical semiconductor device according to claim 1, wherein the opposite conductivity type diffusion region of the photodiode is formed simultaneously with the formation of the emitter region.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3028623A JP2620655B2 (en) | 1991-02-22 | 1991-02-22 | Optical semiconductor device |
KR1019920002722A KR100208645B1 (en) | 1991-02-22 | 1992-02-21 | Optical semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3028623A JP2620655B2 (en) | 1991-02-22 | 1991-02-22 | Optical semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8210192A Division JP2940818B2 (en) | 1996-08-08 | 1996-08-08 | Optical semiconductor device and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04267561A true JPH04267561A (en) | 1992-09-24 |
JP2620655B2 JP2620655B2 (en) | 1997-06-18 |
Family
ID=12253681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3028623A Expired - Lifetime JP2620655B2 (en) | 1991-02-22 | 1991-02-22 | Optical semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2620655B2 (en) |
KR (1) | KR100208645B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186587A (en) * | 1997-12-18 | 1999-07-09 | Sanyo Electric Co Ltd | Photodetecting element |
JP2001284629A (en) * | 2000-03-29 | 2001-10-12 | Sharp Corp | Photodetector with built-in circuit |
JP2007300124A (en) * | 2007-05-01 | 2007-11-15 | Sony Corp | Semiconductor device and manufacturing method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01205564A (en) * | 1988-02-12 | 1989-08-17 | Hamamatsu Photonics Kk | Optical semiconductor device and its manufacture |
-
1991
- 1991-02-22 JP JP3028623A patent/JP2620655B2/en not_active Expired - Lifetime
-
1992
- 1992-02-21 KR KR1019920002722A patent/KR100208645B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01205564A (en) * | 1988-02-12 | 1989-08-17 | Hamamatsu Photonics Kk | Optical semiconductor device and its manufacture |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186587A (en) * | 1997-12-18 | 1999-07-09 | Sanyo Electric Co Ltd | Photodetecting element |
JP2001284629A (en) * | 2000-03-29 | 2001-10-12 | Sharp Corp | Photodetector with built-in circuit |
JP2007300124A (en) * | 2007-05-01 | 2007-11-15 | Sony Corp | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2620655B2 (en) | 1997-06-18 |
KR100208645B1 (en) | 1999-07-15 |
KR920017284A (en) | 1992-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2557750B2 (en) | Optical semiconductor device | |
JP2793085B2 (en) | Optical semiconductor device and its manufacturing method | |
JP2557745B2 (en) | Optical semiconductor device | |
US5677209A (en) | Method for fabricating a vertical bipolar transistor | |
KR20020052953A (en) | Semiconductor integrated circuit device and method for manufacturing the same | |
JP2003224253A (en) | Optical semiconductor integrated circuit device and method of manufacturing the same | |
JPH04271172A (en) | Optical semiconductor device | |
JP2620655B2 (en) | Optical semiconductor device | |
JP2940818B2 (en) | Optical semiconductor device and its manufacturing method | |
JP2657120B2 (en) | Optical semiconductor device | |
JP4043246B2 (en) | Optical semiconductor integrated circuit device | |
JPH09148617A (en) | Optical semiconductor device | |
JPH04299860A (en) | Optical semiconductor device | |
JP2584353B2 (en) | Optical semiconductor device | |
JP2557744B2 (en) | Optical semiconductor device | |
JP2657119B2 (en) | Optical semiconductor device | |
JP4162412B2 (en) | Optical semiconductor integrated circuit device | |
JPH04151874A (en) | Semiconductor device | |
JP2003258219A (en) | Method for manufacturing optical semiconductor integrated circuit device | |
JPS62216356A (en) | Manufacture of semiconductor integrated circuit | |
JP2557743B2 (en) | Method for manufacturing optical semiconductor device | |
JP2001339094A (en) | Optical semiconductor device | |
JPH02276271A (en) | Bipolar/CMOS semiconductor device and its manufacturing method | |
JPH03145771A (en) | Semiconductor device | |
JPS6377145A (en) | semiconductor integrated circuit |