JPH04265946A - Active matrix display device - Google Patents
Active matrix display deviceInfo
- Publication number
- JPH04265946A JPH04265946A JP3027531A JP2753191A JPH04265946A JP H04265946 A JPH04265946 A JP H04265946A JP 3027531 A JP3027531 A JP 3027531A JP 2753191 A JP2753191 A JP 2753191A JP H04265946 A JPH04265946 A JP H04265946A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- picture element
- element electrode
- gate bus
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 30
- 239000004973 liquid crystal related substance Substances 0.000 claims description 20
- 230000007547 defect Effects 0.000 abstract description 26
- 230000002950 deficient Effects 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- 206010064127 Solar lentigo Diseases 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、表示用絵素電極にスイ
ッチング素子を介して駆動信号を印加することにより、
表示を実行する表示装置に関し、特に絵素電極をマトリ
クス状に配列して高密度表示を行うアクティブマトリク
ス駆動方式の表示装置に関する。[Industrial Application Field] The present invention applies a driving signal to a display picture element electrode through a switching element.
The present invention relates to a display device that performs display, and particularly relates to an active matrix drive type display device that performs high-density display by arranging picture element electrodes in a matrix.
【0002】0002
【従来の技術】従来より、液晶表示装置、EL表示装置
、プラズマ表示装置等においては、マトリクス状に配設
された絵素電極を選択駆動することにより、画面上に表
示パターンが形成される。表示絵素の選択方式として、
個々の独立した絵素電極を配設し、この絵素電極のそれ
ぞれにスイッチング素子を接続して表示駆動するアクテ
ィブマトリクス駆動方式が知られている。絵素電極を選
択駆動するスイッチング素子としては、TFT(薄膜ト
ランジスタ)素子、MIM(金属−絶縁層−金属)素子
、MOSトランジスタ素子、ダイオード、バリスタ等が
一般的に使用され、絵素電極とこれに対向する対向電極
間に印加される電圧をスイッチング素子でスイッチング
して、両電極間に介在させた液晶、EL発光層あるいは
プラズマ発光体等の表示媒体を光学的に変調して、該光
学的変調が表示パターンとして視認される。このような
、アクティブマトリクス駆動方式は、高コントラストの
表示が可能であり、液晶テレビジョン、ワードプロセッ
サ、コンピュータの端末表示装置等に実用化されている
。2. Description of the Related Art Conventionally, in liquid crystal display devices, EL display devices, plasma display devices, etc., a display pattern is formed on a screen by selectively driving picture element electrodes arranged in a matrix. As a display pixel selection method,
An active matrix driving method is known in which individual independent picture element electrodes are arranged and a switching element is connected to each of the picture element electrodes to drive display. As switching elements for selectively driving picture element electrodes, TFT (thin film transistor) elements, MIM (metal-insulating layer-metal) elements, MOS transistor elements, diodes, varistors, etc. are generally used. A voltage applied between opposing electrodes is switched by a switching element to optically modulate a display medium such as a liquid crystal, an EL light-emitting layer, or a plasma light-emitting material interposed between both electrodes, and the optical modulation is performed by switching the voltage applied between opposing electrodes. is visually recognized as a display pattern. Such an active matrix drive system is capable of high-contrast display and has been put to practical use in liquid crystal televisions, word processors, computer terminal display devices, and the like.
【0003】図9及び図10はアクティブマトリクス液
晶表示装置の従来例を示しており、図9に示される従来
例では、対向配置される一対の基板の内の一方の基板上
に、ゲートバスライン21、21…を横方向に配線し、
これと直交する縦方向にソースバスライン23、23…
を配線してなる。隣接するゲートバスライン21、21
およびソースバスライン23、23で囲まれた矩形の各
領域には、絵素電極41が配設される。FIGS. 9 and 10 show conventional examples of active matrix liquid crystal display devices. In the conventional example shown in FIG. Wire 21, 21... horizontally,
In the vertical direction perpendicular to this, source bus lines 23, 23...
It becomes by wiring. Adjacent gate bus lines 21, 21
A picture element electrode 41 is arranged in each rectangular area surrounded by the source bus lines 23 and 23.
【0004】加えて、ゲートバスライン21から分岐(
突出)したゲートバス支線22上には、スイッチング素
子として機能するTFT31が形成されている。ゲート
バス支線22はTFT31のゲート電極として機能する
部分と、該部分より幅の小さい部分とを有する。TFT
31のドレイン電極33は絵素電極41に電気的に接続
され、ソース電極32はソースバスライン23に接続さ
れる。In addition, a branch (
A TFT 31 functioning as a switching element is formed on the protruding gate bus branch line 22. The gate bus branch line 22 has a portion that functions as a gate electrode of the TFT 31 and a portion whose width is smaller than that portion. TFT
The drain electrode 33 of 31 is electrically connected to the picture element electrode 41, and the source electrode 32 is connected to the source bus line 23.
【0005】図10に示される従来例では、ソースバス
ライン23から分岐(突出)したソースバス支線90が
ゲートバスライン21に重畳し、その重畳部分にTFT
31が形成される。TFT31のドレイン電極33は絵
素電極41に電気的に接続され、ソース電極32はソー
スバス支線90を介してソースバスライン23に接続さ
れている。In the conventional example shown in FIG. 10, a source bus branch line 90 branched (protruding) from the source bus line 23 overlaps the gate bus line 21, and a TFT is formed in the overlapping portion.
31 is formed. The drain electrode 33 of the TFT 31 is electrically connected to the picture element electrode 41, and the source electrode 32 is connected to the source bus line 23 via a source bus branch line 90.
【0006】[0006]
【発明が解決しようとする課題】)ところで、このよう
なアクティブマトリクス表示装置において、例えばスイ
ッチング素子が不良素子として形成されると、その不良
素子に接続された絵素電極には本来与えられるべき信号
が入力されないため、表示画面上では点状の絵素欠陥、
即ち、点欠陥として認識される。このような点欠陥は、
表示装置の表示品位を著しく損ない、製品歩留りの観点
から大きな問題になる。[Problems to be Solved by the Invention]) In such an active matrix display device, for example, if a switching element is formed as a defective element, the signal that should originally be given to the picture element electrode connected to the defective element is is not input, so dot-like pixel defects appear on the display screen.
That is, it is recognized as a point defect. Such point defects are
This significantly impairs the display quality of the display device and becomes a big problem from the viewpoint of product yield.
【0007】絵素不良の主たる原因は、以下の2種類の
ものに大別される。1つは、走査信号(ゲートバスライ
ンからの信号)によってスイッチング素子が選択されて
いる時間内に、絵素電極を十分に充電できないために起
こる不良(以下ON不良という)であり、今1つは、ス
イッチング素子の非選択時に絵素電極に充電した電荷が
漏洩する不良(以下OFF不良という)である。The main causes of pixel defects can be broadly classified into the following two types. One is a defect (hereinafter referred to as ON defect) that occurs because the pixel electrode cannot be sufficiently charged within the time when the switching element is selected by the scanning signal (signal from the gate bus line). is a defect (hereinafter referred to as OFF defect) in which the charge charged in the picture element electrode leaks when the switching element is not selected.
【0008】ここで、ON不良はスイッチング素子の不
良に起因するが、OFF不良はスイッチング素子を介し
て電気的漏洩が起こる場合と、絵素電極とバスラインと
の間に電気的漏洩が起こる場合との2種類がある。ON
不良、OFF不良いずれの場合も、絵素電極と対向電極
との間に印加される電圧が必要な値に達しなくなるため
、ノーマリホワイトモード(液晶に印加される電圧が0
の時に光の透過率等が最大になる表示モード)を採用す
る場合は、絵素不良部が輝点に見え、ノーマリブラック
モード(電圧0で透過率が最低になる表示モード)を採
用する場合は黒点に見えることになる。[0008] Here, ON failure is caused by a failure of the switching element, while OFF failure is caused by electrical leakage occurring through the switching element or between the picture element electrode and the bus line. There are two types. ON
In both cases of failure and OFF failure, the voltage applied between the picture element electrode and the counter electrode does not reach the required value, so the normally white mode (the voltage applied to the liquid crystal is 0)
When using a display mode in which the light transmittance is at its maximum when In this case, it will look like a sunspot.
【0009】このような点欠陥はスイッチング素子が配
設される基板の作成段階で発見されれば、レーザートリ
ミング等で修正可能である。しかしながら、該基板の作
成途中で膨大な数の絵素の中からかかる点欠陥を検出す
るのは極めて困難であり、製造時間や製造コストを考慮
すると、量産レベルでは不可能といってよい。特に、絵
素数が10万〜50万個におよぶ大型表示パネルでは完
全に不可能であるといえる。[0009] If such point defects are discovered during the manufacturing stage of the substrate on which the switching elements are disposed, they can be corrected by laser trimming or the like. However, it is extremely difficult to detect such point defects from among a huge number of picture elements during the production of the substrate, and considering the manufacturing time and manufacturing cost, it can be said that it is impossible at a mass production level. In particular, it can be said that this is completely impossible for large display panels with 100,000 to 500,000 picture elements.
【0010】その一方、該基板に対向側基板を貼り合わ
せ、液晶を封入した段階でバスラインに検査用の電気信
号を加えて点欠陥を目視で検出する方法があり、この方
法によれば点欠陥を容易に検出できる。しかるに、この
方法によれば、製品の歩留りを向上する上で、その後に
、例えばソースバスラインと絵素電極とを短絡させ、ゲ
ートの選択、非選択にかかわらず、ソースバスラインか
らの信号電圧により絵素電極の電荷の充放電を行わせる
修正作業を要することになるが、図9および図10に示
される従来例では、ソースバスライン23と絵素電極4
1との配置構造により、かかる修正が困難であり、結局
、点欠陥を有する製品を破棄しなければならず、コスト
的にデメリットを伴うという欠点がある。On the other hand, there is a method in which point defects are visually detected by applying an electric signal for inspection to the bus line at the stage where a counter substrate is attached to the substrate and a liquid crystal is sealed. Defects can be easily detected. However, according to this method, in order to improve the product yield, for example, by short-circuiting the source bus line and the pixel electrode, the signal voltage from the source bus line is reduced regardless of whether the gate is selected or not. However, in the conventional example shown in FIGS. 9 and 10, the source bus line 23 and the pixel electrode 4
1, it is difficult to make such corrections, and products with point defects must be discarded, which is disadvantageous in terms of cost.
【0011】上記した理由により、製品の歩留りの向上
を図る上で大きな制約があったのが現状である。[0011] Due to the above-mentioned reasons, the current situation is that there are major restrictions on improving the yield of products.
【0012】本発明は、このような従来技術の欠点を解
決するものであり、絵素欠陥が生じても、これを容易に
修正でき、製品の歩留りを格段に向上できるアクティブ
マトリクス表示装置を提供することを目的とする。The present invention solves these drawbacks of the prior art, and provides an active matrix display device that can easily correct pixel defects even if they occur, and can significantly improve product yield. The purpose is to
【0013】[0013]
【課題を解決するための手段】本発明のアクティブマト
リクス表示装置は、一対の絶縁性基板の何れか一方の基
板上にゲートバスラインおよびソースバスラインを格子
状に配線し、両バスラインで囲まれた領域に絵素電極を
それぞれ配設すると共に、該絵素電極と該ゲートバスラ
インおよびソースバスラインにそれぞれスイッチング素
子を接続したアクティブマトリクス液晶表示装置におい
て、該ソースバスラインに該絵素電極に向けて突出し、
該絵素電極と電気的に非接触のソースバスライン突出部
を設ける一方、該ゲートバスラインに該絵素電極に向け
て突出し、先端が該ソースバスライン突出部の前方に達
するソースバスライン突出部を設け、該ゲートバスライ
ン突出部の基端寄りの部分に該スイッチング素子を形成
すると共に、該ゲートバスライン突出部の中途部を絶縁
膜を挟んで該ソースバスライン突出部に重畳し、且つ該
ゲートバスライン突出部の先端に絶縁膜を挟んで導電体
片を設け、該導電体片を該絵素電極に対して電気的に接
触させてなり、そのことにより上記目的が達成される。[Means for Solving the Problems] In the active matrix display device of the present invention, gate bus lines and source bus lines are wired in a grid pattern on one of a pair of insulating substrates, and are surrounded by both bus lines. In an active matrix liquid crystal display device, in which pixel electrodes are disposed in respective regions, and switching elements are connected to the pixel electrodes, the gate bus line, and the source bus line, respectively, the pixel electrodes are disposed on the source bus line. protruding towards
A source bus line protrusion that is not in electrical contact with the picture element electrode is provided, and a source bus line protrusion that protrudes toward the picture element electrode on the gate bus line and has a tip reaching forward of the source bus line protrusion. forming a switching element in a portion near the base end of the gate bus line protrusion, and overlapping a midway portion of the gate bus line protrusion with the source bus line protrusion with an insulating film in between; Further, a conductor piece is provided at the tip of the gate bus line protrusion with an insulating film interposed therebetween, and the conductor piece is brought into electrical contact with the picture element electrode, thereby achieving the above object. .
【0014】また、前記絵素電極の下部に絶縁膜を挟ん
で付加容量バスラインを設けたり、前記絵素電極の一部
を前記ゲートバスラインに隣接するゲートバスラインと
絶縁膜を挟んで重畳することにしてもよい。Further, an additional capacitor bus line may be provided below the picture element electrode with an insulating film sandwiched therebetween, or a part of the picture element electrode may be overlapped with a gate bus line adjacent to the gate bus line with an insulating film sandwiched therebetween. You may decide to do so.
【0015】[0015]
【作用】上記構成のアクティブマトリクス表示装置にお
いて、スイッチング素子が配設される基板と対向電極側
の基板とを貼り合わせ、両者間に液晶を封入した後、ゲ
ートバスライン、ソースバスラインおよび絵素電極に適
当な駆動信号を与えると、アクティブマトリクス表示装
置が表示パターンを表示するので、その表示画面を視認
することにより、点欠陥を容易に発見できる。[Operation] In the active matrix display device having the above configuration, the substrate on which the switching elements are disposed and the substrate on the counter electrode side are bonded together, and after filling liquid crystal between them, the gate bus line, the source bus line, and the picture element are connected. When an appropriate drive signal is applied to the electrodes, the active matrix display device displays a display pattern, so that point defects can be easily found by viewing the display screen.
【0016】そして、点欠陥を発見すると、まず、ゲー
トバスライン突出部のスイッチング素子形成部と、ソー
スバスライン突出部との重畳部との間に基板外方よりレ
ーザー光等のエネルギを照射し、照射部の両側における
電気的な接続状態を解除する。次いで、ソースバスライ
ン突出部とゲートバスライン突出部の重畳部に同様にレ
ーザー光を照射する。レーザー光の照射スポットは重畳
部分の面積に比して十分に小さいものとする。これによ
り、重畳部における絶縁膜が破壊され、絶縁膜の両側に
位置する金属配線、つまりソースバスラインとゲートバ
スラインの突出部が溶融し、両者が電気的に接続される
。すなわち、ソースバスライン突出部およびゲートバス
ライン突出部を備え、かつ両者の重畳部を設けたことに
より両者を容易に電気的に接続できるのである。When a point defect is discovered, first, energy such as a laser beam is irradiated from outside the substrate between the switching element forming part of the gate bus line protrusion and the overlapped part of the source bus line protrusion. , release the electrical connection on both sides of the irradiation section. Next, the overlapping portion of the source bus line protrusion and the gate bus line protrusion is similarly irradiated with laser light. It is assumed that the irradiation spot of the laser beam is sufficiently small compared to the area of the overlapping portion. As a result, the insulating film in the overlapping portion is destroyed, and the protruding parts of the metal wiring located on both sides of the insulating film, that is, the source bus line and the gate bus line, are melted and the two are electrically connected. That is, by providing a source bus line protrusion and a gate bus line protrusion, and providing an overlapping portion of both, it is possible to easily electrically connect the two.
【0017】次いで、ゲートバスライン突出部の先端部
とここに重畳されている導電体片の重なり部分に該重な
り部分より小面積のレーザースポツトを照射し、上記同
様にしてゲートバスライン突出部と導電体片間を電気的
に接続する。この接続作業も、構造上容易に行える。Next, a laser spot having a smaller area than the overlapping portion is irradiated onto the overlapping portion of the tip of the gate bus line protruding portion and the conductor piece overlapped here, and the gate bus line protruding portion and the overlapping portion are irradiated in the same manner as described above. Electrically connect the conductor pieces. This connection work can also be easily performed due to the structure.
【0018】ここで、導電体片は予め絵素電極に電気的
に接続されているので、後の2回のレーザー照射により
、ソースバスラインと絵素電極が電気的に接続されるこ
とになる。すなわち、両者が短絡されるのである。Here, since the conductor piece is electrically connected to the picture element electrode in advance, the source bus line and the picture element electrode will be electrically connected by the next two laser irradiations. . In other words, both are short-circuited.
【0019】このようにソースバスラインと絵素電極を
短絡すると、絵素電極にはゲートバスラインからのゲー
ト信号にかかわらず、ソースバスラインのソース信号が
そのまま入力されることになる。それ故、正常状態の絵
素では絵素電極にゲートバスラインの選択時間内に供給
されたソース信号のみが充電され、これを1周期分(次
の選択時間が来るまでの時間)保持するのに対し、点欠
陥を発生し、上記のようにソースバスラインと絵素電極
が短絡される不良絵素では、ゲートバスラインの選択、
非選択にかかわらず絵素電極に常にソース信号が充電さ
れることになる。従って、1周期を通して見ると、この
間に入力されたソース電圧の実行値が液晶に印加される
ことになる。When the source bus line and the picture element electrode are short-circuited in this way, the source signal of the source bus line is directly input to the picture element electrode, regardless of the gate signal from the gate bus line. Therefore, in a picture element in a normal state, only the source signal supplied to the picture element electrode within the selection time of the gate bus line is charged, and this is held for one cycle (the time until the next selection time). On the other hand, in a defective pixel where a point defect occurs and the source bus line and pixel electrode are short-circuited as described above, the selection of the gate bus line,
The source signal is always charged to the picture element electrode regardless of whether it is unselected or not. Therefore, when looking at one period, the actual value of the source voltage input during this period is applied to the liquid crystal.
【0020】それ故、不良絵素は該不良絵素の帰属する
ソースバスラインに付属した全ての絵素の平均的な明る
さに点灯することになる。これは完全な輝点ても黒点で
もない。この結果、上記修正処理が施された絵素は、正
常に作動している訳ではないものの、視覚上、欠陥とし
て極めて判別しにくい状態になる。すなわち、表示上正
常な絵素といってよい状態になる。Therefore, a defective picture element lights up at an average brightness of all the picture elements attached to the source bus line to which the defective picture element belongs. This is neither a perfect bright spot nor a perfect sun spot. As a result, although the picture elements that have been subjected to the correction process are not operating normally, they are in a state where it is extremely difficult to visually distinguish them as defects. In other words, the picture element is in a state where it can be said to be a normal picture element in terms of display.
【0021】なお、短絡された部分での電気抵抗はスイ
ッチング素子の選択状態での抵抗(ON抵抗)よりも小
さい値に設定する必要がある。以下にその理由を示す。
通常、ON抵抗はスイッチング素子の選択時間内に絵素
電極に電荷を充電できるだけの電流が流れるように設定
されており、短絡された抵抗がこのON抵抗よりも大き
い場合には、スイッチング素子の選択時間の幅をもって
次々に入力されるソース信号を忠実に書き込むことが時
間的にできなくなり、絵素電極にかかる電圧の実効値が
小さくなってしまい、他の絵素との明るさが目立ってし
まい、不良絵素と認識されることになるからである。Note that the electrical resistance at the short-circuited portion must be set to a value smaller than the resistance (ON resistance) of the switching element in the selected state. The reason is shown below. Normally, the ON resistance is set so that enough current flows to charge the picture element electrode within the switching element selection time, and if the shorted resistance is larger than this ON resistance, the switching element selection It becomes impossible to faithfully write source signals that are input one after another within a time range, and the effective value of the voltage applied to the picture element electrode becomes small, making the brightness with other picture elements noticeable. This is because it will be recognized as a defective picture element.
【0022】[0022]
【実施例】本発明の実施例について以下に説明する。[Examples] Examples of the present invention will be described below.
【0023】図1〜図4は本実施例のアクティブマトリ
クス表示装置を示しており、この表示装置は、上下一対
の透明絶縁性基板1、2間に液晶18を封入してなる。
下側の基板1上には、走査線として機能する複数本のゲ
ートバスライン21、21…および信号線として機能す
る複数本のソースバスライン23、…が縦横に配線され
、両バスライン21、23で囲まれる矩形上の領域それ
ぞれに絵素電極41がマトリクス上に配設される。ゲー
トバスライン21にはこれから絵素電極41側に向けて
突出するゲートバスライン突出部43が形成され、該ゲ
ートバスライン突出部43の基端寄りの部分にTFT3
1が形成される。TFT31はスイッチング素子として
機能し、絵素電極41に接続される。ゲートバスライン
突出部43の先端は、ソースバスライン23から絵素電
極41に向けて突出形成されるソースバスライン突出部
46の前方まで延伸し、先端部にゲート絶縁膜13(図
2および図3参照)を介して導電体片44が重畳される
。一方、ゲートバスライン突出部43のソースバスライ
ン突出部46と交差する中途部はゲート絶縁膜13を介
して該ソースバスライン突出部46に重畳される。FIGS. 1 to 4 show an active matrix display device of this embodiment, and this display device has a liquid crystal 18 sealed between a pair of upper and lower transparent insulating substrates 1 and 2. On the lower substrate 1, a plurality of gate bus lines 21, 21, . . . which function as scanning lines, and a plurality of source bus lines 23, . A picture element electrode 41 is arranged in a matrix in each rectangular area surrounded by 23. A gate bus line protrusion 43 is formed on the gate bus line 21 and protrudes toward the picture element electrode 41 side, and a TFT 3 is formed in a portion near the base end of the gate bus line protrusion 43.
1 is formed. The TFT 31 functions as a switching element and is connected to the picture element electrode 41. The tip of the gate bus line protrusion 43 extends to the front of the source bus line protrusion 46 formed to protrude from the source bus line 23 toward the picture element electrode 41, and the gate insulating film 13 (FIG. 2 and The conductor piece 44 is superimposed via the conductive material (see 3). On the other hand, a midway portion of the gate bus line protrusion 43 that intersects with the source bus line protrusion 46 overlaps the source bus line protrusion 46 with the gate insulating film 13 interposed therebetween.
【0024】以下各部の詳細を制作手順に従って説明す
る。図2に示すように、まず透明絶縁性基板1上にゲー
トバスライン21を作成する。この作成は、一般にTa
、Ti、Al、Cr等の単層又は多層の金属をスパッタ
リング法により透明絶縁性基板1上に堆積し、その後に
パターニングして作成される。この時、同時にゲートバ
スライン突出部43が作成される。本実施例では透明絶
縁性基板1としてガラス基板1を用いた。なお、図4に
示すように、ゲートバスライン21の下にベースコート
膜としてTa2O5等の絶縁膜11を形成することにし
てもよい。The details of each part will be explained below according to the production procedure. As shown in FIG. 2, first, a gate bus line 21 is created on a transparent insulating substrate 1. This creation is generally done by Ta
, Ti, Al, Cr, etc., in a single layer or multiple layers are deposited on the transparent insulating substrate 1 by sputtering, and then patterned. At this time, the gate bus line protrusion 43 is created at the same time. In this example, a glass substrate 1 was used as the transparent insulating substrate 1. Note that, as shown in FIG. 4, an insulating film 11 such as Ta2O5 may be formed as a base coat film under the gate bus line 21.
【0025】次いで、ゲートバスライン21(ゲートバ
スライン突出部43を含む)上にゲート絶縁膜13を積
層する。本実施例では、プラズマCVD法によりSiN
x膜を300nm堆積してゲート絶縁膜13とした。な
お、ゲート絶縁膜13を形成する前に、ゲートバスライ
ン21を陽極酸化して、Ta2O5からなる酸化膜12
を形成してもよい。Next, a gate insulating film 13 is laminated on the gate bus line 21 (including the gate bus line protrusion 43). In this example, SiN was formed by plasma CVD method.
A gate insulating film 13 was formed by depositing an x film to a thickness of 300 nm. Note that before forming the gate insulating film 13, the gate bus line 21 is anodized to form an oxide film 12 made of Ta2O5.
may be formed.
【0026】次いで、プラズマCVD法により半導体層
14およびエッチングストッパ層15をゲート絶縁膜1
3の上に連続して形成する。半導体層14はアモルファ
スシリコン(a−Si)層で構成され、エッチングスト
ッパ層15はSiNx層で構成される。それぞれの膜厚
は30nm、200nmとする。そして、エッチングス
トッパ層15をパターニングし、その後、リンを添加し
たn+型a−Si層16をプラズマCVD法で80nm
の厚みで積層する。このn+型a−Si層16は半導体
層14と、その後に積層されるソース電極32又はドレ
イン電極33(図2参照)とのオーミックコンタクトを
良好にするために形成される。Next, the semiconductor layer 14 and the etching stopper layer 15 are deposited on the gate insulating film 1 by plasma CVD.
Continuously form on top of 3. The semiconductor layer 14 is made of an amorphous silicon (a-Si) layer, and the etching stopper layer 15 is made of a SiNx layer. The respective film thicknesses are 30 nm and 200 nm. Then, the etching stopper layer 15 is patterned, and then a phosphorus-doped n+ type a-Si layer 16 is formed to a thickness of 80 nm by plasma CVD.
Laminated to a thickness of . This n+ type a-Si layer 16 is formed in order to improve the ohmic contact between the semiconductor layer 14 and the source electrode 32 or drain electrode 33 (see FIG. 2) laminated thereafter.
【0027】次いで、n+型a−Si層16をパターニ
ングし、その後、ソース金属をスパッタリング法により
積層する。ソース金属としては、一般に、Ti、Al、
Mo、Cr等が用いられるが、本実施例ではTiを使用
した。そして、Ti金属層をパターニングし、ソース電
極32およびドレイン電極33を得る。これにより、図
2にその構造を示すTFT31が作成される。この時、
図4に示すようにソースバスライン突出部46と導電体
片44が同時に形成される。Next, the n+ type a-Si layer 16 is patterned, and then a source metal is deposited by sputtering. Source metals generally include Ti, Al,
Although Mo, Cr, etc. are used, Ti was used in this example. Then, the Ti metal layer is patterned to obtain a source electrode 32 and a drain electrode 33. As a result, a TFT 31 whose structure is shown in FIG. 2 is created. At this time,
As shown in FIG. 4, the source bus line protrusion 46 and the conductor piece 44 are formed at the same time.
【0028】次いで、絵素電極41となる透明導電性物
質を積層する。本実施例では透明導電性物質として、I
TO(Indium tin oxide)をスパッタ
リング法により積層し、これをパターニングして絵素電
極41を得る。該絵素電極41は上記のようにゲートバ
スライン21とソースバスライン23で囲まれた矩形の
領域に積層形成され、図2に示すように、その端部はT
FT31のドレイン電極33の端部に積層され、また、
図3に特にわかりやすく示されるように、導電体片44
上に積層される。
これにより、絵素電極41とTFT31のドレイン電極
33および導電体片44が導通状態になる。Next, a transparent conductive material that will become the picture element electrode 41 is laminated. In this example, I
TO (indium tin oxide) is laminated by a sputtering method, and this is patterned to obtain a picture element electrode 41. The picture element electrode 41 is laminated in a rectangular area surrounded by the gate bus line 21 and the source bus line 23 as described above, and as shown in FIG.
Laminated on the end of the drain electrode 33 of the FT 31, and
As shown particularly clearly in FIG.
layered on top. As a result, the picture element electrode 41, the drain electrode 33 of the TFT 31, and the conductor piece 44 are brought into conduction.
【0029】絵素電極41を形成したガラス基板1上の
全面には、SiNxからなる保護膜17が堆積される。
該保護膜17は、絵素電極41の中央部で除去した窓あ
き形状にしてもよい。保護膜17上には配向膜19が形
成される。該保護膜17についても、その中央部を除去
した窓あき形状にしてもよい。図2に示すように、ガラ
ス基板1に対向するガラス基板2上には、対向電極3及
び配向膜9が形成される。そして、これらのガラス基板
1、2の間に液晶18を封入し、本実施例のアクティブ
マトリクス表示装置が作成される。A protective film 17 made of SiNx is deposited over the entire surface of the glass substrate 1 on which the picture element electrodes 41 are formed. The protective film 17 may be removed in the center of the picture element electrode 41 to form a window. An alignment film 19 is formed on the protective film 17 . The protective film 17 may also have a window-perforated shape with its central portion removed. As shown in FIG. 2, a counter electrode 3 and an alignment film 9 are formed on a glass substrate 2 facing the glass substrate 1. Then, a liquid crystal 18 is sealed between these glass substrates 1 and 2, and the active matrix display device of this embodiment is fabricated.
【0030】次に、本実施例のアクティブマトリクス表
示装置において絵素欠陥が生じた場合の修復方法につい
て説明する。通常、絵素電極41はTFT31TFT3
1によって駆動され、TFT31が正常に動作している
限り、ゲートバスライン21とソースバスライン23に
囲まれた領域の絵素は正常に動作し、表示上の問題は発
生しない。ところが、TFT31が異常を来たしたり、
ソースバスライン23と絵素電極41の間に弱い電流リ
ークが発生したりすると、絵素欠陥が現れ、表示上の問
題として認識される。この問題を本実施例においては以
下のようにして修復する。Next, a method of repairing a pixel defect when it occurs in the active matrix display device of this embodiment will be explained. Usually, the picture element electrode 41 is TFT31TFT3
1 and as long as the TFT 31 is operating normally, the picture element in the area surrounded by the gate bus line 21 and the source bus line 23 will operate normally and no display problem will occur. However, when TFT31 malfunctioned,
When a weak current leak occurs between the source bus line 23 and the picture element electrode 41, a picture element defect appears and is recognized as a display problem. In this embodiment, this problem is repaired as follows.
【0031】すなわち、アクティブマトリクス表示装置
を駆動して、絵素欠陥を確認すると、図3に示すように
、破線で囲まれた領域51に、光エネルギの一例として
YAGレーザー光を照射し、該領域51の金属を四散さ
せ、これによりゲートバスライン21とゲートバスライ
ン突出部43との電気的な接続状態を解除する。次いで
、同じく破線で囲まれた領域52にレーザー光を照射し
、ソースバスライン突出部46とゲートバスライン突出
部43との間にあるゲート絶縁膜13を破壊し、両突出
部46、43の金属を溶融させて両者を導通する。That is, when the active matrix display device is driven and pixel defects are confirmed, as shown in FIG. The metal in the region 51 is scattered, thereby breaking the electrical connection between the gate bus line 21 and the gate bus line protrusion 43. Next, the region 52 similarly surrounded by the broken line is irradiated with laser light to destroy the gate insulating film 13 between the source bus line protrusion 46 and the gate bus line protrusion 43, and to destroy both protrusions 46, 43. Melts the metal to create electrical continuity between the two.
【0032】なお、レーザー光の照射はTFT31が配
設される基板1側から行ってもよいし、或は対向電極側
の基板2側から行うことにしてもよいが、本実施例のア
クティブマトリクス表示装置では、基板2の表面側が遮
光用の金属で覆われ、直接レーザー光を照射できないの
で、基板1側から行うものとする。図4にレーザー光の
照射方向を白抜き矢符で示す。Note that the laser beam irradiation may be performed from the side of the substrate 1 where the TFT 31 is disposed, or from the side of the substrate 2 on the counter electrode side. In the display device, since the front side of the substrate 2 is covered with a light-shielding metal and cannot be directly irradiated with laser light, the irradiation is performed from the substrate 1 side. In FIG. 4, the irradiation direction of the laser beam is shown by a white arrow.
【0033】次いで、同様の破線で示される領域53、
すなわち、ゲートバスライン突出部43と導電体片44
との重畳部分にレーザー光を照射する。この領域53へ
のレーザー光の照射によってゲート絶縁膜13が破壊さ
れ、該ゲートバスライン突出部43と導電体片44とが
溶融し、これにより両者が電気的に導通する。以上のレ
ーザー照射によって、領域52及び53の二箇所で上下
の金属配線を導通状態にすると、結局、ソースバスライ
ン23と導電体片44、即ち絵素電極41が短絡される
。Next, a region 53 indicated by a similar broken line,
That is, the gate bus line protrusion 43 and the conductor piece 44
A laser beam is irradiated on the overlapped area with the By irradiating this region 53 with laser light, the gate insulating film 13 is destroyed, and the gate bus line protrusion 43 and the conductive piece 44 are melted, thereby making them electrically conductive. When the upper and lower metal wirings are brought into conduction at two locations in the regions 52 and 53 by the above laser irradiation, the source bus line 23 and the conductive piece 44, that is, the picture element electrode 41 are eventually short-circuited.
【0034】この短絡によって、上記した理由により、
不良絵素が全絵素の平均的な明るさに点灯され、表示上
欠陥が解消されることになる。一方、ゲートバス支線2
2とTFT31とは保護膜17で保護されているため、
レーザー光の照射によって溶融した金属原子が表示媒体
である液晶18中に混入することがない。従って、液晶
18の特性が劣化することがない。Due to this short circuit, for the reasons mentioned above,
The defective picture element is illuminated with the average brightness of all the picture elements, and the display defect is eliminated. On the other hand, gate bus branch line 2
2 and TFT 31 are protected by a protective film 17,
Metal atoms melted by laser light irradiation do not mix into the liquid crystal 18, which is a display medium. Therefore, the characteristics of the liquid crystal 18 will not deteriorate.
【0035】なお、領域51、52、53に対するレー
ザー光の照射順序は、上記順序に限定されるものではな
い。また、照射スポットも図示の領域に限定されるもの
ではなく、例えば、領域52、53については上下に導
電体層が重畳されている部分であればどこでもよい。Note that the order in which the regions 51, 52, and 53 are irradiated with laser light is not limited to the above order. Further, the irradiation spot is not limited to the illustrated area, and for example, the areas 52 and 53 may be any area where conductive layers are overlapped above and below.
【0036】次に、図5に従い絵素電極41とソースバ
スライン23を上記のようにして短絡したときの、TF
T31の動作について説明する。図5において、Gnは
n番目のゲートバスライン21の信号(電圧信号)、S
mはm番目のソースバスライン23の信号、Pn、mは
n番目のゲートバスライン21とm番目のソースバスラ
イン23との交差部分に存在する絵素電極41に与えら
れる信号を模式的に示している。Next, according to FIG. 5, when the picture element electrode 41 and the source bus line 23 are short-circuited as described above, the TF
The operation of T31 will be explained. In FIG. 5, Gn is the signal (voltage signal) of the n-th gate bus line 21, and S
m is the signal of the m-th source bus line 23, Pn, m is the signal given to the picture element electrode 41 existing at the intersection of the n-th gate bus line 21 and the m-th source bus line 23. It shows.
【0037】図5(a)に示すように、ゲートバスライ
ン21の信号の電位がVgh(ハイレベル)の時にTF
T31が選択され、電位がVgl(ローレベル)の時に
TFT31が非選択状態になる。図5(c)に示すよう
に、TFT31が選択されると、パルス状の信号V0が
絵素電極41に充電される。絵素電極41が正常に作動
している時はこの信号を図5(a)に示される非選択時
間Toffの間保持し、次の選択時間Tonの時に−V
0の信号をソースバスライン23に書き込むことになる
。As shown in FIG. 5(a), when the potential of the signal on the gate bus line 21 is Vgh (high level), the TF
When T31 is selected and the potential is Vgl (low level), TFT31 becomes unselected. As shown in FIG. 5C, when the TFT 31 is selected, the picture element electrode 41 is charged with a pulsed signal V0. When the picture element electrode 41 is operating normally, this signal is held during the non-selection time Toff shown in FIG.
A signal of 0 is written to the source bus line 23.
【0038】図5(b)に示すGn+1は(n+1)番
目のゲートバスライン21に与えられる信号を示してお
り、該信号Gn+1はn番目のゲートバスライン21の
選択時間Tonが終了したときに選択状態が開始され、
このときにソースバスライン21に−V1の信号を書き
込むことになる(図5(c)参照)。図5(a)および
(b)からわかるように、ゲートバスライン21へ入力
される信号はライン番号と共に順次遅れて行き、次にn
番目のゲートバスライン21に選択状態が循環してくる
まで上記時間Toffにわたって非選択状態が続く。こ
の非選択状態においても、ソースバスライン21には各
絵素電極41毎に書き込むべき信号が絶えず入力されて
いる。Gn+1 shown in FIG. 5(b) indicates a signal applied to the (n+1)th gate bus line 21, and the signal Gn+1 is applied when the selection time Ton of the nth gate bus line 21 ends. selection state is started,
At this time, a signal of -V1 is written to the source bus line 21 (see FIG. 5(c)). As can be seen from FIGS. 5(a) and 5(b), the signal input to the gate bus line 21 is sequentially delayed along with the line number, and then n
The non-selected state continues for the above-mentioned time Toff until the selected state circulates to the gate bus line 21. Even in this non-selected state, signals to be written to each picture element electrode 41 are constantly input to the source bus line 21.
【0039】図5(d)に示すように、正常な絵素電極
41は、ゲート信号Gnが選択状態にあるときに、ソー
スバスライン23から入力される信号Smに応じて絵素
電極41に電荷が充電され、上記基板2側の対向電極3
との間の電位差で液晶18の分子配列が変わり、表示機
能を果たしている。このときゲートバスライン21の非
選択時間Toff内にソースバスライン23に入力され
ている信号Smは全く表示には寄与しない。As shown in FIG. 5(d), when the gate signal Gn is in the selected state, the normal picture element electrode 41 is connected to the picture element electrode 41 in response to the signal Sm input from the source bus line 23. The counter electrode 3 on the substrate 2 side is charged with electric charge.
The molecular arrangement of the liquid crystal 18 changes due to the potential difference between the two and performs the display function. At this time, the signal Sm input to the source bus line 23 during the non-selection time Toff of the gate bus line 21 does not contribute to the display at all.
【0040】一方、前述のようにレーザー光の照射によ
って絵素電極41とソースバスライン23とが短絡され
ている状態では、ゲートバスライン21の選択・非選択
にかかわらず、絵素電極41はソースバスライン23か
ら入力された信号Smの全てに反応し、その電荷を充電
・放電する。この際の信号を図5(e)にP’n、mで
示す。レーザー光の照射によって修正された絵素電極4
1には、非選択時間Toffの間にソースバスライン2
3の信号Smがそのまま入力されるため、上記液晶18
に作用する電圧は印加された信号Smの実効値になる。
このため、ソースバスライン23に与えられた信号Sm
が全てV0となるとき以外は、信号P’n、mの実効値
がV0になることはあり得ないが、信号電圧P’n、m
の実効値の電圧はm番目のソースバスライン23に接続
される全ての絵素電極41の平均的な値になる。このこ
とは、表示装置としてはm番目のソースバスライン23
に沿って配列された各絵素電極41の平均的な明るさで
点灯することを意味し、通常の表示状態においては各絵
素電極41の明るさは表示品位をほとんど損なうことが
ない。On the other hand, in the state where the picture element electrode 41 and the source bus line 23 are short-circuited by laser beam irradiation as described above, the picture element electrode 41 is connected regardless of whether the gate bus line 21 is selected or not. It reacts to all the signals Sm input from the source bus line 23 and charges and discharges the electric charges. The signals at this time are shown as P'n and m in FIG. 5(e). Picture element electrode 4 modified by laser light irradiation
1, source bus line 2 during non-selection time Toff.
Since the signal Sm of 3 is input as is, the liquid crystal 18
The voltage acting on is the effective value of the applied signal Sm. Therefore, the signal Sm given to the source bus line 23
It is impossible for the effective value of the signal P'n, m to become V0 except when all of the signal voltages P'n, m
The effective value of the voltage is the average value of all the picture element electrodes 41 connected to the m-th source bus line 23. This means that for the display device, the m-th source bus line 23
This means that each picture element electrode 41 is lit with the average brightness of each picture element electrode 41 arranged along the line, and in a normal display state, the brightness of each picture element electrode 41 hardly impairs display quality.
【0041】図6は上記実施例の変形例を示しており、
この変形例では、ゲート絶縁膜13と導電体片44との
間及びゲート絶縁膜13とソースバスライン突出部46
との間に、半導体層14、エッチングストッパ層15、
コンタクト層16を挿入した構造になっている。これら
の層14〜16は上下の導電体間の絶縁性を高めるため
に設けられている。また、図示されていないが、半導体
層14とエッチングストッパ層15或はコンタクト層1
6のみを挿入する構造であってもよい。FIG. 6 shows a modification of the above embodiment,
In this modification, between the gate insulating film 13 and the conductor piece 44 and between the gate insulating film 13 and the source bus line protrusion 46
A semiconductor layer 14, an etching stopper layer 15,
It has a structure in which a contact layer 16 is inserted. These layers 14 to 16 are provided to enhance the insulation between the upper and lower conductors. Although not shown, the semiconductor layer 14, the etching stopper layer 15, or the contact layer 1
A structure in which only 6 is inserted may be used.
【0042】図7は本発明の他の実施例を示しており、
この実施例では、各絵素電極41が付加容量42を有す
る構成をとる。付加容量42は、ゲートバスライン21
に平行に設けられた付加容量バスライン24と、絵素電
極41との間に介在される前記ゲート絶縁膜13とで構
成される。今少し説明すると、ゲートバスライン21が
絵素電極41に重畳され、ゲートバスライン21と絵素
電極41との重畳部に図中斜線で示す付加容量42が形
成される。付加容量バスライン24は上記ゲートバスラ
イン21と同じ金属を積層し、ゲートバスライン21の
パターニングの際に同時に形成される。FIG. 7 shows another embodiment of the present invention,
In this embodiment, each picture element electrode 41 has an additional capacitance 42. The additional capacitor 42 is connected to the gate bus line 21
The gate insulating film 13 is interposed between the additional capacitor bus line 24 and the picture element electrode 41. To explain a little more, the gate bus line 21 is overlapped with the picture element electrode 41, and an additional capacitor 42 shown by diagonal lines in the figure is formed at the overlapped portion of the gate bus line 21 and the picture element electrode 41. The additional capacitor bus line 24 is formed by laminating the same metal as the gate bus line 21, and is formed at the same time as the gate bus line 21 is patterned.
【0043】本実施例では、付加容量バスライン24に
上記対向電極3と同じ信号が入力されるようになってい
る。従って、付加容量42は電気回路的には絵素電極4
1とガラス基板2との間に封入される液晶18の液晶容
量に並列に設けられることになる。このような付加容量
42の存在により、絵素電極41の電荷保持能力が向上
し、結局、表示装置としての性能を向上できることにな
る。本実施例においても、上記実施例同様に絵素欠陥の
修正を行うことができる。In this embodiment, the same signal as the counter electrode 3 is input to the additional capacitance bus line 24. Therefore, the additional capacitance 42 is connected to the picture element electrode 4 in terms of an electric circuit.
1 and the glass substrate 2 in parallel to the liquid crystal capacitor of the liquid crystal 18 sealed between the liquid crystal 18 and the glass substrate 2. The presence of such an additional capacitor 42 improves the charge retention ability of the picture element electrode 41, and ultimately improves the performance of the display device. In this embodiment as well, pixel defects can be corrected in the same manner as in the above embodiments.
【0044】図8は本発明の更に他の実施例を示してお
り、この実施例では、上記他の実施例のように付加容量
42を設けると、表示特性を向上できるものの、付加容
量バスライン24の部分だけ光の遮断領域が増加し、結
果的に画面全体が暗くなるので、これを解決すべく隣接
するゲートバスライン21上に付加容量42を設ける構
成をとる。FIG. 8 shows still another embodiment of the present invention. In this embodiment, although display characteristics can be improved by providing an additional capacitor 42 as in the other embodiments, the additional capacitor bus line Since the light blocking area increases by the portion 24 and the entire screen becomes dark as a result, an additional capacitor 42 is provided on the adjacent gate bus line 21 to solve this problem.
【0045】すなわち、付加容量バスライン24がゲー
トバスライン21に重畳して設けられ、前記ゲート絶縁
膜13を介在させた絵素電極41とゲートバスライン2
1との重畳部に図中斜線で示される付加容量42を形成
した構成をとる。本実施例では、隣接するゲートバスラ
イン21が非選択状態のときにガラス基板2上の対向電
極3と同じ信号をゲートバスライン21に入力し、該ゲ
ートバスライン21を付加容量バスライン24として使
用する。これにより、光の遮断領域が減少し、表示画面
が暗くなるのを防止できる。この実施レーザー光邸によ
れば、表示特性を更に一層向上できることになる。That is, the additional capacitance bus line 24 is provided to overlap the gate bus line 21, and the pixel electrode 41 and the gate bus line 2 are connected to each other with the gate insulating film 13 interposed therebetween.
The configuration is such that an additional capacitor 42 shown by diagonal lines in the figure is formed in the overlapped portion with 1. In this embodiment, when the adjacent gate bus line 21 is in a non-selected state, the same signal as the counter electrode 3 on the glass substrate 2 is input to the gate bus line 21, and the gate bus line 21 is used as the additional capacitance bus line 24. use. This reduces the light blocking area and prevents the display screen from becoming dark. According to this implemented laser light source, the display characteristics can be further improved.
【0046】図示する実施例の全容は以上の通りである
が、本発明は以下に示す各種の変更が可能である。すな
わち、絵素電極を駆動するスイッチング素子はTFTに
限定されず、MIM素子、MOSトランジスタ素子、ダ
イオード或はバリスタを用いることもできる。また、T
FTの構造についても上記実施例のものに限定されず、
ソースバスラインを下面に配置し、ゲートバスラインを
上面に配置した構造であってもよい。Although the illustrated embodiment is as described above, the present invention can be modified in various ways as shown below. That is, the switching elements that drive the picture element electrodes are not limited to TFTs, but may also be MIM elements, MOS transistor elements, diodes, or varistors. Also, T
The structure of the FT is not limited to that of the above embodiment,
A structure may be used in which the source bus line is placed on the bottom surface and the gate bus line is placed on the top surface.
【0047】[0047]
【発明の効果】本発明のアクティブマトリクス表示装置
は、その構造により、該表示装置の全絵素電極を駆動し
た状態において、絵素欠陥を容易に検出できる。しかも
、基板外方よりレーザー光等のエネルギを照射すること
により絵素欠陥の修正を容易に行える。従って、本発明
によれば、高い歩留りで表示装置を生産することができ
、表示装置のコストダウンに寄与することができる。Effects of the Invention Due to its structure, the active matrix display device of the present invention allows pixel defects to be easily detected in a state where all the pixel electrodes of the display device are driven. Moreover, pixel defects can be easily corrected by irradiating energy such as laser light from the outside of the substrate. Therefore, according to the present invention, display devices can be produced with high yield, contributing to cost reduction of display devices.
【図1】本発明のアクティブマトリクス表示装置の平面
図。FIG. 1 is a plan view of an active matrix display device of the present invention.
【図2】図1のA−A線断面図。FIG. 2 is a sectional view taken along line AA in FIG. 1.
【図3】図1のB部拡大図。FIG. 3 is an enlarged view of part B in FIG. 1.
【図4】図3のC−C線断面図。FIG. 4 is a sectional view taken along line CC in FIG. 3;
【図5】ゲートバスライン、ソースバスラインおよび絵
素電極に入力される信号を示すタイミングチャート。FIG. 5 is a timing chart showing signals input to gate bus lines, source bus lines, and picture element electrodes.
【図6】本発明の変形例を示す図4同様の断面図。FIG. 6 is a sectional view similar to FIG. 4 showing a modification of the present invention.
【図7】本発明の他の実施例を示す平面図。FIG. 7 is a plan view showing another embodiment of the present invention.
【図8】本発明の他の実施例を示す平面図。FIG. 8 is a plan view showing another embodiment of the present invention.
【図9】従来のアクティブマトリクス表示装置を示す平
面図。FIG. 9 is a plan view showing a conventional active matrix display device.
【図10】従来のアクティブマトリクス表示装置を示す
平面図。FIG. 10 is a plan view showing a conventional active matrix display device.
1 絵素電極が配設される側のガラス基板2 対向
電極が配設される側のガラス基板3 対向電極
13 ゲート絶縁膜
18 液晶
21 ゲートバスライン
23 ソースバスライン
24…付加容量バスライン
31…TFT
32…ソース電極
33…ドレイン電極
41…絵素電極
42…付加容量
43…ゲートバスライン突出部
44…導電体片
46…ソースバスライン突出部1 Glass substrate 2 on the side where the picture element electrode is arranged Glass substrate 3 on the side where the counter electrode is arranged Counter electrode 13 Gate insulating film 18 Liquid crystal 21 Gate bus line 23 Source bus line 24...additional capacitance bus line 31... TFT 32...Source electrode 33...Drain electrode 41...Picture element electrode 42...Additional capacitance 43...Gate bus line protrusion 44...Conductor piece 46...Source bus line protrusion
Claims (3)
ゲートバスラインおよびソースバスラインを格子状に配
線し、両バスラインで囲まれた領域に絵素電極をそれぞ
れ配設すると共に、該絵素電極と該ゲートバスラインお
よびソースバスラインにそれぞれスイッチング素子を接
続したアクティブマトリクス液晶表示装置において、該
ソースバスラインに該絵素電極に向けて突出し、該絵素
電極と電気的に非接触のソースバスライン突出部を設け
る一方、該ゲートバスラインに該絵素電極に向けて突出
し、先端が該ソースバスライン突出部の前方に達するソ
ースバスライン突出部を設け、該ゲートバスライン突出
部の基端寄りの部分に該スイッチング素子を形成すると
共に、該ゲートバスライン突出部の中途部を絶縁膜を挟
んで該ソースバスライン突出部に重畳し、且つ該ゲート
バスライン突出部の先端に絶縁膜を挟んで導電体片を設
け、該導電体片を該絵素電極に対して電気的に接触させ
たアクティブマトリクス表示装置。Claim 1: A gate bus line and a source bus line are wired in a grid pattern on one of a pair of insulating substrates, and pixel electrodes are respectively arranged in areas surrounded by both bus lines. In an active matrix liquid crystal display device in which switching elements are connected to the picture element electrode, the gate bus line, and the source bus line, respectively, the source bus line protrudes toward the picture element electrode and is electrically connected to the picture element electrode. A non-contact source bus line protrusion is provided, and a source bus line protrusion is provided on the gate bus line that protrudes toward the picture element electrode, the tip of which reaches in front of the source bus line protrusion, and the gate bus line The switching element is formed in a portion near the base end of the protrusion, and a midway portion of the gate bus line protrusion is overlapped with the source bus line protrusion with an insulating film in between, and the gate bus line protrusion is An active matrix display device in which a conductor piece is provided at the tip with an insulating film in between, and the conductor piece is brought into electrical contact with the picture element electrode.
容量バスラインを設けた請求項1記載のアクティブマト
リクス表示装置。2. The active matrix display device according to claim 1, further comprising an additional capacitance bus line provided below the picture element electrode with an insulating film interposed therebetween.
ンに隣接するゲートバスラインと絶縁膜を挟んで重畳し
た請求項1記載のアクティブマトリクス表示装置。3. The active matrix display device according to claim 1, wherein a part of the picture element electrode overlaps a gate bus line adjacent to the gate bus line with an insulating film interposed therebetween.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2753191A JP2654259B2 (en) | 1991-02-21 | 1991-02-21 | Active matrix display device |
DE69111968T DE69111968T2 (en) | 1990-09-27 | 1991-06-10 | Display device with active matrix. |
EP91305203A EP0482737B1 (en) | 1990-09-27 | 1991-06-10 | Active matrix display device |
KR1019910009600A KR920006894A (en) | 1990-09-27 | 1991-06-11 | Active matrix display |
US08/046,854 US5508591A (en) | 1990-09-27 | 1993-04-15 | Active matrix display device |
US08/408,183 US5469025A (en) | 1990-09-27 | 1995-03-22 | Fault tolerant active matrix display device |
KR1019970000295A KR0175723B1 (en) | 1990-09-27 | 1997-01-08 | Active matrix display |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2753191A JP2654259B2 (en) | 1991-02-21 | 1991-02-21 | Active matrix display device |
US70697491A | 1991-05-29 | 1991-05-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04265946A true JPH04265946A (en) | 1992-09-22 |
JP2654259B2 JP2654259B2 (en) | 1997-09-17 |
Family
ID=26365464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2753191A Expired - Lifetime JP2654259B2 (en) | 1990-09-27 | 1991-02-21 | Active matrix display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2654259B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5392143A (en) * | 1989-11-30 | 1995-02-21 | Kabushiki Kaisha Toshiba | Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential |
US6987876B2 (en) | 2000-12-15 | 2006-01-17 | Mitutoyo Corporation | System and methods for determining the settings of multiple light sources in a vision system |
WO2012160610A1 (en) * | 2011-05-26 | 2012-11-29 | パナソニック株式会社 | Display panel and manufacturing method for same |
US8704309B2 (en) | 2011-05-26 | 2014-04-22 | Panasonic Corporation | Display panel and method of manufacturing the same |
-
1991
- 1991-02-21 JP JP2753191A patent/JP2654259B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5392143A (en) * | 1989-11-30 | 1995-02-21 | Kabushiki Kaisha Toshiba | Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential |
US6987876B2 (en) | 2000-12-15 | 2006-01-17 | Mitutoyo Corporation | System and methods for determining the settings of multiple light sources in a vision system |
WO2012160610A1 (en) * | 2011-05-26 | 2012-11-29 | パナソニック株式会社 | Display panel and manufacturing method for same |
US8704309B2 (en) | 2011-05-26 | 2014-04-22 | Panasonic Corporation | Display panel and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2654259B2 (en) | 1997-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5335102A (en) | Liquid crystal display element and method for treating defective pixels therein | |
US5469025A (en) | Fault tolerant active matrix display device | |
JP2669954B2 (en) | Active matrix display | |
US20080049155A1 (en) | Active Matrix Substrate, Method for Correcting a Pixel Deffect Therein and Manufacturing Method Thereof | |
US5508591A (en) | Active matrix display device | |
JP2698239B2 (en) | Line defect repair method for active matrix display device | |
JP4173332B2 (en) | Display device, pixel repair method for display device, and method for manufacturing display device | |
US8174637B2 (en) | Thin-film transistor substrate comprising a repair pattern | |
JPH0820646B2 (en) | Active matrix display device | |
JPH04265943A (en) | Active matrix display device | |
JPH04265946A (en) | Active matrix display device | |
JPH11119253A (en) | Active matrix type liquid crystal display device and its defect correcting method | |
JP2760459B2 (en) | Active matrix type substrate | |
JP2994905B2 (en) | Modification method of active matrix display device | |
JPH055895A (en) | Active matrix display device | |
JPH07122720B2 (en) | Active matrix display device | |
JPH0830826B2 (en) | Method for manufacturing active matrix display device | |
JP2633407B2 (en) | Active matrix display device | |
JP2589867B2 (en) | Active matrix display device | |
JPH03290623A (en) | Manufacturing method of liquid crystal display device | |
JP2625267B2 (en) | Active matrix display device | |
JP2664811B2 (en) | Active matrix display device | |
JPH07122719B2 (en) | Active matrix display device | |
JPH0511261A (en) | Active matrix display device | |
JPH0534719A (en) | Active matrix display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |