JPH04264617A

JPH04264617A - グラフィック・システムにおけるデータ信号選択方法および装置

Info

Publication number: JPH04264617A
Application number: JP26866791A
Authority: JP
Inventors: Taggart Huth Robertson; タガート・ヒュース・ロバートソン; Paul Mark Schanely; ポウル・マーク・スキャンリー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-10-23
Filing date: 1991-09-20
Publication date: 1992-09-21
Also published as: EP0482746A2; EP0482746A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスプレイ・スクリ
ーン上にマルチ・ウィンドゥを持つグラフィック・シス
テムにおいて、パレット・ルックアップ・テーブルを選
択する方法および装置に関する。

【０００２】

【従来の技術】コンピュータ・グラフィック・システム
においては、出力装置としてＣＲＴ（Ｃａｔｈｏｄｅ　
　ｒａｙ　　ｔｕｂｅ：陰極線管）を用いて、ＲＡＭ（
ｒａｎｄｏｍ　　ａｃｃｅｓｓ　　ｍｅｍｏｒｙ）にデ
ィジタル形式で記憶されたデータを表示するのが一般的
である。ビデオ・グラフィック・システムにとっては、ｖｉｄｅ
ｏ　　ＲＡＭ：ＶＲＡＭ（フレーム・バッファとも称さ
れる）として知られている専用のＲＡＭを用いて直列デ
ータの走査を容易にするのが一般的である。ＶＲＡＭ中
には、各画素（ピクセル：ｐｉｘｅｌ）に対して、個別
にアドレス指定可能な位置にエントリがあり、各画素は
、ディスプレイ・スクリーン上の各ドットすなわちカラ
ートライアドに対応している。ＶＲＡＭデータは、ＤＡ
Ｃ（ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ　　ｃｏｎｖ
ｅｒｔｅｒ：ディジタル・アナログ変換器）によって１
つ以上のアナログ出力に変換される。代表的には、カラ
ー・システムにおける個々の赤（Ｒ），緑（Ｇ），青（
Ｂ）出力であり、これらはオリジナルＶＲＡＭデータの
輝度表示としてディスプレイによって用いられる。

【０００３】また、一般に、ＤＡＣ動作に先立つＶＲＡ
Ｍデータの中間的変換も行われる。システム・ハードウ
ェアの限界内で、ある値から他の値へのＲＡＭデータ変
換は、ルックアップ・テーブル（ＬＵＴ）またはパレッ
トと称される付加的ＲＡＭの使用により行われる。ＬＵ
Ｔへのアドレス入力は、ＶＲＡＭからの画素データによ
って与えられる。ＬＵＴに記憶される画素の新しい値は
、画素データに対応するアドレス位置から読み出される
。ＬＵＴからの読み出し出力は、さらに、ＤＡＣ動作に
用いられる。赤，緑，青が原色として用いられるカラー
・グラフィック・システムにおいて、ＶＲＡＭデータは
、ＬＵＴを用いて広範囲のカラー・コンビネーションに
変換される。

【０００４】コンピュータ・プログラムあるいはアプリ
ケーションは、ＬＵＴに記憶あるいはロードされた値を
制御し、他のアプリケーションから独立して制御する。２以上のアプリケーションがＣＲＴ画面に同時に表示さ
れるとき、各アプリケーションは、ＣＲＴ上のエリアあ
るいはウィンドゥに制限される。これらのウィンドゥは
、与えられた画素が２以上のウィンドゥに共通となり得
るという意味において、重なり合うことが多い。そんな
場合、ウィンドゥは優先度を付けられ、実際スクリーン
に表示されるのは、２つあるいはそれ以上のオーバーラ
ップ・ウィンドゥの中で、最優先の指定を受けた画素デ
ータである。また、１つのアプリケーションがマルチ・
ウィンドゥを用いることも一般に行われる。マルチＬＵ
Ｔは、個別アプリケーション・ウィンドゥもしくは単一
アプリケーション内での個別ウィンドゥに対して、個別
のＬＵＴの使用を許可するために用いられる。

【０００５】

【発明が解決しようとする課題】ＣＲＴディスプレイ上
の個々のウィンドゥに対するＬＵＴの割当／選択は、各
画素に使用されるＬＵＴを識別するビットを記憶するＶ
ＲＡＭに、付加的プレーンを与えることによって実行さ
れる。このような構成において、ＶＲＡＭに記憶される
各画素に対し、その特定の画素に使用されるＬＵＴに対
する関連定義が存在する。ＬＵＴ選択定義を含む付加的
プレーンに対する関連コストが存在するので、ＬＵＴ選
択のより費用効果の高い方法が望まれていることは明ら
かである。

【０００６】

【課題を解決するための手段】本発明は、ディスプレイ
・スクリーン上にマルチ・ウィンドゥを与えるグラフィ
ック・システムにおいて、スクリーン上の特定位置に対
するパレット識別子のようなデータ信号を選択する方法
および装置を意図するものである。各ウィンドゥは、ス
クリーン上に規定された境界とこれに関連するデータ信
号を有し、割り当てられた相対優先度によってランク付
けされている。本発明によれば、個々のウィンドゥの境
界を示す値（ｑｕａｎｔｉｔｙ）を記憶し、スクリーン
・ポジションを示す信号を生成する。記憶された値によ
って示される境界がスクリーン・ポジションを含む窓が
選択され、最高優先度を有する選択された窓に関連する
データ信号が選択される。

【０００７】

【実施例】図１によると、本発明を用いたグラフィック
・システム１０は、ディスプレイ装置１２と共に用いら
れることが意図されている。ディスプレイ装置１２は、
陰極線管（ＣＲＴ），液晶ディスプレイ（ＬＣＤ），ガ
ス・プラズマ・ディスプレイ，カラープリンタあるいは
技術上既知のその他適切なディスプレイとすることがで
きる。しかし、使用される特定のディスプレイ技術は、
本発明とは無関係である。

【０００８】図２によると、ディスプレイ装置は、先行
技術で知られるように、行と列で構成された複数の画素
からなる長方形のディスプレイを提供する。図２に示さ
れる特定の実施例において、ディスプレイ・スクリーン
４０は１０２４行から成り、各行は１２８０個の画素を
含む。これらの画素は、図２に示したように、一般にＸ
Ｙ座標を用いて識別され、左下の画素ｐ１はスクリーン
座標（０，０）を有し、右上の画素ｐ２はスクリーン座
標（１２７９，１０２３）を有する。画素を識別するＸ
Ｙ座標系の原点は、通常、スクリーン４０の左下隅に位
置し、画素の走査は、通常、上行（実施例ではＹ＝１０
２３）に始まり、各行は、次下行に先立って、左から右
へ走査される。また図２にはウィンドゥ４２が示されて
いるが、より詳しく言えば、全スクリーンよりも小さい
エクステントを持つ長方形のウィンドゥである。図２に
示されるように、ウィンドゥ４２は、左境界Ｘ＝ＸＭＩ
Ｎ，右境界Ｘ＝ＸＭＡＸ，上境界Ｙ＝ＹＭＡＸ，下境界
Ｙ＝ＹＭＩＮを持つ。より詳しくは、ＸＭＩＮはウィン
ドゥ４２内の一番左の画素（例えばｐ３）のＸ座標であ
り、ＸＭＡＸはウィンドゥ４２に接してウィンドゥ４２
のすぐ右に位置する画素（例えばｐ４）のＸ座標であり
、ＹＭＩＮはウィンドゥ４２内の一番下の画素（例えば
ｐ３）のＹ座標であり、ＹＭＡＸはウィンドゥ４２に接
してウィンドゥ４２のすぐ上に位置する画素（例えばｐ
４）のＹ座標である。もし、ウィンドゥ４２がスクリー
ン４０の右端あるいは上端に境界を置くなら、ＸＭＡＸ
は１２８０であり、ＹＭＡＸは１０２４である。

【０００９】図１に戻ると、ディスプレイ装置１２に供
給される画素データは、ビデオＲＡＭ（ＶＲＡＭ）１４
に記憶される。ＶＲＡＭはフレーム・バッファとも称さ
れている。ここに示す特定の実施例において、ＶＲＡＭ
１４に記憶された各画素は８ビットのデータより成る。各画素のビット数に等しい多数のプレーンを与えること
により、および図２のＹスクリーン位置の（すなわち１
０２３〜Ｙ）に対応する行アドレスと、図２のスクリー
ン位置に対応する列アドレスとを与えることにより、前
記画素データをＶＲＡＭ１４内に配置することができる
。あるいは、他のタイプのメモリ構成を用いることもで
きる。画素データをＶＲＡＭに構成する正確な方法は、
本発明とは無関係である。

【００１０】ＶＲＡＭ１４は画素データをライン１６を
経てルックアップ・テーブルＲＡＭ（ＲＡＭ（ＬＵＴｓ
））１８に供給する。図８に示すように、ＲＡＭ１８は
、ルックアップ・テーブル（ＬＵＴｓ）として機能する
、連続位置にある複数のグループＬＵＴ０〜ＬＵＴ７を
有し、その中の１つは、本発明の主題である選択論理回
路２０からのライン２２に供給された選択信号によって
選択される。図８に示すように、ルックアップ・テーブ
ルＬＵＴ０〜ＬＵＴ７の各々は、連続してアドレス指定
可能な２５６の位置を持ち、この位置のそれぞれは８ビ
ット長、すなわち１バイトのワードを記憶している。選択論理回路２０によって供給された選択信号と、ＶＲ
ＡＭ１４によって供給された画素データ信号との連結を
示す組合せアドレス信号は、ＲＡＭ（ＬＵＴｓ）１８内
の特定の位置を選択する。選択論理回路２０は、ライン
２２に３個の最上位ビットを与え、ルックアップ・テー
ブルＬＵＴ０〜ＬＵＴ７の１つを選択する。一方、ＶＲ
ＡＭ１４は、８個の最下位ビットを与え、選択されたテ
ーブルＬＵＴ０〜ＬＵＴ７内の特定の位置を選択する。必要なら、ＲＡＭ１８内のより少ないＬＵＴを与えるこ
ともできる。このようにして、テーブルＬＵＴ５〜ＬＵ
Ｔ７が除去でき、もし、３ビット選択信号の最上位ビッ
トが１ならば、他の２ビットの値にかかわらず、テーブ
ルＬＵＴ４を選択できる。

【００１１】この特定の実施例において、画素データは
ＶＲＡＭ１４から供給され、ＬＵＴ選択信号は選択論理
回路２０から、４画素同時に供給される。したがって、
図３に示すように、ＶＲＡＭ１４は、行に沿った４つの
隣接画素Ａ０〜Ａ３のグループに、画素データを同時に
供給する。一方、選択論理回路２０は、同時に、ライン
２２の選択信号を同じ４画素のグループに供給する。各
画素は、ＶＲＡＭ１４から８ビットの画素データを要求
し、選択論理回路２０から３ビットの選択データを要求
するので、ＶＲＡＭ１４は、ＲＡＭ１８に、各読出しサ
イクル毎に、４つの隣接画素Ａ０〜Ａ３を示す３２ビッ
トのデータを供給する。同様に、選択論理回路２０は、
各読出しサイクル毎に１２ビット（画素Ａ０〜Ａ３毎に
３ビット）の制御信号を供給する。ＶＲＡＭ１４が画素
データをＲＡＭ１８に４画素を一度に供給するので、Ｖ
ＲＡＭ１４からデータを読み出すときと、選択論理回路
２０から制御信号を読み出すために用いられるクロック
信号は、画素がスクリーン４０上で走査される周波数の
１／４である。

【００１２】ＲＡＭ１８は、ライン１６およびライン２
２上のアドレス信号によって選択されたワードを、ディ
ジタル・アナログ変換器（ＤＡＣ）３２に供給するが、
一度に１画素をライン３０上に出力する。出力線３４は
ＤＡＣ３２をディスプレイ装置１２に接続する。図１で
はそれぞれ１個のＶＲＡＭ１４，ＲＡＭ１８，およびＤ
ＡＣ３２を示しただけであるが、一般的には、標準シス
テムにおける３色出力（Ｒ　　Ｇ　　Ｂ）の各々に対し
て別個の要素が用いられる。図１には示していないが、
ディスプレイ装置１２はまた、グラフィック・システム
１０から適切な水平同期信号と垂直同期信号を受け取る
。

【００１３】選択論理信号２０は、単一の特定アプリケ
ーション用集積回路（ＡＳＩＣ）として好適に実現され
るが、他の実施形態ももちろん可能である。図４による
と、選択論理回路２０において、複数のエクステント・
レジスタ５０が用いられて、スクリーン４０に表示され
る８個のウィンドゥＷ０〜Ｗ７（図７参照）の各々のＸ
，Ｙの極値（最小値と最大値）を規定している。より詳
しくは、各ウィンドゥＷ０〜Ｗ７に対して、ウィンドゥ
の最小Ｘ座標値を記憶するＸＭＩＮレジスタ５２があり
、ウィンドゥの最大Ｘ座標値を記憶するＸＭＡＸレジス
タ５４があり（実際には最大Ｘ座標はウィンドゥに接し
てすぐ右の座標である）、ウィンドゥの最小Ｙ座標値を
記憶するＹＭＩＮレジスタ５６があり、ウィンドゥの最
大Ｙ座標値を記憶するＹＭＡＸレジスタ５８がある（実
際には最大Ｙ座標はウィンドゥに接してすぐ上の座標で
ある）。好適なシステムでは、総計３２個のレジスタ５
０が、８個のウィンドゥＷ０〜Ｗ７のエクステントを規
定するのに用いられる。エクステント・レジスタ５０に
記憶された信号の各々は、図１２のＸＭＩＮおよびＸＭ
ＡＸに対して示される１１ビット・フォーマットを有し
ている。

【００１４】図４において参照番号６２によって一般に
示されるＸおよびＹカウンタは、図６においてより詳細
に示されている。図６に示されているように、ライン７
４にＸカウントを供給するＸカウンタ１３２は、ＨＳＹ
ＮＣライン２４からリセット入力を受け取り、クロック
ライン２８からはインクリメント・カウント入力を受け
取る。ＨＳＹＮＣ２４は、スクリーン４０上の各水平走
査の開始時にパルスを搬送し、クロックライン２８は、
ＶＲＡＭ１４（図１）からの画素データの読出しと同期
して生成されたクロック信号を搬送する。これにより、
Ｘカウンタ１３２は、（もしＣＲＴディスプレイが用い
られるならば）ディスプレイ４０上の走査ビームの水平
掃引を実施させる出力をライン７４に供給する。

【００１５】ライン２８上のＣＬＯＣＫ信号は、ＶＲＡ
Ｍ１４からの画素データの読出しと同期して生成される
。上に述べたように、画素Ａ０〜Ａ３の連続するグルー
プに対するデータは、ＶＲＡＭ１４から４画素同時にパ
ラレルに読み出され、クロック信号周波数は、連続画素
がスクリーン４０に表示される周波数の１／４である。これにより、Ｘカウンタ１３２からのＸ出力は、図１１
に示すように９ビット・フォーマットを有し、そこでは
最下位ビット位置（Ｘ８）は、事実上、Ｘカウントの第
４の位置を示す。

【００１６】ライン７６にＹカウントを供給するＹカウ
ント１３４は、ＶＳＹＮＣライン２６からロード入力を
受け取り、カウンタ１３２のリセット入力に接続されて
いるＨＳＹＮＣライン２４からのデクリメント・カウン
ト入力を受け取る。ＶＳＹＮＣライン２６は、スクリー
ン４０上の第１（すなわち最上の）の左右走査の開始時
にパルスを搬送する。ロード入力でＶＳＹＮＣパルスを
受け取ると、カウンタ１３４は、スクリーン４０上の最
上ラインのすぐ上にあるＹ座標（この例では１０２４）
に対応する入力（別個に示していない）がロードされる
。このカウントは、カウンタ１３２のデクリメント・カ
ウント入力に供給されるライン２４上のＨＳＹＮＣ信号
により連続走査の開始時にデクリメントされる。。その
結果、Ｙカウンタ１３４は、１画素解像度を有する走査
ビームの下方垂直掃引を実施する。ポジション・カウン
タ論理回路６２のＸカウンタ１３２およびＹカウンタ１
３４からのライン７４およびライン７６は、水平方向に
４画素の解像度および垂直方向に１画素の解像度を有す
るスクリーン４０上の現ポジションの指示を与える。

【００１７】ＸＹ比較論理回路６０は、ＸＹカウンタ・
レジスタ６２によって指示された現ＸおよびＹポジショ
ンを、各エクステント・レジスタ５０の内容と比較する
。ＸポジションはＸエクステント・レジスタの内容と比
較され、ＹポジションはＹポジション・レジスタの内容
と比較される。これによって、ウィンドゥ選択論理回路
６４は、どのウィンドゥＷ０〜Ｗ７が、現ポジションを
含むか（含むとしたら）を決定する。

【００１８】図５に示すように、ＸＹ比較論理回路６０
は、各ウィンドゥに対し、ＸＭＩＮ比較器８６，ＸＭＡ
Ｘ比較器８８，ＹＭＩＮ比較器９０，およびＹＭＡＸ比
較器９２を有している。ＸＭＩＮ比較器８６は、入力と
して、Ｘカウンタ１３２からライン７４に供給される９
ビット・Ｘポジション信号と、そのウィンドゥに対して
ＸＭＩＮレジスタ５２からライン７８に供給されるＸＭ
ＩＮ信号（図１２）の９個の最重要ビットとを受け取る
。同様に、ＸＭＡＸ比較器８８は、入力として、ライン
７４のＸポジション信号とそのウィンドゥに対してＸＭ
ＡＸレジスタ５４からライン８０に供給されるＸＭＡＸ
信号（図１２）の９個の最上位ビットとを受け取る。ＸＭＩＮ比較器８６は、比較器への２つの入力が一致す
ると、ライン９４にＸＭＩＮ　　ＣＯＭＰＡＲＥ信号を
供給する。同様に、ＸＭＡＸ比較器８８は、２つの入力
が一致すると、ＸＭＡＸ　　ＣＯＭＰＡＲＥ信号をライ
ン９８に供給する。ＸＭＩＮ信号の２個の最下位ビット
（ＸＭＩＮ９とＸＭＩＮ１０）は、ＸＭＩＮ比較器８６
には送られず、その代わりライン９６に出力として供給
される。同様に、ライン８０上のＸＭＡＸ信号の２つの
最下位ビット（ＸＭＡＸ９とＸＭＡＸ１０）は、ＸＭＡ
Ｘ比較器８８には送られず、その代わりライン１００に
出力信号として供給される。

【００１９】ＹＭＡＸ比較器９２は、入力として、Ｙポ
ジション信号をＹカウンタ１３４からライン７６上に受
け取り、そのウィンドゥに対するＹＭＡＸ信号をＹＭＡ
Ｘレジスタ５８からライン８４上に受け取る。同様に、
ＹＭＩＮ比較器９０は、そのウィンドゥに対し、入力信
号として、Ｙポジション信号をＹカウンタ１３４からラ
イン７６上に受け取り、ＹＭＩＮ信号をＹＭＩＮレジス
タ５６からライン８２上に受け取る。上述のように、Ｙ
カウンタ１３４は、スクリーン４０上で走査が下方に進
行するにつれて、その最大値から連続的にデクリメント
される。Ｙカウンタによって指示されるＹポジションが
、ライン８４上のＹＭＡＸ信号によって指示されるウィ
ンドゥの上端に等しくなると、ＹＭＡＸ比較器９２は出
力を発生し、そのウィンドゥに対してＹ状態ラッチ１０
２をセットする。その後、ライン７６上のＹポジション
信号が、ライン８２上のＹＭＩＮ信号によって指示され
るウィンドゥの下端に等しい値にデクリメントされると
、ＹＭＩＮ比較器９０は出力を発生し、Ｙ状態ラッチ１
０２をリセットする。

【００２０】このように、各ウィンドゥに対し、そのウ
ィンドゥに対する状態ラッチ１０２は、対応ライン１０
４上にＹ状態信号を発生し、現ポジションがウィンドゥ
のＹ境界の範囲内にあることを示す。この信号は、その
ウィンドゥに対するライン９４，９６，９８，および１
００上の信号と共に、ウィンドゥ選択論理回路６４に送
られる。

【００２１】図１３は、各ウィンドゥＷ０〜Ｗ７につい
て反復されるウィンドゥ選択論理回路６４の一部を示し
ている。図１３に示した回路において、画素ラッチ論理
回路１０６は、ライン９４上のＸＭＩＮ　　ＣＯＭＰＡ
ＲＥ信号，ライン９８上のＸＭＡＸ　　ＣＯＭＰＡＲＥ
信号，ライン９６上のＸＭＩＮ９信号，ＸＭＩＮ１０信
号，およびライン１００上のＸＭＡＸ９信号，ＸＭＡＸ
１０信号に応答し、同時に処理される各画素Ａ０〜Ａ３
に関連する個々のラッチ１０８，１１０，１１２，およ
び１１４のセットとリセットを制御する。より詳しくは
、各画素ラッチは、対応するＸＭＩＮレジスタ５２から
のライン７８上のＸＭＩＮ信号、およびＸＭＡＸレジス
タ５４からのライン８０上のＸＭＡＸ信号によって指示
されるウィンドゥのＸ境界の範囲内に画素があるか否か
を示す。上述したように、Ｘカウントは、スクリーン４
０上に表示された全４個の画素に対してインクリメント
される。ＸＹ比較論理回路６０からのライン９４上のＸ
ＭＩＮ　　ＣＯＭＰＡＲＥ信号は、画素Ａ０〜Ａ３の内
の１つと一致する左ウィンドゥ境界（すなわちウィンド
ゥの一番左の画素）の発生を示す。この左ウィンドゥ境
界は、ライン９６上に供給されたＸＭＩＮ信号の最下位
ビットＸＭＩＮ９とＸＭＩＮ１０によって指示されてい
る。画素ラッチ論理回路１０６は、ライン９４上のＸＭ
ＩＮ　　ＣＯＭＰＡＲＥ信号に応答し、ＸＭＩＮ９とＸ
ＭＩＮ１０の値に従って、１以上の画素ラッチ１０８〜
１１４をセットする。もしＸＭＩＮ９とＸＭＩＮ１０が
０ならば、左ウィンドゥ境界は画素Ａ０に一致し、画素
ラッチ１０８〜１１４のすべてはセットされる。一方、
もしＸＭＩＮ９とＸＭＩＮ１０が共に１ならば、左ウィ
ンドゥ境界は画素Ａ３に一致し、画素Ａ３だけがウィン
ドゥ内の画素だから、画素Ａ３ラッチ１１４のみがセッ
トされる。同様にして、もしＸＭＩＮ９が０でＸＭＩＮ
１０が１ならば、ラッチ１１０〜１１４がセットされる
。一方、もしＸＭＩＮ９が１でＸＭＩＮ１０が０ならば、
ラッチ１１２と１１４がセットされる。ライン２８上の
クロック信号の現サイクルでセットされないラッチは、
次のサイクルでセットされる。これは、クロック・サイ
クルで処理される画素は、左ウィンドゥ境界の右よりも
もっと遠くにあるからである。

【００２２】同様にして、ライン９８上でのＸＭＡＸ　
　ＣＯＭＰＡＲＥ信号の発生に呼応して、画素ラッチ論
理回路１０６は、ライン１００上のＸＭＡＸ９とＸＭＡ
Ｘ１０の値に応じて、１以上の画素ラッチ１０８〜１１
４をリセットする。もしＸＭＡＸ９とＸＭＡＸ１０が共
に０ならば、右ウィンドゥ境界（すなわちウィンドゥの
右に接する一番左の画素）は、画素Ａ０に一致する。画
素Ａ０〜Ａ３はすべてウィンドゥの外にあるから、画素
ラッチ論理回路１０８〜１１４は、その結果すべてリセ
ットされる。一方、もしＸＭＡＸ９とＸＭＡＸ１０が共
に１ならば、画素Ａ０〜Ａ２はウィンドゥの内にあり、
画素Ａ３は外にある。画素ラッチ論理回路１０６は、そ
の結果、画素Ａ３ラッチ１１４を直ちにリセットし、次
のクロックサイクルで残りのラッチ１０８〜１１２をリ
セットする。画素ラッチ論理回路１０６の内の適切な手
段は、左および右ウィンドゥ境界が画素Ａ０〜Ａ３と同
じグループあるいは隣接のグループの内で発生する状況
を処理するように設けられている。画素ラッチ１０８〜
１１４は、個々のＡＮＤゲート１１６，１１８，１２０
，および１２２に出力を供給し、これらゲートのそれぞ
れは、Ｙ　　ＣＯＮＤＩＴＩＯＮライン１０４から入力
を受ける。ＡＮＤゲート１１６〜１２２はライン１２４
，１２６，１２８，および１３０上に、個々の画素Ａ０
〜Ａ３が問題のウィンドゥ内にあるか否かを示す出力Ｂ
０〜Ｂ３を供給する。８個のウィンドゥＷ０〜Ｗ７があ
るので、ウィンドゥ選択論理回路６４は、総計３２の出
力、すなわちＡ０〜Ａ３の各画素につき８個の２進出力
を発生する。

【００２３】図９によれば、個々のプログラマブル優先
度レジスタ７０は、本実施例で与えられた８個のウィン
ドゥＷ０〜Ｗ７に割り当てられた相対優先度Ｐ（０）〜
Ｐ（７）を示す信号を記憶する。優先度Ｐ（０）〜Ｐ（
７）は、その範囲を０と７の間とし、数字が大きいほど
優先度が高いものとする。優先度選択論理回路６６は、
ウィンドゥ選択論理回路６４と優先度レジスタ７０とか
らの信号に応答し、選択されたウィンドゥＷ（ｉ）に関
連する優先度Ｐ（ｉ）から、そのような割り当て優先度
Ｐ（ｉ）の一番高いものを選択する。優先度選択論理回
路６６からの１２ビット出力は、同時処理がなされてい
る４つの画素Ａ０〜Ａ３のそれぞれに対して、選択され
た優先度Ｐ（ｉ）を示す。もし、Ｗ０〜Ｗ７のウィンド
ゥすべてが特定画素Ａ０〜Ａ３を含まないならば、優先
度選択論理回路６６によってその画素に対して生成され
た優先度Ｐ（ｉ）は、優先度レジスタ７０に含まれる最
も低い割り当て優先度である。

【００２４】ウィンドゥＷ０〜Ｗ７は、もし２以上のウ
ィンドゥが同じ割り当て優先度を優先度レジスタ７０の
中に記憶しているときに、独自の選択を行えるように、
ディフォルト優先度が割り当てられている。たとえば、
ウィンドゥＷ７には最高のディフォルト優先度を、ウィ
ンドゥＷ６には次に高いディフォルト優先度をというよ
うに割り当て、ウィンドゥＷ０は最低のディフォルト優
先度を持つ。すでに説明したように、これらのディフォ
ルト優先度は、２以上のウィンドゥが、同じプログラム
優先度を持つ現ポジションを含むときにのみ使用される
。

【００２５】図１０も参照すると、個々のプログラマブ
ルＬＵＴレジスタ７２は、ウィンドゥＷ０〜Ｗ７に個々
に割り当てられたＲＡＭ１８のルックアップ・テーブル
ＬＵＴ０〜ＬＵＴ７を識別する信号Ｌ（０）〜Ｌ（７）
を記憶する。２以上のウィンドゥＷｉが同じプログラム
優先度Ｐ（ｉ）を、優先度レジスタ７０に記憶させるこ
とができるのと同様に、２以上のウィンドゥＷｉは、ま
た、ＲＡＭ１８の中に同じ割り当てルックアップ・テー
ブルＬＵＴｉを持つことができる。ＬＵＴ選択論理回路
６８は、優先度選択論理回路６６から、現ポジションを
含むウィンドゥに関連する最高優先度を示す信号Ｐ（ｉ
）に応答し、および優先度レジスタ７０とＬＵＴレジス
タ７２からの信号に応答して、最高優先度に関連するル
ックアップ・テーブルＬＵＴｉを識別する信号Ｌ（ｉ）
をライン２２上に発生する。ＬＵＴ選択論理回路６８は
、これを行うために、優先度選択論理回路６６と優先度
レジスタ７０からの優先度信号Ｐ（ｉ）を用い、窓対割
り当て優先度の相互参照を生成して、対応するウィンド
ゥＷｉを識別する。ＬＵＴ選択論理回路６８は、ＬＵＴ
レジスタ７２を用いて対応するＬＵＴ識別子Ｌ（ｉ）を
獲得する。Ｌ（ｉ）はライン２２の出力である。この３
ビット信号は、ライン２２を経て、付加的アドレスビッ
トとしてＲＡＭ１８に供給され、ＲＡＭ内の特定ルック
アップ・テーブルＬＵＴ０〜ＬＵＴ７を選択する。これ
らの動作は、ライン２８上のＣＬＯＣＫ信号の各サイク
ル毎に、４画素Ａ０〜Ａ３の各々に対して、すなわちラ
イン２２上の総計１２ビット出力に対して、パラレルに
行われる。

【００２６】上述のように、２以上のウィンドゥＷ０〜
Ｗ７は、優先度レジスタ７０に記憶された同じ割り当て
優先度を持つことができる。このような例においては、
優先度選択論理回路６６から受け取った優先度Ｐ（ｉ）
を、特定のウィンドゥＷｉに関係づけるのは不可能であ
る。選択された優先度が２以上のウィンドゥに関係づけ
られる固有のＬＵＴ選択を与えるために、ＬＵＴ選択論
理回路６８は、選択された優先度Ｐ（ｉ）を持つ最大番
号の付されたウィンドゥに割り当てれたＬＵＴを選択す
る。

【００２７】図７はスクリーン４０が重なり合う複数の
ウィンドゥを含む、代表的な状況を示す。図７において
は、識別子Ｐｉは特定のウィンドゥＷｉに関連する優先
度を示し、一方、識別子ＬｉはウィンドゥＷｉに関連す
る、ＲＡＭ１８の特定のルックアップ・テーブルＬＵＴ
ｉを示す。このように、図７においては、ウィンドゥＷ
０は、３の優先度Ｐ（０）を有し、ルックアップ・テー
ブルＬＵＴ１に関連する。一方、ウィンドゥＷ１は、２
つの内の優先度Ｐ（１）を有し、ＲＡＭ１８内のルック
アップ・テーブルＬＵＴ３に関連する。これらの優先度
およびルックアップ・テーブルは、優先度レジスタ７０
に次の値Ｐ（ｉ）を記憶し、次の値をＬＵＴレジスタ７２に記憶することによって、
ウィンドゥＷ０〜Ｗ７に割り当てられる。

【００２８】エクステント・レジスタ５０，優先度レジ
スタ７０，およびＬＵＴレジスタ７２は、プログラム制
御の下にロードされ、適当な時、例えば、ＶＳＹＮＣパ
ルスの間や、あるいは画素が走査されない帰線消去期間
の間に変更される。

【００２９】好適なシステムにおいては、ＸＹ比較論理
回路６０，ウィンドゥ選択論理回路６４，優先度選択論
理回路６６，およびＬＵＴ選択論理回路６８は、それぞ
れクロック論理回路であり、ライン２８上のクロック信
号によってタイミングを取り、１クロック・サイクルか
ら生成される入力に続く出力を持つ。各論理ユニットは
レジスタの出力を、パイプラインの次のユニットへ渡す
前にラッチする。このパイプライン・アーキテクチャと
タイミング方式の結果、ライン２２上のＬＵＴ選択信号
は、ＣＬＯＣＫ信号２８の４サイクル、すなわち１６画
素によって、ライン７４と７６上の現ポジション信号を
追跡する。ライン２２上の出力信号が、ＶＲＡＭ１４か
らの画素データの読出しと適切に同期するのを確保する
ために、カウンタ１３２と１３４はパイプライン内で生
じる遅延を補償するように制御される。

【００３０】上に説明された実施例には変形が可能であ
ることが、当業者には明らかであろう。本実施例が８個
のウィンドゥやルックアップ・テーブルに適用される一
方で、所望するなら、違った数の要素に適用できる。さ
らに、パレット選択論理回路が好適に４画素を一度に処
理しているが、この並行処理は、最も広い形態では本発
明の本質的な要素ではない。加えて、プログラムされた
優先度の代わりに、ウィンドゥはその識別子によって決
定される固定優先度を持つことができる。また、走査は
、水平的ではなく垂直に実行することができる。

【００３１】上述した選択論理回路の好適な使用は、画
素データが与えられるルックアップ・テーブルを選択す
ることであるが、それは唯一の使用方法ではない。より
一般的には、開示された選択論理回路は、特定の画素を
含む最高優先度ウィンドゥに関連する情報を識別、ある
いは供給するデータ信号を生成するのに用いることがで
きる。そのような場合は、レジスタ７２には、ウィンド
ゥに関連するデータ信号がロードされる。

【００３２】

【発明の効果】本発明によれば、パレット情報を記憶す
るビデオメモリ中に、余分のプレーンを要求することな
く、マルチ・ウィンドゥ・システムにおいて、マルチ・
パレット・ルックアップ・テーブル（ＬＵＴｓ）を選択
するシステムを提供することができる。

【図面の簡単な説明】

【図１】本発明を使用したグラフィック・システムとそ
れに付随するディスプレイを示す略ブロック図である。

【図２】図１のディスプレイのスクリーンを示す略図で
ある。

【図３】図１のシステムにおいて同時に処理される画素
グループを示す部分拡大図である。

【図４】図１のシステムの選択論理回路を示す略ブロッ
ク図である。

【図５】図４の選択論理回路のＸＹ比較論理回路の代表
的部分を示す略ブロック図である。

【図６】図４の選択論理回路のＸＹカウンタ部分を示す
略ブロック図である。

【図７】オーバーラップ・ウィンドゥと、割り当てられ
た優先度およびＬＵＴを示すディスプレイ・スクリーン
を示す図である。

【図８】図１のＬＵＴを示す略ブロック図である。

【図９】図４のブロック図で示された優先度レジスタの
構成を示す図である。

【図１０】図４のブロック図で示されたＬＵＴレジスタ
の構成を示す図である。

【図１１】図６のＸカウンタによって与えられるＸカウ
ント信号のビット・フォーマットを示す図である。

【図１２】図４のＸＭＩＮレジスタとＸＭＡＸレジスタ
によって与えられるＸＭＩＮ信号とＸＭＡＸ信号のビッ
ト・フォーマットを示す図である。

【図１３】図４のブロック図で示したウィンドゥ選択論
理回路の一部を示す略ブロック図である。

【符号の説明】

１２　　ディスプレイ装置１４　　ＶＲＡＭ１８　　ＲＡＭ２０　　選択論理回路３２　　ＤＡＣ５０　　エクステント・レジスタ６０　　ＸＹ比較論理回路６２　　ＸＹカウンタ・レジスタ６４　　ウィンドゥ選択論理回路６６　　優先度選択論理回路６８　　ＬＵＴ選択論理回路７０　　優先度レジスタ７２　　ＬＵＴレジスタ

Claims

【特許請求の範囲】

【請求項１】ディスプレイにマルチ・ウィンドゥを与え
るグラフィック・システムであって、前記ウィンドゥの
各々は、前記ディスプレイ上の規定された境界と、それ
に関連するデータ信号を有し、前記ウィンドゥは、割り
当てられた相対優先度によってランク付けされる、グラ
フィック・システムにおいて、前記ディスプレイ上の特
定のポジションに前記データ信号の１つを選択するに際
し、前記ウィンドゥの各々の境界を示す値を記憶するス
テップと、前記ディスプレイ・ポジションを示す信号を
生成するステップと、前記記憶された値によって示され
る境界が、前記ディスプレイ・ポジションを含む複数の
ウィンドゥを選出するステップと、最高優先度を有する
選択されたウィンドゥに関連するデータ信号を選択する
ステップとを含むグラフィック・システムにおけるデー
タ信号選択方法。
【請求項２】前記ディスプレイ・ポジションが、Ｘ，Ｙ
デカルト座標によって規定され、前記生成信号が、前記
ディスプレイ・ポジションのＸ，Ｙ座標を示し、前記ウ
ィンドゥの各々が、前記記憶された値によって示される
Ｘ，Ｙの最小値と最大値を持つ長方形のウィンドゥであ
る、請求項１記載のデータ信号選択方法。
【請求項３】前記ウィンドゥ選択ステップが、前記ディ
スプレイ・ポジションのＸ，Ｙ座標を、前記ウィンドゥ
の各々のＸ，Ｙの最小値および最大値と比較するステッ
プを含む、請求項２記載のデータ信号選択方法。
【請求項４】前記ウィンドゥに割り当てられた前記優先
度が、プログラマブル・レジスタに記憶される、請求項
１記載のデータ信号選択方法。
【請求項５】前記ウィンドゥに関連する前記データ信号
が、プログラマブル・レジスタに記憶される、請求項１
記載のデータ信号選択方法。
【請求項６】前記データ信号は、前記ウィンドゥに関連
する個々のパレット・ルックアップ・テーブルを識別し
、前記選択された識別子に従ってルックアップ・テーブ
ルを選択するステップを更に含む、請求項１記載のデー
タ信号選択方法。
【請求項７】前記ディスプレイ・ポジションに対応する
画素データを、前記選択ルックアップ・テーブルに与え
るステップを更に含む、請求項６記載のデータ信号選択
方法。
【請求項８】複数のディスプレイ・ポジションに対する
データ信号が、同時に選択される、請求項１記載のデー
タ信号選択方法。
【請求項９】前記第２の選択ステップが、選択されたウ
ィンドゥの優先度を決定し、前記決定された優先度の最
高値を選択するステップを含む、請求項１記載のデータ
信号選択方法。
【請求項１０】前記第２の選択ステップが、前記選択さ
れた優先度に関連するウィンドゥを決定し、前記ウィン
ドゥに関連するデータ信号を選択するステップを更に含
む、請求項９記載のデータ信号選択方法。
【請求項１１】ディスプレイ上にマルチ・ウィンドゥを
与えるグラフィック・システムであり、前記ウィンドゥ
の各々は、前記ディスプレイ上の規定された境界と、そ
れに関連するデータ信号を有し、前記ウィンドゥは、割
り当てられた相対優先度によってランク付けされる、グ
ラフィック・システムにおいて、前記ディスプレイ上の
特定のポジションに前記データ信号の１つを選択する装
置であって、前記ウィンドゥの各々の境界を示す値を記
憶する手段と、前記ディスプレイ・ポジションを示す信
号を生成する手段と、前記記憶手段と前記信号生成手段
とに応答し、境界が前記ディスプレイ・ポジションを含
む複数のウィンドゥを選出する手段と、最高優先度を有
する選択されたウィンドゥに関連するデータ信号を選択
する手段とを有する、グラフィック・システムにおける
データ信号選択装置。
【請求項１２】ディスプレイ・ポジションが、Ｘ，Ｙデ
カルト座標によって規定され、前記生成信号が、前記デ
ィスプレイ・ポジションのＸ，Ｙ座標を示し、前記ウィ
ンドゥの各々が、前記記憶された値によって示されるＸ
，Ｙの最小値と最大値を持つ長方形ウィンドゥである、
請求項１１記載のデータ信号選択装置。
【請求項１３】前記ウィンドゥ選択手段が、前記ディス
プレイ・ポジションのＸ，Ｙ座標を、前記ウィンドゥの
各々のＸ，Ｙの最小値および最大値と比較する手段を有
する、請求項１２記載のデータ信号選択装置。
【請求項１４】前記ウィンドゥに割り当てられた前記優
先度を記憶する個々のプログラマブル・レジスタを有す
る、請求項１１記載のデータ信号選択装置。
【請求項１５】前記ウィンドゥに関連する前記データ信
号を記憶する個々のプログラマブル・レジスタを有する
、請求項１１記載のデータ信号選択装置。
【請求項１６】前記データ信号は、前記ウィンドゥに関
連する個々のパレット・ルックアップ・テーブルを識別
し、複数のルックアップ・テーブルと、前記選択された
データ信号に従って前記ルックアップ・テーブルの１つ
を選択する手段とを有する、請求項１１記載のデータ信
号選択装置。
【請求項１７】前記ディスプレイ・ポジションに対応す
る画素データを記憶するビデオ・メモリと、前記メモリ
からの前記画素データを前記選択ルックアップ・テーブ
ルに与える手段を有する、請求項１６記載のデータ信号
選択装置。
【請求項１８】前記データ信号選択手段がデータ信号を
、複数のディスプレイ・ポジションに同時に選択する、
請求項１１記載のデータ信号選択装置。