[go: up one dir, main page]

JPH04262593A - 多層配線構造体およびその製造方法とその用途 - Google Patents

多層配線構造体およびその製造方法とその用途

Info

Publication number
JPH04262593A
JPH04262593A JP3023106A JP2310691A JPH04262593A JP H04262593 A JPH04262593 A JP H04262593A JP 3023106 A JP3023106 A JP 3023106A JP 2310691 A JP2310691 A JP 2310691A JP H04262593 A JPH04262593 A JP H04262593A
Authority
JP
Japan
Prior art keywords
thermal expansion
low thermal
polyimide
film
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3023106A
Other languages
English (en)
Inventor
Rie Tawata
田綿　理恵
Shunichi Numata
俊一 沼田
Takao Miwa
崇夫 三輪
Koji Fujisaki
藤崎　康二
Takae Ikeda
池田　孝栄
Yoshiaki Okabe
義昭 岡部
Hisae Shimanogi
嶋之木　久恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3023106A priority Critical patent/JPH04262593A/ja
Priority to KR1019910024345A priority patent/KR920017528A/ko
Priority to DE69225418T priority patent/DE69225418T2/de
Priority to EP92102530A priority patent/EP0499986B1/en
Publication of JPH04262593A publication Critical patent/JPH04262593A/ja
Priority to US08/463,562 priority patent/US5570506A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759—Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ポリイミドを絶縁層と
する多層配線に係り、特に、低熱膨張性ポリイミドを層
間絶縁膜とすることによる低熱応力化と、導体／絶縁膜
，絶縁膜／導体、又は絶縁膜間界面の優れた接着信頼性
を合わせ持った多層配線に関する。
【０００２】
【従来の技術】ポリイミド系樹脂は、耐熱性，耐薬品性
，絶縁性に優れ、誘電率が低いことから多層配線板の層
間絶縁膜材として用いられている。しかし、従来のポリ
イミドは、層間絶縁膜として用いた場合、加熱硬化後の
熱応力、即ち基板や配線材料とポリイミドとの熱膨張率
差に起因する応力から生じるクラックや密着不良などが
問題である。これを避けるためには、基板や配線材料と
できるだけ近い熱膨張率を有することが望ましい。そこ
で特開昭６１−１７６１９６号公報に記載の様に、ロッ
ドライクな構造を有するために熱膨張率が２×１０−５
Ｋ−１以下と基板や配線材料に近い熱膨張率を有する低
熱膨張性ポリイミドを絶縁膜として適用することが有用
である。ところが、完全硬化された低熱膨張性ポリイミ
ドを用いた絶縁層に、何らかの処理を施さずに直接、他
の基材を形成した場合、上記ポリイミドの密着性が非常
に低いために、絶縁層と絶縁層または、絶縁層と配線金
属の界面で剥離が生じ信頼性の面で問題である。このよ
うな問題を解決する１つの方法として、特開平１−２４
５５８６　号公報においては、導体と絶縁体の密着性向
上のために、絶縁体が導体と接する高熱膨張性樹脂とそ
れに接する低熱膨張樹脂の２層から成るフレキシブルプ
リント板が記載されている。しかし、モジュール用配線
基板や、多層フレキシブル配線基板，ＬＳＩ多層配線の
ような、複数の絶縁膜層と複数の導電体パターンからな
る多層配線を有する多層配線基板においては、導体／ポ
リイミド界面のほかに基板／ポリイミド，ポリイミド／
ポリイミド界面においても、高密着性が要求される為に
、低熱膨張性と各種界面の高接着性を同時に満たす新た
な解決策を講ずる必要があった。
【０００３】密着性の低いポリイミドを積層する方法と
しては、特開昭５７−８３４３２号公報に示されるよう
な、ＦＥＰを熱融着性の接着剤として用いる方法も考案
されているが、その耐熱性（特に軟化点及び融点）はポ
リイミドよりも低く、ポリイミドの優れた耐熱性を発揮
することができない。
【０００４】また、特公昭５７−５２２９号公報記載の
ような、半硬化ポリアミック酸フィルムを用いて、硬化
したポリイミド同士積層する方法も考案されているが、
完全硬化後の低熱膨張性ポリイミドに関しては、接着性
の向上はほとんど認められない。
【０００５】特開昭６２−２２７９６３号公報記載のよ
うなシリコン変性ポリイミドは、ガラスやシリコン基板
などに対する密着性の高くなることが知られている。し
かし、硬化したシリコン変性低熱膨張性ポリイミド上に
低熱膨張性ポリイミドを形成した場合、ポリイミド絶縁
膜同士の密着力が低いという点で問題が有る。
【０００６】このように、何種類もの界面が存在するよ
うな多層配線板の形成にあたっては、従来の方法では、
全ての界面における高密着性と低熱膨張性を同時に満足
させることができなかった。
【０００７】
【発明が解決しようとする課題】上記のように、低熱膨
張性ポリイミドを層間絶縁膜として多層配線構造を形成
することは困難であった。
【０００８】本発明の目的は、低熱膨張性ポリイミドを
用いた多層配線構造を形成する際に、低熱膨張性を保持
しつつポリイミドに関する各種界面の密着性を向上させ
ることで、信頼性に富んだ多層配線を行なうことにある
。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、低熱膨張性高分子層及び導電体パターン層の上下に
、フレキシブルで接着性にすぐれた絶縁性薄膜を介在さ
せた構成を提供することにより、信頼性にすぐれた多層
配線構造体を提供することができる。本発明の要旨を次
に述べる。
【００１０】本発明の第１は複数の導電体パターン層と
、複数の低熱膨張性高分子絶縁膜層とからなる多層配線
構造体において、絶縁膜である低熱膨張性高分子の熱膨
張係数が２×１０−５Ｋ−１〜４×１０−６Ｋ−１であ
り、該低熱膨張性高分子膜絶縁層及び導電体パターン層
の上下に主鎖に屈曲性の大きな結合を少なくとも一つ持
つフレキシブルな骨格のポリイミド膜が形成されている
ことを特徴とする多層配線構造体を提供する。該発明の
低熱膨張性高分子絶縁膜とは、例えば低熱膨張性ポリイ
ミド，芳香族ヘテロ環ポリマが有用である。また、前記
のフレキシブルで接着性にすぐれたポリイミド膜は、半
硬化状態で用いるのが最も望ましいが、完全に硬化され
た膜上に金属配線パターン層を形成する必要がある場合
には完全硬化された界面改質膜上に配線を施した上に再
び高接着性薄膜を半硬化状態で形成し、その後低熱膨張
性高分子絶縁膜を形成すれば問題なく多層配線構造体を
提供できる。
【００１１】本発明の第２は、複数の導電体パターン層
と、複数の低熱膨張性高分子絶縁膜層からなる多層配線
構造において、導電体パターン層および低熱膨張性高分
子絶縁膜層の上下にポリマ膜が形成され、かつ導電体パ
ターン層あるいは低熱膨張性高分子絶縁膜層と該ポリイ
ミド膜とのピール接着強度が２００ｇ／ｃｍ〜１０００
ｇ／ｃｍで、該ポリイミド膜の耐熱性が空気中で減量開
始温度が４００℃〜６００℃であることを特徴とする多
層配線構造体を提供する。
【００１２】本発明の第３は、低熱膨張性高分子層及び
導電体パターン層の上下に、フレシブルで接着性にすぐ
れた絶縁性薄膜を介在させた構成を含む多層配線構造体
の製造方法を提供する。
【００１３】本発明の第４は、低熱膨張性高分子層及び
薄電体パターン層の上下に、フレシブルで接着性にすぐ
れた絶縁性薄膜を介在させた構成を含む多層配線構造体
を利用した多層フレキシブルプリント板，高密度多層配
線基板，半導体装置を提供する。
【００１４】本発明において、低熱膨張性高分子層は、
熱膨張係数が２×１０−５Ｋ−１〜４×１０−６Ｋ−１
の高分子であり、式
【００１５】
【化１３】
【００１６】及び／または
【００１７】
【化１４】
【００１８】で表わされる化学構造単位を有するポリイ
ミド，ポリベンズイミダゾール，ポリベンズオキサゾー
ル，ポリベンズチアゾール，ポリピロロンなどの芳香族
ヘテロ環ポリマなどがある。
【００１９】ここで用いる低熱膨張性ポリイミドは
【０
０２０】
【化１５】
【００２１】及び／または
【００２２】
【化１６】
【００２３】（ただし、Ｒはアルキル基，フッ素化アル
キル基，アルコキシル基，フッ素化アルコキシル基，ア
シル基，ハロゲンから選ばれ、ｌは０〜４の整数、ｍは
０〜２の整数、ｎは０〜３の整数である。）から構成さ
れている。
【００２４】また、ポリイミド分子の構成単位は次の式
から選ばれる。
【００２５】
【化１７】
【００２６】（式中、Ｒはアルキル基，フッ素化アルキ
ル基，アルコキシル基，フッ素化アルコキシル基，アシ
ル基，ハロゲンから選ばれ、ｋは０〜３の整数、ｌは０
〜４の整数、ｍは０から２の整数、ｎは０〜３の整数で
ある。）このポリイミド分子に、さらに、他のポリマー
をブレンド、あるいは共重合させたものであってもよい
。
【００２７】このような骨格を持つポリイミドは芳香族
アミノジカルボン酸誘導体の単独重合、または芳香族ジ
アミン、もしくは芳香族ジイソシアナートと芳香族テト
ラカルボン酸誘導体との反応によって得ることができる
。
【００２８】テトラカルボン酸誘導体は、エステル，酸
無水物，酸塩化物がある。酸無水物を用いると、合成上
望ましい。合成反応は、一般的には、Ｎ−メチルピロリ
ドン，ジメチルホルムアミド，ジメチルアセトアミド，
ジメチルスルホキサイド，硫酸ジメチル，スルホラン，
ブチロラクトン，クレゾール，フェノール，ハロゲン化
フェノール，シクロヘキサノン，ジオキサン等の溶媒中
で、０〜２００℃の範囲で行われる。
【００２９】本発明で用いられるジアミノカルボン酸誘
導体は、４−アミノフタル酸、４−アミノ−５−メチル
フタル酸、４−（ｐ−アニリノ）−フタル酸、４−（３
，５−ジメチル−４アニリノ）フタル酸など、あるいは
これらのエステル，酸無水物，酸塩化物などが挙げられ
る。
【００３０】芳香族ジアミンには、次のものが挙げられ
る。ｐ−フェニレンジアミン、２，５−ジアミノトルエ
ン、２，５−ジアミノキシレン、ジアミノデュレン（２
，３，５，６−テトラメチル−ｐ−フェニレンジアミン
）、２，５−ジアミノベンゾトリフルオライド、２，５
−ジアミノアニソール、２，５−ジアミノアセトフェノ
ン、２，５−ジアミノベンゾフェノン、２，５−ジアミ
ノジフェニル、２，５−ジアミノフルオロベンゼン、ベ
ンジジン、ｏ−トリジン、ｍ−トリジン、３，３′−ジ
メトキシベンジジン、３，３′，５，５′−テトラメチ
ルベンジジン、３，３′−ジ（トリフルオロメチル）ベ
ンジジン、３，３′−ジアセチルベンジジン、３，３′
−ジフルオロベンジジン、オクタフルオロベンジジン、
４，４′−ジアミノターフェニル、４，４′−ジアミノ
クオータフェニル。
【００３１】またこれらのジイソシアネート化合物も同
様に使用できる。
【００３２】テトラカルボン酸誘導体としては、ピロメ
リット酸、メチルピロメリット酸、ジメチルピロメリッ
ト酸、ジ（トリフルオロメチル）ピロメリット酸、３，
３′，４，４′−ビフェニルテトラカルボン酸、ｐ−（
３，４−ジカルボキシフェニル）ベンゼン、またはこれ
らの酸無水物、酸塩化物、エステルなどが挙げられる。
【００３３】また、Ｓｉ，ＳｉＯ２　，Ａｌ，ＳｉＮ等
の基板への接着性向上の為に、一般式
【００３４】
【化１８】
【００３５】または
【００３６】
【化１９】（Ｒ１，Ｒ３、は一価の有機基、Ｒ２，Ｒ４
は二価の有機基、ｐ，ｑは１
【００３７】より大きい整数。）で示されるジアミノシ
ロキサンを芳香族ジアミンの一部に用いてもよい。
【００３８】本発明の高接着性薄膜は、主鎖に屈曲性の
大きな結合−Ａｒ−Ｘ−Ａｒ−（Ｘは屈曲性の大きな二
価の有機基）を少なくとも１つ以上持ったフレキシブル
な骨格を有し、低熱膨張性ポリイミドの高耐熱性を十分
に発揮しうる高分子膜であり、ベンゾオキサゾール系樹
脂、ベンゾチアゾール系樹脂、マレイミド系樹脂及び以
下のモノマからなるポリイミドである。芳香族ジアミン
として４，４′−ジアミノジフェニルエーテル、４，４
′−ジアミノジフェニルスルホン、４，４′−ジアミノ
ジフェニルメタン、４，４′−ジアミノジフェニルサル
ファイド、４，４″−ジアミノジシクロヘキシルメタン
、４，４′−ビス（パラアミノフェノキシ）ビフェニル
、４，４′−ビス（メタアミノフェノキシ）ジフェニル
スルホン、２，２′−ビス｛４−（パラアミノフェノキ
シ）フェニル｝プロパン、３，３′−ジメチル−４，４
′−ジアミノジフェニルメタン、２，２−ビス｛４−（
パラアミノフェノキシ）フェニル｝ヘキサフルオロプロ
パン、４，４′−ジアミノベンゾフェノン、４，４′−
ビス（パラアミノフェノキシ）ジフェニルスルホン、４
，４′−ジチオジアニリン等が挙げられる。酸二無水物
としては、３，３′，４，４′−ベンゾフェノンテトラ
カルボン酸二無水物、２，２−ビス｛４−（３，４−ジ
カルボキシフェノキシ）フェニル｝プロパン酸二無水物
、２，２−ビス｛４−（３，４−ジカルボキシフェノキ
シ）フェニル｝ヘキサフルオロプロパン酸二無水物、３
，３′，４，４′−ジフェニルエーテルテトラカルボン
酸二無水物、３，３′，４，４′−ジフェニルスルホン
テトラカルボン酸二無水物、２，２−ビス（３，４−ジ
カルボキシフェニル）プロパン酸二無水物、２，２−ビ
ス（３，４−ジカルボキシフェニル）ヘキサフルオロプ
ロパン酸二無水物等が挙げられる。前述の芳香族ジアミ
ンを用いた場合は、酸二無水物としてピロメリット酸二
無水物あるいは、３，３′，４，４′−ビフェニルテト
ラカルボン酸二無水物を用いてもよい。
【００３９】本発明では、高接着性薄膜の薄膜を、低熱
膨張性ポリイミド膜厚の２０％以下とすることが必要で
ある。高接着性薄膜用のポリイミドは、主鎖の骨格がフ
レキシブルであるために熱膨張率が大きい。従って、絶
縁層内における高接着性薄膜の存在量が大きくなると、
全体としての低熱膨張性が失われてしまうために、該薄
膜は、出来る限り薄く形成することが望ましい。
【００４０】
【作用】フレキシブルな骨格を有するポリイミド膜は、
下層を完全に硬化した後に上層を形成する場合、ロッド
ライクな構造を有する低熱膨張性ポリイミド膜同士に比
べ非常に密着力が高い。これはフレキシブルな骨格のポ
リイミドがロッドライクな骨格のポリイミドよりも分子
レベルでの絡み合い等が生じやすく、厚い拡散層を形成
するためと考えられる。従って、低熱膨張性ポリイミド
同士の界面に、フレキシブルなポリイミド同士の界面を
形成することで、絶縁層間の密着力が向上するものであ
る。また、屈曲性を有澄る高分子膜の膜厚を、低熱膨張
性ポリイミドの膜厚の２０％以下にコントロールするこ
とで、全体の低熱膨張性は失われない。
【００４１】
【実施例】以下、本発明の実施例を図面を参照して工程
順に説明する。
【００４２】〈実施例１〜４〉図２−（ａ）は基板１上
に屈曲性を有するポリイミド薄膜２が形成されている。 この界面改質膜用ポリイミドは、表１に示した芳香族ジ
アミン１モルと、芳香族テトラカルボン酸１モルとをＮ
−メチルピロリドン中で反応させて得られたポリアミド
酸ワニスを用いた。このワニスをスピンコートし、１０
０℃で１時間硬化させ、続いて２００℃で３０分硬化さ
せて（半硬化状態）、膜厚０．５　〜１μｍの薄膜を得
る。
【００４３】次に図２−（ｂ）に示すように低熱膨張性
ポリイミド層３を形成する。この低熱膨張性ポリイミド
は、芳香族ジアミンとしてｐ−ＰＤＡ１モル，芳香族テ
トラカルボン酸としてｓ−ＢＰＤＡ１モルをＮＭＰ中で
反応させて得たポリアミド酸ワニスをスピンコートし、
膜厚１０〜２０μｍで半硬化状態の膜を得る。
【００４４】さらに図２−（ｃ）のように、屈曲性を有
するポリイミド薄膜４を１００℃で１時間、続いて３５
０℃で３０分硬化（完全硬化状態）させて形成（膜厚０
．５〜１μｍ）した後、金属配線５を施す。この屈曲性
を有するポリイミド薄膜は、ジアミンとしてＤＤＥ１モ
ル、酸二無水物としてｓ−ＢＰＤＡ１モルを用いて得た
ワニスより形成した。
【００４５】次に図４のように、表１に示したジアミン
１モルと、酸二無水物１モルからなる界面改質薄膜を再
び半硬化状態で形成（膜厚０．５　〜１μｍ）した上に
、低熱膨張性ポリイミドを半硬化状態で形成（膜厚１０
〜２０μｍ）する。
【００４６】
【表１】
【００４７】〈実施例５〉図１に実施例１に示した高接
着性ポリイミドを用いて高密度多層配線基板を試作した
例を示す。
【００４８】１ｍｍ厚、１００×１００ｍｍ角のアルミ
ナ基板１の表面に、銅薄膜８を蒸着する。（ａ）レジス
トを塗布硬化後パターン形成し電気めっきによって第１
配線層５を形成した後、レジストを除去する。（ｂ）そ
の上に実施例１のポリイミド前駆体ワニスをスピンコー
ト塗布し、窒素雰囲気中で２００℃、３０分の硬化条件
で、膜厚約１μｍのポリイミド膜２を得る。（ｃ）その
上に低熱膨張性ポリイミド膜３を同様に形成し膜厚約２
０μｍとした。（ｄ）さらに同様に実施例１のポリイミ
ド膜４を膜厚約１μｍとなるように形成し、この際硬化
温度を４００℃とし３層を同時に完全にイミド化した。 この後（ａ）〜（ｂ）を繰り返すことにより１０層を多
層配線基板を形成した。各配線層は、接続用のペデスタ
ルで接続されている。配線層の厚さは約５μｍ、ペデス
タルの厚さは約１０μｍである。
【００４９】
【発明の効果】本発明によれば、低熱膨張性ポリイミド
と配線パターン層との密着性が向上し、低熱膨張性ポリ
イミドを層間絶縁膜とする信頼性に富んだ多層配線構造
体を提供することが出来る。
【図面の簡単な説明】
【図１】図１は、高密度多層配線基板の断面図である。
【図２】図２の（ａ）〜（ｃ）は多層配線構造体の製造
工程を示す断面図である。
【符号の説明】
１…基板、２…高接着性で屈曲性を有するポリイミド薄
膜、３…低熱膨張性ポリイミド、４…高接着性で屈曲性
を有するポリイミド薄膜、５…金属配線、６…高接着性
ポリイミド薄膜、７…低熱膨張性ポリイミド、８…銅薄
膜。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】複数の導電体パターン層と、複数の低熱膨
    張性高分子絶縁膜層とからなる多層配線構造体において
    、絶縁膜である低熱膨張性高分子の熱膨張係数が２×１
    ０−５Ｋ−１〜４×１０−６Ｋ−１であり、該低熱膨張
    性高分子膜絶縁層及び導電体パターン層の上下に主鎖に
    屈曲性の大きな結合を少なくとも一つ持つフレキシブル
    な骨格のポリイミド膜が形成されていることを特徴とす
    る多層配線構造体。
  2. 【請求項２】複数の導電体パターン層と、複数の低熱膨
    張性ポリイミド絶縁膜層とからなる多層配線構造体にお
    いて、絶縁膜である低熱膨張性ポリイミドの熱膨張係数
    が２×１０−５Ｋ−１〜４×１０−６Ｋ−１であり、該
    低熱膨張性ポリイミド層及び導電体パターン層の上下に
    主鎖に屈曲性の大きな結合を少なくとも一つ持つフレキ
    シブルな骨格のポリイミド膜が形成されていることを特
    徴とする多層配線構造体。
  3. 【請求項３】複数の導電体パターン層と、複数の低熱膨
    張性高分子絶縁膜層からなる多層配線構造において、導
    電体パターン層および低熱膨張性高分子絶縁膜層の上下
    にポリマ膜が形成され、かつ導電体パターン層あるいは
    低熱膨張性高分子絶縁膜層と該ポリイミド膜とのピール
    接着強度が２００ｇ／ｃｍ〜１０００ｇ／ｃｍで、該ポ
    リイミド膜と耐熱性が空気中で減量開始温度が４００℃
    〜６００℃であることを特徴とする多層配線構造体。
  4. 【請求項４】複数の導電体パターン層と、複数の低熱膨
    張性ポリイミド絶縁膜層からなる多層配線構造において
    、導電体パターン層および低熱膨張性ポリイミド絶縁膜
    層の上下に屈曲性を有するポリマ被膜が形成され、かつ
    導電体パターン層あるいは低熱膨張性ポリイミド層と該
    ポリマ膜とのピール接着強度が２００ｇ／ｃｍ〜１００
    ０ｇ／ｃｍで、該ポリマ被膜の耐熱性が空気中で減量開
    始温度が４００℃〜６００℃であることを特徴とする多
    層配線構造体。
  5. 【請求項５】複数の導電体パターン層と、複数の低熱膨
    張性ポリイミド絶縁膜層からなる多層配線構造において
    、導電体パターン層および低熱膨張性ポリイミド絶縁膜
    層の上下に屈曲性を有するポリイミド被膜が形成され、
    かつ導電体パターン層あるいは低熱膨張性ポリイミド絶
    縁膜層と該ポリイミド被膜とのピール接着強度が２００
    ｇ／ｃｍ〜１０００ｇ／ｃｍで、該ポリイミド被膜の膜
    厚が低熱膨張性ポリイミド絶縁膜の膜厚の２０％以下で
    あることを特徴とする多層配線構造体。
  6. 【請求項６】複数の導電体パターン層と、複数の低熱膨
    張性ポリイミド絶縁膜層とからなる多層配線構造体にお
    いて、前記低熱膨張性ポリイミド絶縁膜の熱膨張係数が
    ２×１０−５Ｋ−１〜４×１０−６Ｋ−１であり、低熱
    膨張性ポリイミド絶縁膜層の上下にヘテロ環ポリマ膜が
    形成され、かつ低熱膨張性ポリイミド膜とヘテロ環ポリ
    マ膜とのピール接着強度が２００ｇ／ｃｍ〜１０００ｇ
    ／ｃｍで、該ヘテロ環ポリマ膜の空気中の減量開始温度
    が４００℃〜６００℃であることを特徴とする多層配線
    構造体。
  7. 【請求項７】複数の導電体パターン層と、複数の低熱膨
    張性ポリイミド絶縁膜層とからなる多層配線構造体にお
    いて、導電体パターン層および低熱膨張性ポリイミド層
    の上下に、主鎖に屈曲性の大きな結合 【化１】 または 【化２】 （式中Ｘは屈曲性の大きな結合を有する２価の有機基で
    あり、Ｒはアルキル基，アシル基，フッ素化アルキル基
    ，アルコキシ基，フッ素化アルコキシ基，ハロゲンの中
    から選ばれ、ｌは０から４の整数である。）を少なくと
    も１個持つポリマ被膜が形成されされていることを特徴
    とする多層配線構造体。
  8. 【請求項８】複数の導電体パターン層と、複数の低熱膨
    張性ポリイミド絶縁膜層とからなる多層配線構造体にお
    いて、前記低熱膨張性ポリイミド絶縁膜層が、化学構造
    中に少なくとも１個の芳香環を有し、かつその芳香環は
    分子軸を中心として回転容易であるが他の方向に自由度
    がなく、分子軸を中心に０±４０°の範囲で直線状を呈
    する芳香族基を化学構造単位を有するポリイミドであっ
    て、このポリイミドが少なくとも一軸方向にオーダーパ
    ラメーターが０．０７　以上配向されており、かつ前記
    導電体パターン層および前記低熱膨張性ポリイミド層の
    上下に屈曲性を有するポリマ被膜が形成されていること
    を特徴とする多層配線構造体。
  9. 【請求項９】複数の導電体パターン層と、複数の低熱膨
    張性ポリイミド絶縁膜層とからなる多層配線構造体にお
    いて、前記低熱膨張性ポリイミド絶縁膜が、式【化３】 及び／または 【化４】 で表わされる化学構造単位を有するポリイミドであり、
    該低熱膨張性ポリイミド絶縁膜の上下に、主鎖に屈曲性
    の大きな結合 【化５】 または 【化６】 （式中Ｘは屈曲性の大きな結合を有する２価の有機基で
    あり、Ｒはアルキル基，アシル基，フッ素化アルキル基
    ，アルコキシ基，フッ素化アルコキシ基，ハロゲンの中
    から選ばれ、ｌは０から４の整数である。）を少なくと
    も１個持つポリマ膜が形成されされていることを特徴と
    する多層配線構造体。
  10. 【請求項１０】複数の導電体パターン層と、複数の低熱
    膨張性ポリイミド絶縁膜層とからなる多層配線構造体の
    製造方法において、（Ａ）基板上に屈曲性を有するポリ
    マのワニスを塗布、一部加熱硬化させる工程、（Ｂ）前
    記ポリマ膜上に低熱膨張性ポリイミド前駆体であるポリ
    アミック酸ワニスを塗布、一部加熱縮合反応させポリイ
    ミド化する工程、（Ｃ）前記ポリイミド膜上に、屈曲性
    を有するポリマのワニスを塗布し、加熱して屈曲性を有
    するポリマ膜を形成する工程、（Ｄ）前記屈曲性を有す
    るポリマ膜上に、銅箔を接着し、該銅箔層をエッチング
    により導電体パターン層を形成する工程、（Ｅ）前記導
    電体パターン層上に屈曲性を有するポリマのワニスを塗
    布し、熱硬化させる工程、（Ｆ）前記ポリマ膜上に低熱
    膨張性ポリイミド前駆体であるポリアミック酸ワニスを
    塗布し、加熱縮合反応させポリイミド層を形成する工程
    、（Ｇ）低熱膨張性ポリイミド膜上に、屈曲性を有する
    ポリマのワニスを塗布し、加熱してポリマ膜を形成する
    工程、さらに（Ｄ）−（Ｅ）−（Ｆ）−（Ｇ）の工程を
    少なくとも１回行うことを特徴とする多層配線構造体の
    製造方法。
  11. 【請求項１１】複数の導電体パターン層と、複数の低熱
    膨張性ポリイミド絶縁膜層とからなる多層配線構造体の
    製造方法において、（Ａ）基板上に銅薄膜を蒸着する工
    程、（Ｂ）銅薄膜上にレジストを塗布硬化後エッチング
    によりパターンを形成する工程、（Ｃ）電気メッキによ
    って導電体パターンを形成し、レジストを除去する工程
    。（Ｄ）前記導電体パターン層上に屈曲性を有するポリ
    マのワニスを塗布し、加熱硬化させポリマ被膜を形成す
    る工程、（Ｅ）前記ポリマ被膜上に低熱膨張性ポリイミ
    ド前駆体であるポリアミック酸ワニスを塗布し、加熱縮
    合反応させポリイミド層を形成する工程、（Ｆ）低熱膨
    張性ポリイミド膜上に、屈曲性を有するポリマのワニス
    を塗布し、加熱してポリマ被膜を形成する工程、（Ｇ）
    前記ポリマ被膜上に銅薄膜を蒸着する工程、さらに（Ｂ
    ）−（Ｃ）−（Ｄ）−（Ｅ）−（Ｆ）−（Ｇ）の工程を
    少なくとも１回行うことを特徴とする多層配線構造体。
  12. 【請求項１２】複数の導電体パターン層と、複数の低熱
    膨張性ポリイミド絶縁膜層とからなる多層配線構造体の
    製造方法において、（Ａ）基板上に銅薄膜を蒸着する工
    程、（Ｂ）銅薄膜上にレジストを塗布硬化後エッチング
    により薄膜パターンを形成する工程、（Ｃ）屈曲性を有
    するポリマのワニスを塗布し、加熱硬化させポリマ被膜
    を形成する工程。（Ｄ）前記ポリマ膜上に低熱膨張性ポ
    リイミド前駆体であるポリアミック酸ワニスを塗布し、
    加熱縮合反応させポリイミド層を形成する工程、（Ｅ）
    前記ポリイミド膜上に、屈曲性を有するポリマのワニス
    を塗布し、加熱してポリマ被膜を形成する工程、（Ｆ）
    前記ポリマ被膜上に、化学めっきによって導電体パター
    ン層を形成する工程。さらに（Ｂ）−（Ｃ）−（Ｄ）−
    （Ｅ）−（Ｆ）の工程を少なくとも１回行うことを特徴
    とする多層配線構造体の製造方法。
  13. 【請求項１３】熱膨張係数が２×１０−５Ｋ−１〜４×
    １０−６Ｋ−１である複数のポリイミド絶縁層及び複数
    の導電体パターン層の上下に屈曲性を有するポリマ被膜
    が形成され、かつ導電体パターン層あるいはポリイミド
    層とポリマ被膜層とのピール接着強度が２００〜１００
    ０ｇ／ｃｍで、該ポリマ被膜の耐熱性が空気中での減量
    開始温度４００℃〜６００℃である多層配線構造を有す
    ることを特徴とする多層フレキシブルプリント基板。
  14. 【請求項１４】複数の導電体パターン層と、複数の低熱
    膨張性ポリイミド絶縁膜層とからなる多層配線構造を有
    する多層フレキシブルプリント基板において、導電体パ
    ターン多層及び低熱膨張性ポリイミド絶縁膜層の上下に
    、主鎖に屈曲性の大きな結合 【化７】 または 【化８】 （式中Ｘは屈曲性の大きな結合を有する２価の有機基で
    あり、Ｒはアルキル基，アシル基，フッ素化アルキル基
    ，アルコキシ基，フッ素化アルコキシ基，ハロゲンの中
    から選ばれ、ｌは０から４の整数である。）を少なくと
    も１個持つポリマ膜が形成されていることを特徴とする
    多層フレキシブルプリント基板。
  15. 【請求項１５】複数の少なくとも片面に、複数の導電体
    パターン層と複数の低熱膨張性ポリイミド絶縁膜層とか
    らなる多層配線構造体が形成されてなる高密度多層配線
    基板において、前記導電体パターン各層及び低熱膨張性
    ポリイミド絶縁膜各層の上下に、主鎖に屈曲性の大きな
    結合 【化９】 または 【化１０】 （式中Ｘは屈曲性の大きな結合を有する２価の有機基で
    あり、Ｒはアルキル基，アシル基，フッ素化アルキル基
    ，アルコキシ基，フッ素化アルコキシ基，ハロゲンの中
    から選ばれ、ｌは０から４の整数である。）を少なくと
    も１個持つポリマ膜が形成されされていることを特徴と
    する高密度多層配線基板。
  16. 【請求項１６】半導体素子の上に複数の導電体パターン
    層と、複数の低熱膨張性ポリイミド絶縁膜層とからなる
    多層配線構造体が形成されてなる半導体装置において、
    前記導電体パターン各層及び低熱膨張性ポリイミド絶縁
    膜層の上下に、主鎖に屈曲性の大きな結合【化１１】 または 【化１２】 （式中Ｘは屈曲性の大きな結合を有する２価の有機基で
    あり、Ｒはアルキル基，アシル基，フッ素化アルキル基
    ，アルコキシ基，フッ素化アルコキシ基，ハロゲンの中
    から選ばれ、ｌは０から４の整数である。）を少なくと
    も１個持つポリマ膜が形成されされていることを特徴と
    する半導体装置。
JP3023106A 1991-02-18 1991-02-18 多層配線構造体およびその製造方法とその用途 Pending JPH04262593A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3023106A JPH04262593A (ja) 1991-02-18 1991-02-18 多層配線構造体およびその製造方法とその用途
KR1019910024345A KR920017528A (ko) 1991-02-18 1991-12-26 다층 배선 구조체 및 다층화 방법
DE69225418T DE69225418T2 (de) 1991-02-18 1992-02-14 Mehrlagen-Leiterplattenstruktur und Verfahren zur Herstellung mehrlagiger Konstruktionen
EP92102530A EP0499986B1 (en) 1991-02-18 1992-02-14 Multilayer wiring structure and method for forming multilayer construction
US08/463,562 US5570506A (en) 1991-02-18 1995-06-05 Method for forming multilayer wiring construction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3023106A JPH04262593A (ja) 1991-02-18 1991-02-18 多層配線構造体およびその製造方法とその用途

Publications (1)

Publication Number Publication Date
JPH04262593A true JPH04262593A (ja) 1992-09-17

Family

ID=12101218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3023106A Pending JPH04262593A (ja) 1991-02-18 1991-02-18 多層配線構造体およびその製造方法とその用途

Country Status (5)

Country Link
US (1) US5570506A (ja)
EP (1) EP0499986B1 (ja)
JP (1) JPH04262593A (ja)
KR (1) KR920017528A (ja)
DE (1) DE69225418T2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283866A (ja) * 1993-03-30 1994-10-07 Nitto Denko Corp 多層回路基板およびその製造方法
JPH11126979A (ja) * 1997-10-22 1999-05-11 Ngk Spark Plug Co Ltd 多層基板及びその母材
JP2000188482A (ja) * 1998-12-22 2000-07-04 Ibiden Co Ltd 多層プリント配線板
JP2001004850A (ja) * 1999-06-17 2001-01-12 Nippon Telegr & Teleph Corp <Ntt> 光部品用基板とその製造方法、および該基板の熱膨張率制御方法
JP2001108854A (ja) * 1999-07-30 2001-04-20 Nippon Telegr & Teleph Corp <Ntt> ポリマー光導波路
JP2002064277A (ja) * 2000-08-22 2002-02-28 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2002084073A (ja) * 2000-09-07 2002-03-22 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2003008234A (ja) * 2001-06-19 2003-01-10 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2003008221A (ja) * 2001-06-19 2003-01-10 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2008288623A (ja) * 2008-09-05 2008-11-27 Ibiden Co Ltd 多層プリント配線板
JP2010129725A (ja) * 2008-11-27 2010-06-10 Kyocera Corp 配線基板、実装構造体及び電子装置
WO2011132274A1 (ja) * 2010-04-21 2011-10-27 株式会社メイコー 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
JP2020082442A (ja) * 2018-11-20 2020-06-04 株式会社タムラ製作所 樹脂付き金属箔及び樹脂付き金属箔の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022288A (ja) * 1998-06-29 2000-01-21 Sony Chem Corp フレキシブルプリント基板及びその製造方法
JP3565069B2 (ja) * 1998-12-28 2004-09-15 ソニーケミカル株式会社 両面フレキシブルプリント基板の製造方法
DE50102617D1 (de) * 2000-04-27 2004-07-22 Verdichter Oe Ges M B H Stator für elektromotoren
JP2001345549A (ja) * 2000-06-01 2001-12-14 Fujitsu Ltd 実装用基板の製造方法及び部品実装方法並びに実装用基板製造装置
JP4841103B2 (ja) * 2000-06-16 2011-12-21 ユニチカ株式会社 フレキシブルプリント配線板用基板の製造方法及びフレキシブルプリント配線板用基板
US6629348B2 (en) * 2001-05-01 2003-10-07 Oak-Mitsui, Inc. Substrate adhesion enhancement to film
AU2002326159A1 (en) * 2001-08-27 2003-03-10 Matsushita Electric Industrial Co., Ltd. Plasma treating apparatus and plasma treating method
AT412681B (de) * 2002-04-22 2005-05-25 Hueck Folien Gmbh Substrate mit unsichtbaren elektrisch leitfähigen schichten
US20050224951A1 (en) * 2004-03-31 2005-10-13 Daewoong Suh Jet-dispensed stress relief layer in contact arrays, and processes of making same
US7244634B2 (en) 2004-03-31 2007-07-17 Intel Corporation Stress-relief layer and stress-compensation collar in contact arrays, and processes of making same
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
CN103707565B (zh) * 2013-12-31 2017-11-24 北京维信诺科技有限公司 基板结构及其柔性衬底的贴附和剥离方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
KR920008946B1 (ko) * 1986-09-29 1992-10-12 신닛데쓰가가꾸 가부시끼가이샤 플렉시블 프린트 기판 및 그의 제조방법
JPH01245586A (ja) * 1988-03-28 1989-09-29 Nippon Steel Chem Co Ltd フレキシブルプリント基板
US4937133A (en) * 1988-03-28 1990-06-26 Nippon Steel Chemical Co., Ltd. Flexible base materials for printed circuits
JPH0245998A (ja) * 1988-08-08 1990-02-15 Hitachi Ltd 薄膜多層配線基板
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283866A (ja) * 1993-03-30 1994-10-07 Nitto Denko Corp 多層回路基板およびその製造方法
JPH11126979A (ja) * 1997-10-22 1999-05-11 Ngk Spark Plug Co Ltd 多層基板及びその母材
JP2000188482A (ja) * 1998-12-22 2000-07-04 Ibiden Co Ltd 多層プリント配線板
JP2001004850A (ja) * 1999-06-17 2001-01-12 Nippon Telegr & Teleph Corp <Ntt> 光部品用基板とその製造方法、および該基板の熱膨張率制御方法
JP2001108854A (ja) * 1999-07-30 2001-04-20 Nippon Telegr & Teleph Corp <Ntt> ポリマー光導波路
JP2002064277A (ja) * 2000-08-22 2002-02-28 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2002084073A (ja) * 2000-09-07 2002-03-22 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2003008234A (ja) * 2001-06-19 2003-01-10 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2003008221A (ja) * 2001-06-19 2003-01-10 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2008288623A (ja) * 2008-09-05 2008-11-27 Ibiden Co Ltd 多層プリント配線板
JP2010129725A (ja) * 2008-11-27 2010-06-10 Kyocera Corp 配線基板、実装構造体及び電子装置
WO2011132274A1 (ja) * 2010-04-21 2011-10-27 株式会社メイコー 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
JP2020082442A (ja) * 2018-11-20 2020-06-04 株式会社タムラ製作所 樹脂付き金属箔及び樹脂付き金属箔の製造方法

Also Published As

Publication number Publication date
EP0499986A3 (ja) 1995-03-08
DE69225418T2 (de) 1998-11-19
EP0499986B1 (en) 1998-05-13
DE69225418D1 (de) 1998-06-18
EP0499986A2 (en) 1992-08-26
US5570506A (en) 1996-11-05
KR920017528A (ko) 1992-09-26

Similar Documents

Publication Publication Date Title
JPH04262593A (ja) 多層配線構造体およびその製造方法とその用途
US4690999A (en) Low thermal expansion resin material and composite shaped article
TW202337695A (zh) 多層電路基板的製造方法
KR100668948B1 (ko) 금속 적층판 및 그의 제조방법
US5133989A (en) Process for producing metal-polyimide composite article
WO2000041884A1 (fr) Film complexe
KR20190038383A (ko) 폴리이미드 필름, 금속장 적층판 및 회로 기판
US5120573A (en) Process for producing metal/polyimide composite article
JPH02115265A (ja) 耐熱性フイルムおよびその積層物
JP2597215B2 (ja) ポリイミドシロキサン組成物および固化膜
JPS61181829A (ja) 低熱膨張性樹脂材料
JPH04235034A (ja) ポリイミド多層膜及びその製造方法
JPH0245998A (ja) 薄膜多層配線基板
JPH05275568A (ja) 多層配線回路板及びその製法
JPS63264632A (ja) 低熱膨張性樹脂
KR100646248B1 (ko) 2층 동장 적층판의 제조방법
JP3986949B2 (ja) フレキシブルプリント基板用のフレキシブル金属積層体
JP3295952B2 (ja) フレキシブル配線基板の製造方法
JPS60143649A (ja) 半導体装置の多層配線構造
JP3115666B2 (ja) Ｔａｂ用テープ
JPH02167741A (ja) 金属／ポリイミド複合体の製造方法
KR20240169974A (ko) 폴리아믹산 블록 공중합체를 접착층으로 이용한 저유전손실 다층 폴리이미드 필름
KR100560109B1 (ko) 폴리아미드산 및 폴리이미드의 제조방법
JPH0782482A (ja) 高分子複合体とその製造方法
JPH04206595A (ja) 薄膜多層配線基板の製造方法