JPH04252631A

JPH04252631A - システム多重化データ通信システムの同期化方法及び該方法によるシステム多重化データ通信システム

Info

Publication number: JPH04252631A
Application number: JP3008992A
Authority: JP
Inventors: Tomohiro Shinomiya; 知宏篠宮; Kazuo Iguchi; 一雄井口
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-01-29
Filing date: 1991-01-29
Publication date: 1992-09-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシステム多重化データ通
信システムの同期化方法及び該方法によるシステム多重
化データ通信システムに関し、さらに詳しくはバッファ
を有する複数のデータ通信システムを切り替えて使用す
る際に現用系と同期のとれた予備系の再構成を行うシス
テム多重化データ通信システムの同期化方法及び該方法
によるシステム多重化データ通信システムに関する。

【０００２】今日、広帯域ＩＳＤＮでは、音声、画像、
高速デ−タ通信等のマルチメディアをサポートするため
非同期転送モード（ＡＴＭ：Ａｓｙｎｃｈｒｏｎｏｕｓ
　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ）と呼ばれる固定長パケ
ット（セル）の高速通信方式が検討されているが、かか
るＡＴＭシステムを多重化し、より信頼性の高いＡＴＭ
交換システムの実現が要望されている。

【０００３】

【従来の技術】図１３は従来の一般的な二重化データ通
信システムのブロック図で、図において１は入力ポート
ＩＰ１　〜ＩＰｎ　のデータを交換して出力ポートＯＰ
１　〜ＯＰｎに出力する０系のデータ通信システム、２
は同じく入力ポートＩＰ１　〜ＩＰｎ　のデータを交換
して出力ポートＯＰ１　〜ＯＰｎ　に出力する１系のデ
ータ通信システム、３は０系と１系の出力ポートＯＰ１
　〜ＯＰｎ　を切り替える切替部である。

【０００４】また各系において、４〜６は入力ポートＩ
Ｐ１　〜ＩＰｎ　のデータを蓄えるバッファ、７はバッ
ファ４〜６のデータを交換する空間スイッチ部、８は空
間スイッチ部７のデータ交換制御を行う空間スイッチ制
御部、９，９´は各空間スイッチ制御部８がスイッチ制
御のために参照するパスの制御情報である。

【０００５】ところで、このようなパスの制御情報は、
例えば前にどの入力ポートをサービスしたか覚えておき
、次にどの入力ポートをサービスするかを決めるために
適宜参照されるもので、このサービスポインタは時間経
過とともにあるいはトラフィックの混み具合等によって
ダイナミックに変化する。

【０００６】従来は、０系と１系のデータ交換制御を同
期化させる適当な方法や手段がなかったため、システム
の切替時にデータの破棄や重複が発生していた。

【０００７】図１４は従来の非同期化切替処理を説明す
る図で、該図はバッファ４〜６のデータ（ａ）〜（ｎ）
を出力ポートＯＰ１　に多重化交換する場合を示してい
る。従来は、現用系１と予備系２が同期化されていない
ので、現用系１では自己の制御情報９に従い入力データ
を（ａ），（ｂ），（ｃ）の順で多重化しているが、予
備系２では自己の制御情報９´に従い同じ入力データを
（ｂ），（ｃ），（ａ）の順で多重化している状態が起
こり得た。このため、例えば切替部３で出力ポートＯＰ
１　をｔｉ　のタイミングに切り替えると、本来なら現
用系１によって（ａ），（ｂ），（ｃ）の順に出力され
るべきデータが実際は（ａ），（ｃ），（ａ）の順に出
力されてしまい、データ（ｂ）が破棄されるばかりか、
データ（ａ）の重複も発生して極めて都合が悪い。

【０００８】このような問題は当然他の出力ポートＯＰ
２　〜ＯＰｎ　でも起こるし、また、さらに一層の安全
を期した多数決論理等によるシステム多重化データ通信
システムにおいてさえも起こり得る。

【０００９】

【発明が解決しようとする課題】上記のように従来のシ
ステム多重化データ通信システムでは、現用系と予備系
のパスの制御が同期化されないので、システムの切替時
にデータの破棄や重複が生じていた。

【００１０】本発明の目的は、システム多重化データ通
信システムの切替時にデータの破棄や重複が生じないシ
ステム多重化データ通信システムの同期化方法を提案す
ることにある。

【００１１】また本発明の他の目的は、システム多重化
データ通信システムの切替時にデータの破棄や重複が生
じないシステム多重化データ通信システムを提供するこ
とにある。

【００１２】

【課題を解決するための手段】上記の課題は図１の方法
により解決される。即ち、本発明の同期化方法は、バッ
ファを有する複数のデータ通信システムを切り替えて使
用するシステム多重化データ通信システムの同期化方法
において、１のデータ通信システムの所定のバッファが
空である状態を検出する行程Ｓ１０と、この検出により
他のデータ通信システムの対応するバッファをリセット
する行程Ｓ２０と、前記１のデータ通信システムの当該
空バッファに関連するパスの制御情報を他のデータ通信
システムの対応するバッファに関連するパスの制御情報
として該他のデータ通信システムにロードする行程Ｓ３
０とを備える。

【００１３】また上記の課題は図２の構成により解決さ
れる。即ち、本発明のシステム多重化データ通信システ
ムは、バッファを有する複数のデータ通信システムを切
り替えて使用するシステム多重化データ通信システムに
おいて、バッファを有するスイッチ部１０１と、該スイ
ッチ部１０１を外部よりアクセス可能なパスの制御情報
に従つて制御するスイッチ制御部１０２と、所定のバッ
ファが空である状態を検出する検出部１０３とを備える
データ通信システム１００，２００と、１のデータ通信
システム１００の所定のバッファが空であることにより
他のデータ通信システム２００の対応するバッファをリ
セットすると共に前記１のデータ通信システム１００の
当該空バッファに関連するパスの制御情報を他のデータ
通信システム２００の対応するバッファに関連するパス
の制御情報として該他のデータ通信システム２００にロ
ードする同期化制御部３００とを備える。

【００１４】

【作用】本発明によるシステム多重化データ通信システ
ムにおいては、例えばデータ通信システム１００の稼働
中にデータ通信システム２００をスタートさせ、この時
点よりデータ通信システム２００はデータ通信システム
１００と同じ入力データの交換制御を開始する。

【００１５】しかし、データ通信システム２００の制御
は初期状態からスタートするので、例えばデータ通信シ
ステム１００のサービスポインタは入力ポートＩＰ３　
を指しているのに、データ通信システム２００のサービ
スポインタは入力ポートＩＰ１を指している状態が起こ
る。

【００１６】そこで、同期化制御部３００は、データ通
信システム１００の所定のバッファが空ＢＥ１であるこ
とにより制御ライン３０１を介してデータ通信システム
２００の対応するバッファをリセットすると共に、バス
ライン３０２を介してデータ通信システム１００の当該
空バッファに関連するパスの制御情報１０４をデータ通
信システム２００の対応するバッファに関連するパスの
制御情報１０４´としてデータ通信システム２００にロ
ードし、これにより両データ通信システム１００，２０
０の所定のバッファに関する制御が同期化される。

【００１７】かくして、残りのバッファについても上記
同様の同期化を行い、やがて全バッファについての制御
が同期化されると、両データ通信システム１００，２０
０は全体として同期化される。

【００１８】その後は、外部からの指示ＳＷにより切替
部４００において両データ通信システム１００，２００
を何時の時点でも切り替え可能である。

【００１９】

【実施例】図３は第１実施例の二重化データ通信システ
ムのブロツク図で、図において図１３と同一符号は同一
又は相当部分を示し、２１は０系のデータ通信システム
、２２は１系のデータ通信システム、２３は０系と１系
のデータ通信システムを同期化させる同期化制御部であ
る。

【００２０】また各系において、２４〜２６はバッファ
が空の検出機能を備えるバッファ、２７はバッファ２４
〜２６のデータ（例えば固定長３２バイトからなるセル
）を多重化するデータ多重化スイッチ部、２８はデータ
多重化スイッチ部２７のデータ多重化制御を行う多重化
スイッチ制御部、２９，２９´は各多重化スイッチ制御
部２８がスイッチ制御のために参照するパスの制御情報
（サービスポインタ等）、３０は全バッファ２４〜２６
が空の状態を検出する検出部（例えばＡＮＤゲート）で
ある。

【００２１】さらに、３１は同期化制御部２３と０系及
び１系の多重化スイッチ制御部２８とを夫々接続する制
御ライン、３２は０系のパスの制御情報２９と１系のパ
スの制御情報２９´とを接続するバスラインである。

【００２２】図４はバッファ２４の一例を示すブロツク
図で、他のバッファ２５，２６についても同一である。またこのバッファ２４は他の実施例にも使用可能である
。図において、２４１は入力ポートＩＰｉ　のデータを
蓄えるメモリ（ＭＥＭ）、２４２はメモリ２４１の書込
アドレス（ＷＡ）を発生する書込カウンタ（ＷＣＴＲ）
、２４３はメモリ２４１の読出アドレス（ＲＡ）を発生
する読出カウンタ（ＲＣＴＲ）、２４４は書込アドレス
（ＷＡ）のセル単位を表す上位ビット（Ａ）と読出アド
レス（ＲＡ）のセル単位を表す上位ビット（Ｂ）とを比
較して（Ａ＝Ｂ）のときにＨＩＧＨレベルを出力するコ
ンパレータ（ＣＭＰ）、２４５はＡＮＤゲートである。

【００２３】図５はバッファ２４の動作タイミングチャ
ートで、図において、入力ポートＩＰｉ　に到来するセ
ル（ａ）〜（ｅ）は該入力ポートＩＰｉ　側からの書込
要求信号（ＷＲＥＱ／）及び書込クロック信号（ｆＷｉ
）に従つて図示のようなタイミングにメモリ２４１に書
き込まれ、これにより書込カウンタ２４２のカウント（
Ａ）は１セルの書き込みを終了する度にカウントアップ
する。一方、このメモリ２４１に書き込まれたセル（ａ）〜（
ｅ）はデータ多重化スイッチ部２７側からのサービス許
可を得た読出クロック信号（ｆＲｉ）に従つて図示のよ
うなタイミングに出力ポートＯｉ　に読み出され、これ
により読出カウンタ２４３のカウント（Ｂ）は１セルの
読み出しを終了する度にカウントアップする。

【００２４】かくして、読出カウンタ２４３のカウント
（Ｂ）は書込カウンタ２４２のカウント（Ａ）を追従す
ることになり、もし途中でセルの多重化サービスが他の
バッファ２５又は２６に対して行われたような場合（タ
イミングｔ４　〜ｔ５　）にはこのバッファ２４に対し
て次の読出サービスが行われるまで読出カウンタ２４３
のカウント（Ｂ）は待たされる。こうしてカウントが進
み、書込カウンタ２４２のカウント（Ａ）が最大値から
０に戻ると、これに追従して読出カウンタ２４３のカウ
ント（Ｂ）も最大値から０に戻り、上記の追従が無制限
に繰り返される。

【００２５】従つて、コンパレータ２４４の出力（Ａ＝
Ｂ）は〜ｔ２　、ｔ６　〜ｔ７　及びｔ９〜のタイミン
グにＨＩＧＨレベルになるが、この内のｔ１　〜ｔ２　
及びｔ６　〜ｔ７のタイミングでは既に書込要求信号（
ＷＲＥＱ／）がＬＯＷレベル（セル書込中）になってい
るので、結局、ＡＮＤゲート２４５の出力にはバッファ
２４が空である状態を検出した信号（Ｅｉ）が得られる
。

【００２６】なお、図４において多重化スイッチ制御部
２８の側からリセット信号（ＲＳ）が入力すると、書込
カウンタ２４２と読出カウンタ２４３は共にリセットさ
れ、メモリ２４１のデータ有無にかかわらずバッファ２
４は空の状態になる。

【００２７】図６は同期化制御部２３の制御フローチャ
ートで、例えば故障した１系をオフラインにして切り離
し、該１系を修理した後、再び１系をオンラインに戻す
と、この状態が制御ライン３２を介してステータス信号
（ＳＴ）として同期化制御部２３に知らされ、この処理
に入力する。

【００２８】ステツプＳ１では０系（現用系）の全バッ
ファ２４〜２６が空になるのを待ち、該０系の全バッフ
ァ２４〜２６が空になるとステツプＳ２に進んで１系（
予備系）の全バッファ２４〜２６をリセットし、ステツ
プＳ３ではバスライン３２を介して高速に０系のパスの
制御情報２９を１系のパスの制御情報２９´にロードす
る。

【００２９】なお、ステツプＳ２とステツプＳ３は逆で
も良い。

【００３０】このように、０系の全バッファ２４〜２６
が空であることは、一瞬の間０系のパスの制御情報２９
が固定されて更新されないと言うことであるから、この
一瞬の間を利用して１系の全バッファ２４〜２６をリセ
ットし、かつ０系のパスの制御情報２９を１系のパスの
制御情報２９´にロードすれば、その後に両系のバッフ
ァ２４〜２６に入力されるセルに対しては０系のデータ
多重化スイッチ部２７も１系のデータ多重化スイッチ部
２７も夫々同一シーケンス（同じ位相を持ったサービス
ポインタ）でデータ多重化スイッチ制御を行うことにな
り、こうして０系と１系の同期化が完了する。

【００３１】図７は第１実施例による同期化切替処理を
説明する図で、本実施例によれば予め０系と１系の制御
は同期化されるので、その後はいかなる時点でも各パス
の制御情報２９，２９´は同一の入力ポートを指し、こ
のために０系と１系では共に例えば入力データを（ａ）
，（ｂ），（ｃ）の順で多重化することになり、従つて
、切替部３が出力ポートＯＰ１　を例えばｔｉ　のタイ
ミングに切り替えても、該切替部３の出力には本来の０
系（現用系）によって（ａ），（ｂ），（ｃ）の順に多
重化出力されるべきものと同一順序のデータが得られる
。

【００３２】図８は第２実施例の二重化データ通信シス
テムのブロツク図で、図において図３と同一符号は同一
又は相当部分を示し、４１は０系のデータ通信システム
、４２は１系のデータ通信システムである。

【００３３】また各系において、Ｂ１１〜Ｂ４４は（４
×４）のクロスポイントに設けられたバッファ、４３は
バッファＢ１１〜Ｂ４４のデータを交換するクロスポイ
ントスイッチ部、４４はクロスポイントスイッチ部４３
のデータ交換制御を行うクロスポイントスイッチ制御部
、４５，４５´は各クロスポイントスイッチ制御部４４
がスイッチ制御のために参照するパスの制御情報、４６
は全バッファＢ１１〜Ｂ４４が空の状態を検出する検出
部である。

【００３４】上記の構成により、例えば０系の全バッフ
ァＢ１１〜Ｂ４４にデータが無いときに１系の全バッフ
ァＢ１１〜Ｂ４４をリセットし、かつ０系のパスの制御
情報４５を１系のパスの制御情報４５´にロードすれば
０系と１系が同期化する。

【００３５】図９は第３実施例の二重化データ通信シス
テムのブロツク図で、図において図８と同一符号は同一
又は相当部分を示し、５１は０系のデータ通信システム
、５２は１系のデータ通信システムである。

【００３６】また各系において、ＳＣ１　〜ＳＣ４　は
クロスポイントスイッチ部４３の出線（出力ポート）毎
にデータ多重化制御を行うクロスポイントスイッチ制御
部、Ｄ１　〜Ｄ４　は各クロスポイントスイッチ制御部
ＳＣ１　〜ＳＣ４　がスイッチ制御のために参照するパ
スの制御情報、Ａ１　〜Ａ４　は出線毎のバッファが空
の状態を検出する検出部である。

【００３７】上記の構成により、例えば０系のバッファ
Ｂ１２〜Ｂ４２にデータが無いときに１系のバッファＢ
１２〜Ｂ４２をリセットし、かつ０系のパスの制御情報
Ｄ２　を１系のパスの制御情報Ｄ２　´にロードすれば
まず０系と１系の各クロスポイントスイッチ制御部ＳＣ
２　が同期化する。次に同様にして０系と１系の各クロ
スポイントスイッチ制御部ＳＣ４　が同期化し、さらに
０系と１系の各クロスポイントスイッチ制御部ＳＣ１　
とＳＣ３　が同期化すれば０系と１系が同期化する。

【００３８】出力ポート毎のバッファＢ１ｉ〜Ｂ４ｉが
空になる確率は全バッファＢ１１〜Ｂ４４が空になる確
率より格段に高いので、第３実施例のシステムは第２実
施例のシステムよりも格段に速く同期化される。

【００３９】図１０は第４実施例の二重化データ通信シ
ステムのブロツク図で、図において図３と同一符号は同
一又は相当部分を示し、６１は０系のデータ通信システ
ム、６２は１系のデータ通信システムである。

【００４０】また各系において、６３はバッファ２４〜
２６のデータを交換する空間スイッチ部、６４は空間ス
イッチ部６３のデータ交換制御を行う空間スイッチ制御
部、６５，６５´は各空間スイッチ制御部６４がスイッ
チ制御のために参照するパスの制御情報である。

【００４１】上記の構成により、例えば０系の全バッフ
ァ２４〜２６にデータが無いときに１系の全バッファ２
４〜２６をリセットし、かつ０系のパスの制御情報６５
を１系のパスの制御情報６５´にロードすれば０系と１
系が同期化する。

【００４２】図１１は第５実施例の二重化データ通信シ
ステムのブロツク図で、図において図３と同一符号は同
一又は相当部分を示し、７１は０系のデータ通信システ
ム、７２は１系のデータ通信システムである。

【００４３】また各系において、ＭＳ１　〜ＭＳ３　は
各入線にバッファＢ１　，Ｂ２　を有する格子スイッチ
ＭＳ１１〜ＭＳ４３が図示の如く３段にリンクした段ス
イッチ部、ＭＳＣ１　〜ＭＳＣ３　は各段スイッチ部Ｍ
Ｓ１　〜ＭＳ３　のデータ交換制御を行う段スイッチ制
御部、Ｄ１　〜Ｄ３　は各段スイッチ制御部ＭＳＣ１　
〜ＭＳＣ３　が夫々の段スイッチ制御のために参照する
パスの制御情報、Ａ１　〜Ａ４　は段毎の全バッファが
空の状態を検出する検出部である。

【００４４】上記の構成により、各段スイッチ制御部Ｍ
ＳＣ１　〜ＭＳＣ３　は段毎に同期化されるので、０系
と１系の全体の同期化も速く行われる。

【００４５】図１２は第６実施例の二重化データ通信シ
ステムのブロツク図で、図において図３と同一符号は同
一又は相当部分を示し、８１は０系のデータ通信システ
ム、８２は１系のデータ通信システムである。

【００４６】また各系において、ＡＳ１１〜ＡＳ４３は
各入線にバッファＢ１　，Ｂ２　を有しセルの流れを交
換制御する自己ルーティングスイッチ、Ｄ１１〜Ｄ４３
は各自己ルーティングスイッチＡＳ１１〜ＡＳ４３が夫
々のセル交換制御のために参照するパスの制御情報、Ａ
１１〜Ａ４３は自己ルーティングスイッチ毎の全バッフ
ァが空の状態を検出する検出部である。

【００４７】ところで、ＡＴＭ通信システムの例えばバ
ンヤン（Ｂａｎｙａｎ）網で使用されるような自己ルー
ティングスイッチは、各入力セルに付された数ビットの
ヘッダを各１ビットづつ調べて単に“０”又は“１”の
出力ルートに振り分ける構造のものであるから、最も簡
単な構造のものはパスの制御情報なしでも実現できる。

【００４８】しかし、このような自己ルーティングスイ
ッチでも、もし複数入線のセルが競合したような場合は
セルの破棄を防止するために各入線にバッファを設け、
何れかのセルが優先出力している間は、他のセルはバッ
ファに保持されていることが好ましい。

【００４９】かかる場合には、各バッファに対する優先
順位の管理が必要になり、また前にどのバッファをサー
ビスして次にどのバッファをサービスすべきかのポイン
タ情報も必要になる。そして、この第６実施例において
は、各自己ルーティングスイッチＡＳ１１〜ＡＳ４３内
でこのような情報を記憶している部分がパスの制御情報
Ｄ１１〜Ｄ４３である。

【００５０】上記の構成により、各自己ルーティングス
イッチＡＳ１１〜ＡＳ４３はスイッチ毎に同期化される
ので、０系と１系の全体の同期化も速く行われる。

【００５１】なお、上記実施例では固定長データの交換
について述べたが、他のパケットのような可変長データ
の交換についても同様である。

【００５２】また、上記実施例ではシステム二重化デー
タ通信システムについて述べたが、他の３重化システム
や、多数決論理を用いた多重化システムにも本発明を適
用可能である。

【００５３】また、上記実施例では０系（現用系）の所
定のバッファが空であることにより１系（予備系）の対
応するバッファをリセットしかつ０系の空バッファに対
応するパスの制御情報を１系の対応するパスの制御情報
にロードする場合を述べたが、もし、予め予備系をスタ
ートさせておかない方法をとるならば、現用系の所定の
バッファが空であることにより該現用系の当該空バッフ
ァに関するパスの制御情報（サービスポインタ）を初期
化して、逆に予め初期化の状態で待っている予備系に現
用系を同期化させても良い。

【００５４】

【発明の効果】本発明によれば、１のデータ通信システ
ムの所定のバッファが空であることにより該１のデータ
通信システムの当該空バッファに関連するパスの制御情
報を他のデータ通信システムの対応するバッファに関連
するパスの制御情報として他のデータ通信システムにロ
ードするので、あらかじめ両システムを同期化でき、デ
タ通信に影響を与えること無く、何時でもシステムを切
り替えられる。

【図面の簡単な説明】

【図１】図１は本発明の制御原理を示す図である。

【図２】図２は本発明の原理的構成図である。

【図３】図３は第１実施例の二重化データ通信システム
のブロツク図である。

【図４】図４はバッファ２４の一例を示すブロツク図で
ある。

【図５】図５はバッファ２４の動作タイミングチャート
である。

【図６】図６は同期化制御部２３の制御フローチャート
である。

【図７】図７は第１実施例による同期化切替処理を説明
する図である。

【図８】図８は第２実施例の二重化データ通信システム
のブロツク図である。

【図９】図９は第３実施例の二重化データ通信システム
のブロツク図である。

【図１０】図１０は第４実施例の二重化データ通信シス
テムのブロツク図である。

【図１１】図１１は第５実施例の二重化データ通信シス
テムのブロツク図である。

【図１２】図１２は第６実施例の二重化データ通信シス
テムのブロツク図である。

【図１３】図１３は従来の一般的な二重化データ通信シ
ステムのブロック図である。

【図１４】図１４は従来の非同期化切替処理を説明する
図である。

【符号の説明】

１００　　データ通信システム１０１　　スイッチ部１０２　　スイッチ制御部１０３　　検出部１０４　　パスの制御情報２００　　データ通信システム３００　　同期化制御部３０１　　制御ライン３０２　　バスライン４００　　切替部

Claims

【特許請求の範囲】

【請求項１】　　バッファを有する複数のデータ通信シ
ステムを切り替えて使用するシステム多重化データ通信
システムの同期化方法において、１のデータ通信システ
ムの所定のバッファが空である状態を検出する行程（Ｓ
１０）と、この検出により他のデータ通信システムの対
応するバッファをリセットする行程（Ｓ２０）と、前記
１のデータ通信システムの当該空バッファに関連するパ
スの制御情報を他のデータ通信システムの対応するバッ
ファに関連するパスの制御情報として該他のデータ通信
システムにロードする行程（Ｓ３０）とを備えることを
特徴とするシステム多重化データ通信システムの同期化
方法。
【請求項２】　　バッファを有する複数のデータ通信シ
ステムを切り替えて使用するシステム多重化データ通信
システムにおいて、バッファを有するスイッチ部（１０
１）と、該スイッチ部（１０１）を外部よりアクセス可
能なパスの制御情報に従つて制御するスイッチ制御部（
１０２）と、所定のバッファが空である状態を検出する
検出部（１０３）とを備えるデータ通信システム（１０
０，２００）と、１のデータ通信システム（１００）の
所定のバッファが空であることにより他のデータ通信シ
ステム（２００）の対応するバッファをリセットすると
共に前記１のデータ通信システム（１００）の当該空バ
ッファに関連するパスの制御情報を他のデータ通信シス
テム（２００）の対応するバッファに関連するパスの制
御情報として該他のデータ通信システム（２００）にロ
ードする同期化制御部（３００）とを備えることを特徴
とするシステム多重化データ通信システム。
【請求項３】　　前記データ通信システム（１００）は
、各入線にバッファを有するデータ多重化スイッチ部（
２７）と、該データ多重化スイッチ部（２７）をパスの
制御情報に従つて制御する多重化スイッチ制御部（２８
）と、全バッファが空である状態を検出する検出部（３
０）とを備えることを特徴とする請求項２のシステム多
重化データ通信システム。
【請求項４】　　前記データ通信システム（１００）は
、（ｎ×ｍ）のクロスポイントに夫々バッファを有する
クロスポイントスイッチ部（４３）と、該クロスポイン
トスイッチ部（４３）をパスの制御情報に従つて制御す
るクロスポイントスイッチ制御部（４４）と、全バッフ
ァが空である状態を検出する検出部（４６）とを備える
ことを特徴とする請求項２のシステム多重化データ通信
システム。
【請求項５】　　前記データ通信システム（１００）は
、（ｎ×ｍ）のクロスポイントに夫々バッファを有する
クロスポイントスイッチ部（４３）と、該クロスポイン
トスイッチ部（４３）を出線毎のパスの制御情報に従つ
て制御するｍ個のクロスポイントスイッチ制御部（ＳＣ
１　〜ＳＣ４　）と、各出線毎にｎ個のバッファが空で
ある状態を検出するｍ個の検出部（Ａ１　〜Ａ４　）と
を備えることを特徴とする請求項２のシステム多重化デ
ータ通信システム。
【請求項６】　　前記データ通信システム（１００）は
、各入線にバッファを有する空間スイッチ部（６３）と
、該空間スイッチ部（６３）をパスの制御情報に従つて
制御する空間スイッチ制御部（６４）と、全バッファが
空である状態を検出する検出部（３０）とを備えること
を特徴とする請求項２のシステム多重化データ通信シス
テム。
【請求項７】　　前記データ通信システム（１００）は
、各ｋ個のバッファを有する格子スイッチがｍ段にリン
クした段スイッチ部（ＭＳ１　〜ＭＳ３　）と、各段ス
イッチ部（ＭＳ１　〜ＭＳ３　）をパスの制御情報に従
つて制御するｍ個の段スイッチ制御部（ＭＳＣ１　〜Ｍ
ＳＣ３　）と、各段スイッチ部（ＭＳ１　〜ＭＳ３　）
の（ｋ×ｎ）個のバッファが空である状態を検出するｍ
個の検出部（Ａ１　〜Ａ３　）とを備えることを特徴と
する請求項２のシステム多重化データ通信システム。
【請求項８】　　前記データ通信システム（１００）は
、各ｋ個のバッファを有しデータの流れをパスの制御情
報に従つて自己制御する（ｎ×ｍ）個の自己ルーティン
グスイッチ（ＡＳ１１〜ＡＳ４３）と、各ｋ個のバッフ
ァが空である状態を検出する（ｎ×ｍ）個の検出部（Ａ
１１〜Ａ４３）とを備えることを特徴とする請求項２の
システム多重化データ通信システム。