JPH04242939A - 半導体装置の実装構造およびその製造方法 - Google Patents
半導体装置の実装構造およびその製造方法Info
- Publication number
- JPH04242939A JPH04242939A JP3137054A JP13705491A JPH04242939A JP H04242939 A JPH04242939 A JP H04242939A JP 3137054 A JP3137054 A JP 3137054A JP 13705491 A JP13705491 A JP 13705491A JP H04242939 A JPH04242939 A JP H04242939A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor device
- electrode
- protruding electrode
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000004806 packaging method and process Methods 0.000 title abstract 4
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 229910000679 solder Inorganic materials 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 71
- 238000007747 plating Methods 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 23
- 238000000206 photolithography Methods 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 description 28
- 230000001070 adhesive effect Effects 0.000 description 28
- 239000002245 particle Substances 0.000 description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000011368 organic material Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 238000007738 vacuum evaporation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- MYRTYDVEIRVNKP-UHFFFAOYSA-N 1,2-Divinylbenzene Chemical compound C=CC1=CC=CC=C1C=C MYRTYDVEIRVNKP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、突起電極を有する半導
体装置と接続電極を配置した基板との電気的接続を行な
うための実装構造と、この実装構造を形成するための製
造方法とに関するものである。
体装置と接続電極を配置した基板との電気的接続を行な
うための実装構造と、この実装構造を形成するための製
造方法とに関するものである。
【０００２】
【従来技術】近年、半導体装置の実装に望まれている実
装面積が小さく、実装厚が薄い実装方法に対応するため
、半導体装置の素子形成面を下にして実装するフェイス
ダウンボンディングが広く採用されている。フェイスダ
ウンボンディングの一般的な方法は、フリップチップボ
ンディング（以下ＦＣと称す）法や、ガラス基板上に半
導体装置を実装するチップオングラス（以下ＣＯＧと称
す）法で、どちらも半導体装置に突起電極を備えている
ことが特徴である。
装面積が小さく、実装厚が薄い実装方法に対応するため
、半導体装置の素子形成面を下にして実装するフェイス
ダウンボンディングが広く採用されている。フェイスダ
ウンボンディングの一般的な方法は、フリップチップボ
ンディング（以下ＦＣと称す）法や、ガラス基板上に半
導体装置を実装するチップオングラス（以下ＣＯＧと称
す）法で、どちらも半導体装置に突起電極を備えている
ことが特徴である。
【０００３】以下、図６、および図７に基づいてフェイ
スダウンボンディングを説明する。図６（ａ）はＦＣ法
で実装する半導体装置の突起電極を示す断面図であり、
図６（ｂ）はＦＣ法で接続する実装構造を示す断面図で
あり、図７（ａ）はＣＯＧ法で実装する半導体装置の突
起電極を示す断面図であり、図７（ｂ）は導電性接着剤
を用いたＣＯＧ法で接続する実装構造を示す断面図であ
り、図７（ｃ）は異方性導電接着剤を用いたＣＯＧ法で
接続する実装構造を示す断面図である。以下、図６と図
７とを交互に用いて説明する。
スダウンボンディングを説明する。図６（ａ）はＦＣ法
で実装する半導体装置の突起電極を示す断面図であり、
図６（ｂ）はＦＣ法で接続する実装構造を示す断面図で
あり、図７（ａ）はＣＯＧ法で実装する半導体装置の突
起電極を示す断面図であり、図７（ｂ）は導電性接着剤
を用いたＣＯＧ法で接続する実装構造を示す断面図であ
り、図７（ｃ）は異方性導電接着剤を用いたＣＯＧ法で
接続する実装構造を示す断面図である。以下、図６と図
７とを交互に用いて説明する。
【０００４】まず突起電極の構造を説明する。図６（ａ
）と図７（ａ）とに示すように、半導体装置２１の半導
体素子形成面に設けたアルミニウムからなる接続電極パ
ッド２２を開口露出するように、保護膜２３を形成する
。さらに接続電極パッド２２上に、この接続電極パッド
２２との接着や、拡散防止のために共通電極膜２４を形
成する。さらに突起電極２５をメッキ法や真空蒸着法で
形成する。図６（ａ）に示すＦＣ法で実装する半導体装
置の突起電極２５は、ハンダからなる突起電極を用いる
。また図７（ａ）に示すＣＯＧ法で実装する半導体装置
の突起電極２５は、銅や金などの金属からなる突起電極
２５を用いる。
）と図７（ａ）とに示すように、半導体装置２１の半導
体素子形成面に設けたアルミニウムからなる接続電極パ
ッド２２を開口露出するように、保護膜２３を形成する
。さらに接続電極パッド２２上に、この接続電極パッド
２２との接着や、拡散防止のために共通電極膜２４を形
成する。さらに突起電極２５をメッキ法や真空蒸着法で
形成する。図６（ａ）に示すＦＣ法で実装する半導体装
置の突起電極２５は、ハンダからなる突起電極を用いる
。また図７（ａ）に示すＣＯＧ法で実装する半導体装置
の突起電極２５は、銅や金などの金属からなる突起電極
２５を用いる。
【０００５】次に図６（ａ）と図７（ａ）とで説明した
突起電極を用いて、半導体装置と基板との接続方法を説
明する。
突起電極を用いて、半導体装置と基板との接続方法を説
明する。
【０００６】ＦＣ法を用いた接続方法を図６（ｂ）を用
いて説明する。ＦＣ法の接続は、半導体装置２１の外形
で位置合わせを行い、その後ハンダからなる突起電極２
５を熱で溶融させ、基板１１に形成した接続電極１２と
、突起電極２５を形成した半導体基板２１とを接続する
。
いて説明する。ＦＣ法の接続は、半導体装置２１の外形
で位置合わせを行い、その後ハンダからなる突起電極２
５を熱で溶融させ、基板１１に形成した接続電極１２と
、突起電極２５を形成した半導体基板２１とを接続する
。
【０００７】ＣＯＧ法を用いた接続方法を図７（ｂ）を
用いて説明する。ＣＯＧ法における接続は、半導体装置
２１の突起電極２５の先端に、エポキシ系の接着剤に導
電粒を混入した導電性接着剤２７を、ディップ法や印刷
法で塗布し、双眼顕微鏡などで半導体装置２１と基板１
１との位置合わせを行い、ガラスからなる基板１１に形
成した接続電極１２に突起電極２５を接続する。
用いて説明する。ＣＯＧ法における接続は、半導体装置
２１の突起電極２５の先端に、エポキシ系の接着剤に導
電粒を混入した導電性接着剤２７を、ディップ法や印刷
法で塗布し、双眼顕微鏡などで半導体装置２１と基板１
１との位置合わせを行い、ガラスからなる基板１１に形
成した接続電極１２に突起電極２５を接続する。
【０００８】また、図７（ａ）に示した導電性接着剤２
７の代わりに、厚さ方向に導電性を有し、横方向に導電
性を持たない異方性導電接着剤２８を使用する接続方法
がある。この異方性導電接着剤を用いた接続方法を図７
（ｃ）に示す。異方性導電接着剤２８は、絶縁材料から
なる主材２８ａと、弾性を有する導電粒２８ｂと、この
導電粒２８ｂよりも若干粒径が小さい非導電粒２８ｃと
によって構成する。この異方性導電接着剤２８を印刷法
で接続電極１２を形成したガラスからなる基板１１に塗
布し、図７（ａ）に示した、突起電極２５を有する半導
体装置２１を基板１１に熱圧着する。
７の代わりに、厚さ方向に導電性を有し、横方向に導電
性を持たない異方性導電接着剤２８を使用する接続方法
がある。この異方性導電接着剤を用いた接続方法を図７
（ｃ）に示す。異方性導電接着剤２８は、絶縁材料から
なる主材２８ａと、弾性を有する導電粒２８ｂと、この
導電粒２８ｂよりも若干粒径が小さい非導電粒２８ｃと
によって構成する。この異方性導電接着剤２８を印刷法
で接続電極１２を形成したガラスからなる基板１１に塗
布し、図７（ａ）に示した、突起電極２５を有する半導
体装置２１を基板１１に熱圧着する。
【０００９】
【発明が解決しようとする課題】図６と図７とを用いて
説明したしたフェイスダウンボンディング法では、平坦
な基板に半導体装置を実装することを前提とし、基板に
段差が発生しないように設計を行なっている。このよう
な状況で実装構造を小型高密度なものにするためには、
接続配線ピッチの微細化と、基板へ搭載する部品の削減
とで対応している。実装技術の進歩に伴い高密度化が着
実に進んではいるが、この手法には限界がある。
説明したしたフェイスダウンボンディング法では、平坦
な基板に半導体装置を実装することを前提とし、基板に
段差が発生しないように設計を行なっている。このよう
な状況で実装構造を小型高密度なものにするためには、
接続配線ピッチの微細化と、基板へ搭載する部品の削減
とで対応している。実装技術の進歩に伴い高密度化が着
実に進んではいるが、この手法には限界がある。
【００１０】この課題を解決するため本発明の目的は、
複数の部品が搭載されている複合基板や段差のある基板
等に対応できる柔軟性があり、そのうえ小型でしかも高
密度な実装が可能な半導体装置の実装構造と、この構造
を形成するための製造方法とを提供することにある。
複数の部品が搭載されている複合基板や段差のある基板
等に対応できる柔軟性があり、そのうえ小型でしかも高
密度な実装が可能な半導体装置の実装構造と、この構造
を形成するための製造方法とを提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は下記記載の構成と、この構成を形成するた
めの製造方法とを採用する。
に、本発明は下記記載の構成と、この構成を形成するた
めの製造方法とを採用する。
【００１２】半導体装置の接続電極パッド上に複数の高
さの異なる突起電極を設け、基板に他の部品を搭載した
ことにより発生する段差に対応する。
さの異なる突起電極を設け、基板に他の部品を搭載した
ことにより発生する段差に対応する。
【００１３】半導体装置の半導体素子形成面上の全面に
保護膜を形成し、フォトリソグラフィーとエッチングに
より接続電極パッド上に開口部を形成し、全面に共通電
極膜を形成する工程と、全面にメッキレジストを形成し
高さの高い突起電極の形成領域に開口部を形成する工程
と、メッキにより突起電極の台座部分を形成し、メッキ
レジストを除去する工程と、メタルマスクを半導体装置
上に配置し、メタルマスク開口の突起電極の形成領域に
ハンダを形成し、熱処理を行いハンダを丸めて突起電極
の先端部を形成し、突起電極をマスクにして前記共通電
極膜をエッチングする工程とを有する。
保護膜を形成し、フォトリソグラフィーとエッチングに
より接続電極パッド上に開口部を形成し、全面に共通電
極膜を形成する工程と、全面にメッキレジストを形成し
高さの高い突起電極の形成領域に開口部を形成する工程
と、メッキにより突起電極の台座部分を形成し、メッキ
レジストを除去する工程と、メタルマスクを半導体装置
上に配置し、メタルマスク開口の突起電極の形成領域に
ハンダを形成し、熱処理を行いハンダを丸めて突起電極
の先端部を形成し、突起電極をマスクにして前記共通電
極膜をエッチングする工程とを有する。
【００１４】半導体装置の半導体素子形成面上の全面に
保護膜を形成し、フォトリソグラフィーとエッチングに
より接続電極パッド上に開口部を形成し、全面に共通電
極膜を形成する工程と、全面に第１のメッキレジストを
形成し高さの高い突起電極の形成領域に開口部を形成す
る工程と、メッキ法により突起電極の台座部分を形成し
、第１のメッキレジストを除去する工程と、全面に第２
のメッキレジストを形成し突起電極の形成領域に開口部
を形成し、メッキにより突起電極の先端部を形成し、第
２のメッキレジストを除去し、突起電極をマスクにして
共通電極膜をエッチングする工程を有する。
保護膜を形成し、フォトリソグラフィーとエッチングに
より接続電極パッド上に開口部を形成し、全面に共通電
極膜を形成する工程と、全面に第１のメッキレジストを
形成し高さの高い突起電極の形成領域に開口部を形成す
る工程と、メッキ法により突起電極の台座部分を形成し
、第１のメッキレジストを除去する工程と、全面に第２
のメッキレジストを形成し突起電極の形成領域に開口部
を形成し、メッキにより突起電極の先端部を形成し、第
２のメッキレジストを除去し、突起電極をマスクにして
共通電極膜をエッチングする工程を有する。
【００１５】半導体装置の半導体素子形成面上の全面に
保護膜を形成し、フォトリソグラフィーとエッチングに
より接続電極パッド上に開口部を形成し、全面に共通電
極膜を形成し、さらに全面に感光性レジストを形成し、
フォトリソグラフィーにより高さの高い突起電極の形成
領域に開口部を形成する工程と、全面に突起電極の台座
部分となる金属膜を形成する工程と、感光性レジストを
除去することにより感光性レジスト上に形成した金属膜
を除去し、感光性レジストの開口部に突起電極の台座部
分を形成する工程と、メタルマスクを半導体装置上に配
置し、メタルマスク開口の突起電極の形成領域にハンダ
を形成し、熱処理を行いハンダを丸めて突起電極の先端
部を形成し、この突起電極をマスクにして共通電極膜を
エッチングする工程とを有する。
保護膜を形成し、フォトリソグラフィーとエッチングに
より接続電極パッド上に開口部を形成し、全面に共通電
極膜を形成し、さらに全面に感光性レジストを形成し、
フォトリソグラフィーにより高さの高い突起電極の形成
領域に開口部を形成する工程と、全面に突起電極の台座
部分となる金属膜を形成する工程と、感光性レジストを
除去することにより感光性レジスト上に形成した金属膜
を除去し、感光性レジストの開口部に突起電極の台座部
分を形成する工程と、メタルマスクを半導体装置上に配
置し、メタルマスク開口の突起電極の形成領域にハンダ
を形成し、熱処理を行いハンダを丸めて突起電極の先端
部を形成し、この突起電極をマスクにして共通電極膜を
エッチングする工程とを有する。
【００１６】半導体装置の半導体素子形成面上の全面に
保護膜を形成し、フォトリソグラフィーとエッチングに
より接続電極パッド上に開口部を形成し、全面に共通電
極膜を形成し、さらに全面に感光性レジストを形成し、
フォトリソグラフィーにより高さの高い突起電極の形成
領域に開口部を形成する工程と、全面に突起電極の台座
部分となる金属膜を形成する工程と、感光性レジストを
除去することによりこの感光性レジスト上に形成した金
属膜を除去して、感光性樹脂の開口部に突起電極の台座
部分を形成する工程と、全面にメッキレジストを形成し
、突起電極の形成領域に開口部を形成し、メッキにより
突起電極の先端部を形成し、メッキレジストを除去し、
この突起電極をマスクにして共通電極膜をエッチングす
る工程とを有する。
保護膜を形成し、フォトリソグラフィーとエッチングに
より接続電極パッド上に開口部を形成し、全面に共通電
極膜を形成し、さらに全面に感光性レジストを形成し、
フォトリソグラフィーにより高さの高い突起電極の形成
領域に開口部を形成する工程と、全面に突起電極の台座
部分となる金属膜を形成する工程と、感光性レジストを
除去することによりこの感光性レジスト上に形成した金
属膜を除去して、感光性樹脂の開口部に突起電極の台座
部分を形成する工程と、全面にメッキレジストを形成し
、突起電極の形成領域に開口部を形成し、メッキにより
突起電極の先端部を形成し、メッキレジストを除去し、
この突起電極をマスクにして共通電極膜をエッチングす
る工程とを有する。
【００１７】
【実施例】以下、本発明による実施例を図面に基づいて
説明する。本発明における第１の実施例を図１と、図２
とを用いて説明する。図１は第１の実施例における半導
体装置の実装構造を示す断面図であり、図２は高さの異
なる突起電極の形成方法を説明するための断面図である
。
説明する。本発明における第１の実施例を図１と、図２
とを用いて説明する。図１は第１の実施例における半導
体装置の実装構造を示す断面図であり、図２は高さの異
なる突起電極の形成方法を説明するための断面図である
。
【００１８】まず本発明の実装構造を図１に示す。基板
１１の表面に接続電極１２を配置し、この接続電極１２
と、入出力信号用バスラインとして、フレキシブル・プ
リント・サーキット（以下ＦＰＣと称す）１３とを異方
性導電フィルム１４を用いて接続する。ＦＰＣ１３は絶
縁層１３ｂと、この絶縁層１３ｂの両面に形成した接続
配線層１３ａ，１３ｃとで構成する。さらに高さの異な
る突起電極を有する半導体装置２１の突起電極２５の先
端部２５ｂのハンダを溶融し、突起電極２５を有する半
導体装置２１を、基板１１上の接続電極１２とＦＰＣ１
３とに接続する。
１１の表面に接続電極１２を配置し、この接続電極１２
と、入出力信号用バスラインとして、フレキシブル・プ
リント・サーキット（以下ＦＰＣと称す）１３とを異方
性導電フィルム１４を用いて接続する。ＦＰＣ１３は絶
縁層１３ｂと、この絶縁層１３ｂの両面に形成した接続
配線層１３ａ，１３ｃとで構成する。さらに高さの異な
る突起電極を有する半導体装置２１の突起電極２５の先
端部２５ｂのハンダを溶融し、突起電極２５を有する半
導体装置２１を、基板１１上の接続電極１２とＦＰＣ１
３とに接続する。
【００１９】高さの異なる突起電極を形成した半導体装
置の構造を図２（ｄ）に示す。高さの異なる突起電極を
有する半導体装置２１は、半導体素子形成面にある接続
電極パッド２２が開口露出するように保護膜２３を設け
、接続電極パッド２２表面に共通電極膜２４を設ける。 さらに基板の段差に応じた高さの異なる突起電極２５を
共通電極膜２４上に設ける。高さの高い突起電極は、台
座部分２５ａと先端部２５ｂとの二層構造で、高さの低
い突起電極は先端部２５ｂのみで構成する。
置の構造を図２（ｄ）に示す。高さの異なる突起電極を
有する半導体装置２１は、半導体素子形成面にある接続
電極パッド２２が開口露出するように保護膜２３を設け
、接続電極パッド２２表面に共通電極膜２４を設ける。 さらに基板の段差に応じた高さの異なる突起電極２５を
共通電極膜２４上に設ける。高さの高い突起電極は、台
座部分２５ａと先端部２５ｂとの二層構造で、高さの低
い突起電極は先端部２５ｂのみで構成する。
【００２０】次に図１を用いて説明した本発明における
半導体装置の実装構造を形成するための製造方法を、図
２を用いて説明する。高さの異なる突起電極の形成方法
は、まず図２（ａ）に示すように、半導体装置２１の半
導体素子形成表面に設けたアルミニウムからなる接続電
極パッド２２を含む全面に保護膜２３を形成する。この
保護膜２３は、一般的に燐を含有した二酸化シリコン膜
や、窒化シリコン膜等の無機質膜や、ポリイミド樹脂等
の有機質膜や、これら無機質膜と有機質膜との積層構造
を用いる。保護膜２３の膜厚は１〜５μｍである。その
後、所定のマスクを用いて露光、および現像処理を行な
うフォトソリグラフィーとエッチングにより、接続電極
パッド２２が露出するように保護膜２３を開口する。
半導体装置の実装構造を形成するための製造方法を、図
２を用いて説明する。高さの異なる突起電極の形成方法
は、まず図２（ａ）に示すように、半導体装置２１の半
導体素子形成表面に設けたアルミニウムからなる接続電
極パッド２２を含む全面に保護膜２３を形成する。この
保護膜２３は、一般的に燐を含有した二酸化シリコン膜
や、窒化シリコン膜等の無機質膜や、ポリイミド樹脂等
の有機質膜や、これら無機質膜と有機質膜との積層構造
を用いる。保護膜２３の膜厚は１〜５μｍである。その
後、所定のマスクを用いて露光、および現像処理を行な
うフォトソリグラフィーとエッチングにより、接続電極
パッド２２が露出するように保護膜２３を開口する。
【００２１】さらに半導体装置２１の全面にアルミニウ
ム，クロム，銅，ニッケル，チタン等の金属多層膜を共
通電極膜２４として、それぞれ０．１〜１０μｍの厚さ
でスパッタリング法や真空蒸着法等の方法で形成する。
ム，クロム，銅，ニッケル，チタン等の金属多層膜を共
通電極膜２４として、それぞれ０．１〜１０μｍの厚さ
でスパッタリング法や真空蒸着法等の方法で形成する。
【００２２】次に図２（ｂ）に示すように、感光性樹脂
からなるメッキレジスト２６を厚さ１〜１０μｍ塗布し
、フォトリソグラフィーにより高さの高い突起電極を形
成したい接続電極パッド２２上に開口部を設ける。
からなるメッキレジスト２６を厚さ１〜１０μｍ塗布し
、フォトリソグラフィーにより高さの高い突起電極を形
成したい接続電極パッド２２上に開口部を設ける。
【００２３】次に図２（ｃ）に示すように、銅や金等の
金属からなる突起電極２５の台座部分２５ａをメッキ法
にて形成する。この台座部分２５ａのメッキ層の膜厚は
、基板の段差厚と同一にする。その後、不用になったメ
ッキレジスト２６を除去する。
金属からなる突起電極２５の台座部分２５ａをメッキ法
にて形成する。この台座部分２５ａのメッキ層の膜厚は
、基板の段差厚と同一にする。その後、不用になったメ
ッキレジスト２６を除去する。
【００２４】次に図２（ｄ）に示すように、メタルマス
クを使用して突起電極２５の先端部２５ｂとなる鉛とス
ズからなるハンダを、５０〜１００μｍの厚さで真空蒸
着法により、台座部分２５ａ上と、接続電極パッド２２
の共通電極膜２４上とに形成する。その後、フラックス
を塗布して、熱処理を行い突起電極２５の先端部２５ｂ
を半円球状にする丸め処理を行なう。
クを使用して突起電極２５の先端部２５ｂとなる鉛とス
ズからなるハンダを、５０〜１００μｍの厚さで真空蒸
着法により、台座部分２５ａ上と、接続電極パッド２２
の共通電極膜２４上とに形成する。その後、フラックス
を塗布して、熱処理を行い突起電極２５の先端部２５ｂ
を半円球状にする丸め処理を行なう。
【００２５】突起電極２５の先端部２５ｂの別の形成方
法を次に説明する。図２（ｃ）に示す台座部分２５ａを
形成後、第２のメッキレジストを全面に塗布し、フォト
リソグラフィーにより接続電極パッド２２上に開口部を
設け、共通電極膜２４をメッキ電極として、メッキ法に
よりハンダからなる突起電極２５の先端部２５ｂを形成
する。その後、不用となった第２のメッキレジストを除
去する。さらにその後、突起電極２５をエッチングのマ
スクとして共通電極膜２４をエッチングすることにより
除去して、図２（ｄ）に示す、高さの異なる突起電極２
５を有する半導体装置２１を形成する。
法を次に説明する。図２（ｃ）に示す台座部分２５ａを
形成後、第２のメッキレジストを全面に塗布し、フォト
リソグラフィーにより接続電極パッド２２上に開口部を
設け、共通電極膜２４をメッキ電極として、メッキ法に
よりハンダからなる突起電極２５の先端部２５ｂを形成
する。その後、不用となった第２のメッキレジストを除
去する。さらにその後、突起電極２５をエッチングのマ
スクとして共通電極膜２４をエッチングすることにより
除去して、図２（ｄ）に示す、高さの異なる突起電極２
５を有する半導体装置２１を形成する。
【００２６】以上の説明では突起電極の高さの種類とし
ては、高いものと低いものとの二種類であったが、三つ
以上の種類の高さの異なる突起電極を設けても良い。こ
の突起電極の形成方法を以下に記す。図２（ｃ）に示す
、突起電極２５の台座部分２５ａを形成後、台座部分２
５ａの形成に用いたメッキレジスト２６を除去せず、さ
らに新たにメッキレジストを半導体装置２１の全面に塗
布する。その後、所定のマスクを用いて露光現像処理を
行なうフォトリソグラフィーによって、最も高さの高い
突起電極の形成領域を開口し、この最も高さの高い突起
電極の形成領域以外の突起電極の形成領域を覆うように
形成する。その後メッキ処理を行ない突起電極２５の台
座部分２５ａを形成し、台座部分２５ａの厚さを厚くす
る。このように、メッキレジスト２６の形成工程とメッ
キ工程とを繰り返すことにより、複数の高さの突起電極
２５の台座部分２５ａを形成する。この後、図２（ｄ）
を用いて説明したように、メタルマスクを用いた真空蒸
着法やメッキ法によって突起電極２５の先端部分２５ｂ
を形成することにより、複数の高さの異なる突起電極を
形成することができる。
ては、高いものと低いものとの二種類であったが、三つ
以上の種類の高さの異なる突起電極を設けても良い。こ
の突起電極の形成方法を以下に記す。図２（ｃ）に示す
、突起電極２５の台座部分２５ａを形成後、台座部分２
５ａの形成に用いたメッキレジスト２６を除去せず、さ
らに新たにメッキレジストを半導体装置２１の全面に塗
布する。その後、所定のマスクを用いて露光現像処理を
行なうフォトリソグラフィーによって、最も高さの高い
突起電極の形成領域を開口し、この最も高さの高い突起
電極の形成領域以外の突起電極の形成領域を覆うように
形成する。その後メッキ処理を行ない突起電極２５の台
座部分２５ａを形成し、台座部分２５ａの厚さを厚くす
る。このように、メッキレジスト２６の形成工程とメッ
キ工程とを繰り返すことにより、複数の高さの突起電極
２５の台座部分２５ａを形成する。この後、図２（ｄ）
を用いて説明したように、メタルマスクを用いた真空蒸
着法やメッキ法によって突起電極２５の先端部分２５ｂ
を形成することにより、複数の高さの異なる突起電極を
形成することができる。
【００２７】さらに図３に示すようにリフトオフ法を用
いて、高さの異なる突起電極を形成することが可能であ
る。まず図３（ａ）に示すように、半導体装置２１の半
導体素子形成表面に設けたアルミニウムからなる接続電
極パッド２２を含む全面に保護膜２３を形成する。この
保護膜２３は、一般的に燐を含有した二酸化シリコン膜
や、窒化シリコン膜等の無機質膜や、ポリイミド樹脂等
の有機質膜や、これら無機質膜と有機質膜との積層構造
を用いる。この保護膜２３の膜厚は１〜５μｍである。 その後、所定のマスクを用いて露光、および現像処理を
行なうフォトソリグラフィーと、エッチングにより、接
続電極パッド２２が露出するように保護膜２３を開口す
る。
いて、高さの異なる突起電極を形成することが可能であ
る。まず図３（ａ）に示すように、半導体装置２１の半
導体素子形成表面に設けたアルミニウムからなる接続電
極パッド２２を含む全面に保護膜２３を形成する。この
保護膜２３は、一般的に燐を含有した二酸化シリコン膜
や、窒化シリコン膜等の無機質膜や、ポリイミド樹脂等
の有機質膜や、これら無機質膜と有機質膜との積層構造
を用いる。この保護膜２３の膜厚は１〜５μｍである。 その後、所定のマスクを用いて露光、および現像処理を
行なうフォトソリグラフィーと、エッチングにより、接
続電極パッド２２が露出するように保護膜２３を開口す
る。
【００２８】さらに半導体装置２１の全面にアルミニウ
ム，クロム，銅，ニッケル，チタン等の金属多層膜を共
通電極膜２４として、それぞれ０．１〜１０μｍの厚さ
で、スパッタリング法や真空蒸着法等の方法で形成する
。
ム，クロム，銅，ニッケル，チタン等の金属多層膜を共
通電極膜２４として、それぞれ０．１〜１０μｍの厚さ
で、スパッタリング法や真空蒸着法等の方法で形成する
。
【００２９】その後、感光性樹脂からなる感光性レジス
ト３３を全面に塗布し、フォトリソグラフィーにより高
さの高い突起電極を形成したい接続電極パッド２２上に
開口部を設ける。感光性レジスト３３の膜厚は基板の段
差厚と同一にする。
ト３３を全面に塗布し、フォトリソグラフィーにより高
さの高い突起電極を形成したい接続電極パッド２２上に
開口部を設ける。感光性レジスト３３の膜厚は基板の段
差厚と同一にする。
【００３０】次に図３（ｂ）に示すように、半導体装置
２１上の全面に、高さの高い突起電極２５の台座部分２
５ａとなる銅等の金属膜１９を感光性レジスト３３とほ
ぼ同じ厚さに形成する。
２１上の全面に、高さの高い突起電極２５の台座部分２
５ａとなる銅等の金属膜１９を感光性レジスト３３とほ
ぼ同じ厚さに形成する。
【００３１】次に図３（ｃ）に示すように、レジスト剥
離液によって金属膜１９下層の感光性レジスト３３を除
去するリフトオフにより、感光性レジスト３３上に形成
した金属膜１９を除去する。この感光性レジスト３３の
除去により、感光性レジスト３３の開口内の高さの高い
突起電極２５の形成領域に、突起電極２５の台座部分２
５ａを形成する。
離液によって金属膜１９下層の感光性レジスト３３を除
去するリフトオフにより、感光性レジスト３３上に形成
した金属膜１９を除去する。この感光性レジスト３３の
除去により、感光性レジスト３３の開口内の高さの高い
突起電極２５の形成領域に、突起電極２５の台座部分２
５ａを形成する。
【００３２】次に図３（ｄ）に示すように、メタルマス
クを使用して、突起電極２５の先端部２５ｂとなる鉛と
スズからなるハンダを５０〜１００μｍの厚さで真空蒸
着法によって、台座部分２５ａと接続電極パッド２２の
共通電極膜２４上とに形成する。その後フラックスを塗
布し、熱処理を行い突起電極２５の先端部２５ｂを半円
球状にする丸め処理を行なう。
クを使用して、突起電極２５の先端部２５ｂとなる鉛と
スズからなるハンダを５０〜１００μｍの厚さで真空蒸
着法によって、台座部分２５ａと接続電極パッド２２の
共通電極膜２４上とに形成する。その後フラックスを塗
布し、熱処理を行い突起電極２５の先端部２５ｂを半円
球状にする丸め処理を行なう。
【００３３】また突起電極２５の先端部２５ｂの別の形
成方法をつぎに説明する。図３（ｃ）に示す突起電極２
５の台座部分２５ａを形成後、メッキレジストを塗布し
、フォトリソグラフィーにより接続電極パッド２２上に
開口部を設ける。その後、共通電極膜２４を電極として
メッキ法によりハンダからなる突起電極２５の先端部２
５ｂを形成する。その後、不用となったメッキレジスト
２６を除去する。さらにその後、突起電極２５をエッチ
ングのマスクとして、共通電極膜２４を除去して、図３
（ｄ）に示す高さの異なる突起電極２５を有する半導体
装置２１を形成する。
成方法をつぎに説明する。図３（ｃ）に示す突起電極２
５の台座部分２５ａを形成後、メッキレジストを塗布し
、フォトリソグラフィーにより接続電極パッド２２上に
開口部を設ける。その後、共通電極膜２４を電極として
メッキ法によりハンダからなる突起電極２５の先端部２
５ｂを形成する。その後、不用となったメッキレジスト
２６を除去する。さらにその後、突起電極２５をエッチ
ングのマスクとして、共通電極膜２４を除去して、図３
（ｄ）に示す高さの異なる突起電極２５を有する半導体
装置２１を形成する。
【００３４】図１に示す、基板１１は紙フェノールや紙
エポキシ等の有機質材料、あるいはアルミナセラミック
や結晶化ガラス等の無機質材料、あるいはガラスエポキ
シ等の有機無機質材料からなる。この基板１１の表面に
感光性樹脂からなるメッキレジストを形成し、フォトリ
ソグラフィーでパターニングする。その後、銅，銀，金
などの金属を無電解メッキ法で１０〜２００μｍの厚さ
で形成し、不用になったメッキレジストを除去すること
により接続電極１２を形成する。また金属材料を真空蒸
着法やスパッタリング法等で形成し、その後、感光性樹
脂を塗布し、フォトリソグラフィーとエッチングにより
接続電極１２を形成することも可能である。
エポキシ等の有機質材料、あるいはアルミナセラミック
や結晶化ガラス等の無機質材料、あるいはガラスエポキ
シ等の有機無機質材料からなる。この基板１１の表面に
感光性樹脂からなるメッキレジストを形成し、フォトリ
ソグラフィーでパターニングする。その後、銅，銀，金
などの金属を無電解メッキ法で１０〜２００μｍの厚さ
で形成し、不用になったメッキレジストを除去すること
により接続電極１２を形成する。また金属材料を真空蒸
着法やスパッタリング法等で形成し、その後、感光性樹
脂を塗布し、フォトリソグラフィーとエッチングにより
接続電極１２を形成することも可能である。
【００３５】図１に示すＦＰＣ１３は、ポリイミドある
いはポリエステルなどの有機質材料で構成する絶縁層１
３ｂの両面に、感光性樹脂からなるメッキレジストをフ
ォトリソグラフィーでパターニングして、銅，銀，金な
どの金属を無電解メッキ法で形成する。その後不用にな
ったメッキレジストを除去して、接続配線層１３ａ，１
３ｃを形成する。ＦＰＣ１３の絶縁層１３ｂの厚さは、
５０〜１００μｍ、接続配線層１３ａ，１３ｃの厚さは
、１０〜５０μｍが一般的である。
いはポリエステルなどの有機質材料で構成する絶縁層１
３ｂの両面に、感光性樹脂からなるメッキレジストをフ
ォトリソグラフィーでパターニングして、銅，銀，金な
どの金属を無電解メッキ法で形成する。その後不用にな
ったメッキレジストを除去して、接続配線層１３ａ，１
３ｃを形成する。ＦＰＣ１３の絶縁層１３ｂの厚さは、
５０〜１００μｍ、接続配線層１３ａ，１３ｃの厚さは
、１０〜５０μｍが一般的である。
【００３６】次に図１に示す、異方性フィルム１４を用
いた接続方法と、半導体装置２１の接続方法とを説明す
る。異方性導電フィルム１４を、ＦＰＣ１３の接続配線
層１３ｃに固定し、仮焼成する。その後、基板１１に配
置した接続電極１２と、異方性導電フィルム１４を仮固
定したＦＰＣ１３とを熱圧着法により接続して、電気的
接続を行なう。さらにＦＰＣ１３の厚さ分の高さが異な
る突起電極を備えた半導体装置２１を加熱して、突起電
極２５の先端部２５ｂのハンダを溶融させ、高さの高い
突起電極は基板１１に配置した接続電極１２と、高さの
低い突起電極はＦＰＣ１３の接続電極層１３ａと電気的
接続を行い、図１に示す構造になる。
いた接続方法と、半導体装置２１の接続方法とを説明す
る。異方性導電フィルム１４を、ＦＰＣ１３の接続配線
層１３ｃに固定し、仮焼成する。その後、基板１１に配
置した接続電極１２と、異方性導電フィルム１４を仮固
定したＦＰＣ１３とを熱圧着法により接続して、電気的
接続を行なう。さらにＦＰＣ１３の厚さ分の高さが異な
る突起電極を備えた半導体装置２１を加熱して、突起電
極２５の先端部２５ｂのハンダを溶融させ、高さの高い
突起電極は基板１１に配置した接続電極１２と、高さの
低い突起電極はＦＰＣ１３の接続電極層１３ａと電気的
接続を行い、図１に示す構造になる。
【００３７】本発明の半導体装置の実装構造における第
２の実施例を、図４を用いて説明する。図４は本発明に
おける第２の実施例の半導体装置の実装構造を示す断面
図である。接続電極１２を配置した基板１１に、第２の
半導体装置３１ｂが納まる大きさの凹部３２を設け、接
着剤１５を用いて第２の半導体装置３１ｂを固定する。 基板１１に設ける凹部３２の深さは第２の半導体装置３
２ｂの厚さと同じにして、実装面を平坦にするのが理想
である。
２の実施例を、図４を用いて説明する。図４は本発明に
おける第２の実施例の半導体装置の実装構造を示す断面
図である。接続電極１２を配置した基板１１に、第２の
半導体装置３１ｂが納まる大きさの凹部３２を設け、接
着剤１５を用いて第２の半導体装置３１ｂを固定する。 基板１１に設ける凹部３２の深さは第２の半導体装置３
２ｂの厚さと同じにして、実装面を平坦にするのが理想
である。
【００３８】しかし、実装厚を薄くするためにできるだ
け薄い基板１１を用いるので、基板強度の関係により凹
部３２の深さには制限がある。そのために完全に実装面
を平坦化するのは難しく、基板１１表面には段差が発生
する。
け薄い基板１１を用いるので、基板強度の関係により凹
部３２の深さには制限がある。そのために完全に実装面
を平坦化するのは難しく、基板１１表面には段差が発生
する。
【００３９】凹部３２に納める第２の半導体装置３１ｂ
は、半導体素子形成面にある接続電極パッド２２が開口
露出するように保護膜２３を設け、接続電極パッド２２
表面に共通電極膜２４と、さらに外部接続用電極２９と
を有する。高さの異なる突起電極を有する第１の半導体
装置３１ａに形成する、突起電極２５の先端部２５ｂの
ハンダを溶融し、基板１１上の接続電極１２と、基板１
１の凹部３２に収納した第２の半導体装置３１ｂの外部
接続用電極２９とに接続する。さらに基板１１の凹部３
２に納めた第２の半導体装置３１ｂの外部接続用電極２
９と、基板１１に配置した接続電極１２とを金属ワイヤ
ー１６でボンディング接続する。
は、半導体素子形成面にある接続電極パッド２２が開口
露出するように保護膜２３を設け、接続電極パッド２２
表面に共通電極膜２４と、さらに外部接続用電極２９と
を有する。高さの異なる突起電極を有する第１の半導体
装置３１ａに形成する、突起電極２５の先端部２５ｂの
ハンダを溶融し、基板１１上の接続電極１２と、基板１
１の凹部３２に収納した第２の半導体装置３１ｂの外部
接続用電極２９とに接続する。さらに基板１１の凹部３
２に納めた第２の半導体装置３１ｂの外部接続用電極２
９と、基板１１に配置した接続電極１２とを金属ワイヤ
ー１６でボンディング接続する。
【００４０】次に図４に示す半導体装置の実装構造を形
成するための製造方法を説明する。基板１１の形成方法
と、この基板１１に接続電極１２を製造する方法とは、
第１の実施例と同様である。第２の半導体装置３１ｂを
収納する凹部３２は、エッチングや機械的な加工等の方
法によって形成する。基板１１に設けた凹部３２に第２
の半導体装置３１ｂを固定する方法は、銀等の導電粒を
エポキシ系の接着剤に混入した導電性接着剤や、エポキ
シ等の絶縁性接着剤からなる接着剤１５をディスペンス
法によって、凹部３２の底面に塗布し、その後第２の半
導体装置３１ｂを搭載し、接着剤１５を硬化させること
により行なう。
成するための製造方法を説明する。基板１１の形成方法
と、この基板１１に接続電極１２を製造する方法とは、
第１の実施例と同様である。第２の半導体装置３１ｂを
収納する凹部３２は、エッチングや機械的な加工等の方
法によって形成する。基板１１に設けた凹部３２に第２
の半導体装置３１ｂを固定する方法は、銀等の導電粒を
エポキシ系の接着剤に混入した導電性接着剤や、エポキ
シ等の絶縁性接着剤からなる接着剤１５をディスペンス
法によって、凹部３２の底面に塗布し、その後第２の半
導体装置３１ｂを搭載し、接着剤１５を硬化させること
により行なう。
【００４１】基板１１の凹部３２に収納する第２の半導
体装置３１ｂは、第１の実施例で説明した高さの異なる
突起電極を有する半導体装置と同じ方法で、接続電極パ
ッド２２と、保護膜２３と、共通電極膜２４とをそれぞ
れ形成する。さらにメッキレジストを接続電極バッド２
２上に開口するように設け、金や銅などの金属からなる
外部接続用電極２９を、メッキ法で１〜２０μｍの厚さ
で形成する。
体装置３１ｂは、第１の実施例で説明した高さの異なる
突起電極を有する半導体装置と同じ方法で、接続電極パ
ッド２２と、保護膜２３と、共通電極膜２４とをそれぞ
れ形成する。さらにメッキレジストを接続電極バッド２
２上に開口するように設け、金や銅などの金属からなる
外部接続用電極２９を、メッキ法で１〜２０μｍの厚さ
で形成する。
【００４２】高さの異なる突起電極を有する第１の半導
体装置３１ａの形成方法は、第１の実施例と同様で、第
１の半導体装置３１ａを加熱して突起電極の先端部２５
ｂのハンダを溶融させる。この結果、高さの高い突起電
極は基板１１に配置した接続電極１２と接続し、高さの
低い突起電極は基板１１に設けた凹部３２に納めた第２
の半導体装置３１ｂの外部接続用電極２９と接続して、
それぞれ電気的接続を行なう。
体装置３１ａの形成方法は、第１の実施例と同様で、第
１の半導体装置３１ａを加熱して突起電極の先端部２５
ｂのハンダを溶融させる。この結果、高さの高い突起電
極は基板１１に配置した接続電極１２と接続し、高さの
低い突起電極は基板１１に設けた凹部３２に納めた第２
の半導体装置３１ｂの外部接続用電極２９と接続して、
それぞれ電気的接続を行なう。
【００４３】さらに高さの異なる突起電極を有する第１
の半導体装置３１ａと接続しない基板１１の凹部３２に
収納した第２の半導体装置３１ｂの外部接続用電極２９
は、基板１１に配置した接続電極１２と、金，銀，銅な
どの金属を用いた金属ワイヤー１６でボンディング接続
を行い、図４に示す実装構造を形成する。
の半導体装置３１ａと接続しない基板１１の凹部３２に
収納した第２の半導体装置３１ｂの外部接続用電極２９
は、基板１１に配置した接続電極１２と、金，銀，銅な
どの金属を用いた金属ワイヤー１６でボンディング接続
を行い、図４に示す実装構造を形成する。
【００４４】本発明における高さの異なる突起電極を備
えた半導体装置の第３の実施例を図５を用いて説明する
。図５は本発明の第３の実施例における半導体装置の実
装構造を示す断面図である。基板１１に配置した接続電
極１２と半導体装置２１とを異方性導電接着剤２８を用
いて接続した構造を図５に示す。半導体装置２１は、半
導体素子形成領域に形成する抵抗素子３０を備え、かつ
複数の高さの異なる突起電極２５を有するものである。 異方性導電接着剤２８は主材２８ａ，導電粒２８ｂ，非
導電粒２８ｃとで構成する。
えた半導体装置の第３の実施例を図５を用いて説明する
。図５は本発明の第３の実施例における半導体装置の実
装構造を示す断面図である。基板１１に配置した接続電
極１２と半導体装置２１とを異方性導電接着剤２８を用
いて接続した構造を図５に示す。半導体装置２１は、半
導体素子形成領域に形成する抵抗素子３０を備え、かつ
複数の高さの異なる突起電極２５を有するものである。 異方性導電接着剤２８は主材２８ａ，導電粒２８ｂ，非
導電粒２８ｃとで構成する。
【００４５】図５（ａ）に示す実装構造は、半導体装置
２１に形成した突起電極２５のうち高さの高い突起電極
だけが基板１１に配置した接続電極１２と接続するよう
、異方性導電接着剤２８の導電粒２８ｂの大きさを選択
する。また図５（ｂ）に示す実装構造は、半導体装置２
１に形成した突起電極２５のうち高さの低い突起電極と
、高さの高い突起電極との両方を基板１１に配置した接
続電極１２と接続するように、図５（ａ）で使用する、
異方性導電接着剤２８の導電粒２８ｂよりも大きい導電
粒２８ｂを選択する。
２１に形成した突起電極２５のうち高さの高い突起電極
だけが基板１１に配置した接続電極１２と接続するよう
、異方性導電接着剤２８の導電粒２８ｂの大きさを選択
する。また図５（ｂ）に示す実装構造は、半導体装置２
１に形成した突起電極２５のうち高さの低い突起電極と
、高さの高い突起電極との両方を基板１１に配置した接
続電極１２と接続するように、図５（ａ）で使用する、
異方性導電接着剤２８の導電粒２８ｂよりも大きい導電
粒２８ｂを選択する。
【００４６】次に、図５を用いて説明した異方性導電接
着剤２８を用いた半導体装置２１の実装構造を製造する
ための製造方法を説明する。半導体装置２１の半導体素
子形成領域に抵抗素子３０を、不純物拡散層やポリシリ
コン層によって形成する。抵抗素子３０の両端に高さの
高い突起電極と、抵抗素子３０の中央部に高さの低い突
起電極とを、第１の実施例と同じ製造方法で形成する。 基板１１の形成方法と、この基板１１に配置した接続電
極１２の製造方法とに関しても、第１の実施例と同じ製
造方法で形成する。
着剤２８を用いた半導体装置２１の実装構造を製造する
ための製造方法を説明する。半導体装置２１の半導体素
子形成領域に抵抗素子３０を、不純物拡散層やポリシリ
コン層によって形成する。抵抗素子３０の両端に高さの
高い突起電極と、抵抗素子３０の中央部に高さの低い突
起電極とを、第１の実施例と同じ製造方法で形成する。 基板１１の形成方法と、この基板１１に配置した接続電
極１２の製造方法とに関しても、第１の実施例と同じ製
造方法で形成する。
【００４７】異方性導電接着剤２８は、主剤２８ａと、
導電粒２８ｂと、非導電粒２８ｃとで構成する。主剤２
８ａは、ガラスペースト等の無機質材料や、エポキシ樹
脂、ポリエステル樹脂等の有機質材料で構成する。導電
粒２８ｂは、弾性を有するスチレンとジビニルベンゼン
との共重合体からなるプラスティックビーズに、ニッケ
ル，アルミニウム，金，銀等の金属を、一種または二種
以上をメッキ処理して形成する。非導電粒２８ｃは、グ
ラスファイバや金属酸化物等の無機質材料や、ポリメチ
ルメタクリレート等の硬度の高い有機質材料で形成した
ビーズにて構成する。
導電粒２８ｂと、非導電粒２８ｃとで構成する。主剤２
８ａは、ガラスペースト等の無機質材料や、エポキシ樹
脂、ポリエステル樹脂等の有機質材料で構成する。導電
粒２８ｂは、弾性を有するスチレンとジビニルベンゼン
との共重合体からなるプラスティックビーズに、ニッケ
ル，アルミニウム，金，銀等の金属を、一種または二種
以上をメッキ処理して形成する。非導電粒２８ｃは、グ
ラスファイバや金属酸化物等の無機質材料や、ポリメチ
ルメタクリレート等の硬度の高い有機質材料で形成した
ビーズにて構成する。
【００４８】異方性導電接着剤２８は、ロール混練によ
り主材２８ａに導電粒２８ｂと、非導電粒２８ｃとを混
ぜ合わせ形成する。印刷法によって、接続電極１２を配
置した基板１１に異方性導電接着剤２８を適量塗布して
、８０℃程度の温度で仮焼成する。その後、高さの異な
る突起電極を有する半導体装置２１を基板１１上に配置
して、１２０〜１５０℃の温度で圧力を加えながら接続
を行なう。
り主材２８ａに導電粒２８ｂと、非導電粒２８ｃとを混
ぜ合わせ形成する。印刷法によって、接続電極１２を配
置した基板１１に異方性導電接着剤２８を適量塗布して
、８０℃程度の温度で仮焼成する。その後、高さの異な
る突起電極を有する半導体装置２１を基板１１上に配置
して、１２０〜１５０℃の温度で圧力を加えながら接続
を行なう。
【００４９】異方性導電接着剤２８の導電粒２８ｂの大
きさを、非導電粒２８ｃの直径に突起電極の台座部分２
５ａの高さを加えた寸法よりも小さいものを用いた場合
の実装構造を図５（ａ）に示す。高さの低い突起電極は
基板１１に配置した接続電極１２とは導通せず、高さの
高い突起電極だけが接続電極１２と電気的接続が行われ
る。この結果基板１１に配置した接続電極１２の間の抵
抗は、半導体素子領域に形成した抵抗素子３０になる。
きさを、非導電粒２８ｃの直径に突起電極の台座部分２
５ａの高さを加えた寸法よりも小さいものを用いた場合
の実装構造を図５（ａ）に示す。高さの低い突起電極は
基板１１に配置した接続電極１２とは導通せず、高さの
高い突起電極だけが接続電極１２と電気的接続が行われ
る。この結果基板１１に配置した接続電極１２の間の抵
抗は、半導体素子領域に形成した抵抗素子３０になる。
【００５０】また異方性導電接着剤２８の導電粒２８ｂ
の大きさを、非導電粒２８ｃの直径に突起電極の台座部
分２５ａの高さを加えた寸法よりも大きいものを用いた
場合の実装構造を図５（ｂ）に示す。高さの低い突起電
極と高さの高い突起電極との両方が、基板１１に配置し
た接続電極１２と導通する。この結果、基板１１に配置
した接続電極１２の間の抵抗は、抵抗素子３０の中央部
に高さの低い突起電極を設けると、半導体素子領域に形
成した抵抗素子３０の二分の一になる。このように異方
性導電接着剤２８の導電粒２８ｂの大きさを選ぶことに
より、任意の抵抗値を有する回路を実装時に選択するこ
とが可能である。
の大きさを、非導電粒２８ｃの直径に突起電極の台座部
分２５ａの高さを加えた寸法よりも大きいものを用いた
場合の実装構造を図５（ｂ）に示す。高さの低い突起電
極と高さの高い突起電極との両方が、基板１１に配置し
た接続電極１２と導通する。この結果、基板１１に配置
した接続電極１２の間の抵抗は、抵抗素子３０の中央部
に高さの低い突起電極を設けると、半導体素子領域に形
成した抵抗素子３０の二分の一になる。このように異方
性導電接着剤２８の導電粒２８ｂの大きさを選ぶことに
より、任意の抵抗値を有する回路を実装時に選択するこ
とが可能である。
【００５１】この高さの異なる突起電極と大きさの異な
る導電粒とを組み合わせる半導体装置は、図５を用いて
説明した抵抗素子だけではなく、容量素子にも応用可能
である。
る導電粒とを組み合わせる半導体装置は、図５を用いて
説明した抵抗素子だけではなく、容量素子にも応用可能
である。
【００５２】
【発明の効果】本発明による高さの異なる突起電極を有
する半導体装置を用いた実装構造および製造方法では、
基板に他の部品を搭載してできた段差に対応できるため
、小型高密度な実装が可能となる。さらに基板表面だけ
の実装だけではなく、基板に実装した部品の上からさら
に接続が可能となり、従来にない小型でしかも高密度な
半導体装置の実装構造および製造方法を提供することが
でき、絶大な効果が得られる。
する半導体装置を用いた実装構造および製造方法では、
基板に他の部品を搭載してできた段差に対応できるため
、小型高密度な実装が可能となる。さらに基板表面だけ
の実装だけではなく、基板に実装した部品の上からさら
に接続が可能となり、従来にない小型でしかも高密度な
半導体装置の実装構造および製造方法を提供することが
でき、絶大な効果が得られる。
【００５３】また高さの異なる突起電極を有する半導体
装置を異方性導電接着剤を用いて接続する場合、同一の
半導体装置を使用するにもかかわらず、異方性導電接着
剤の導電粒の大きさを変えることで、半導体装置の内部
回路を選択することが可能になる。これはトリミング技
術に応用が可能で、従来は半導体装置の特性を検査して
、その結果によって、抵抗素子や容量素子等の受動部品
をハンダ付やレーザによるトリミング、あるいは内部メ
モリーによって制御するものはデータの書き込み作業が
必要となる。本発明によれば、ユーザーが半導体装置を
基板に装着する最終段階で異方性導電接着剤の導電粒の
大きさを選択し、任意の電気回路を選択することが可能
となり、低コストかつ作業が簡略な手法で多大な効果を
有する。
装置を異方性導電接着剤を用いて接続する場合、同一の
半導体装置を使用するにもかかわらず、異方性導電接着
剤の導電粒の大きさを変えることで、半導体装置の内部
回路を選択することが可能になる。これはトリミング技
術に応用が可能で、従来は半導体装置の特性を検査して
、その結果によって、抵抗素子や容量素子等の受動部品
をハンダ付やレーザによるトリミング、あるいは内部メ
モリーによって制御するものはデータの書き込み作業が
必要となる。本発明によれば、ユーザーが半導体装置を
基板に装着する最終段階で異方性導電接着剤の導電粒の
大きさを選択し、任意の電気回路を選択することが可能
となり、低コストかつ作業が簡略な手法で多大な効果を
有する。
【図１】本発明の第１の実施例における半導体装置の実
装構造を示す断面図である。
装構造を示す断面図である。
【図２】本発明で用いる高さの異なる突起電極を有する
半導体装置の製造方法を工程順に示す断面図である。
半導体装置の製造方法を工程順に示す断面図である。
【図３】本発明で用いる高さの異なる突起電極を有する
半導体装置の他の実施例における製造方法を工程順に示
す断面図である。
半導体装置の他の実施例における製造方法を工程順に示
す断面図である。
【図４】本発明による第２の実施例を示す半導体装置の
実装構造を示す断面図である。
実装構造を示す断面図である。
【図５】本発明の半導体装置の実装構造における第３の
実施例を示す断面図である。
実施例を示す断面図である。
【図６】従来例であるフリップチップボンディング法を
説明するための断面図である。
説明するための断面図である。
【図７】従来例であるチップオングラス法を説明するた
めの断面図である。
めの断面図である。
１１ 基板
１２ 接続電極
２１ 半導体装置
２２ 接続電極パッド
２３ 保護膜
２４ 共通電極膜
２５ 突起電極
Claims (5)
- 【請求項１】 半導体装置の接続電極パッド上に複数
の高さの異なる突起電極を有することを特徴とする半導
体装置の実装構造。 - 【請求項２】 半導体装置の半導体素子形成面上の全
面に保護膜を形成し、フォトリソグラフィーとエッチン
グにより接続電極パッド上に開口部を形成し、全面に共
通電極膜を形成する工程と、全面にメッキレジストを形
成し高さの高い突起電極の形成領域に開口部を形成する
工程と、メッキにより突起電極の台座部分を形成し、該
メッキレジストを除去する工程と、メタルマスクを前記
半導体装置上に配置し、該メタルマスク開口の突起電極
の形成領域にハンダを形成し、熱処理を行い該ハンダを
丸めて突起電極の先端部を形成し、該突起電極をマスク
にして前記共通電極膜をエッチングする工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体装置の半導体素子形成面上の全
面に保護膜を形成し、フォトリソグラフィーとエッチン
グにより接続電極パッド上に開口部を形成し、全面に共
通電極膜を形成する工程と、全面に第１のメッキレジス
トを形成し高さの高い突起電極の形成領域に開口部を形
成する工程と、メッキにより突起電極の台座部分を形成
し、該第１のメッキレジストを除去する工程と、全面に
第２のメッキレジストを形成し突起電極の形成領域に開
口部を形成し、メッキにより突起電極の先端部を形成し
、該第２のメッキレジストを除去し、該突起電極をマス
クにして前記共通電極膜をエッチングする工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体装置の半導体素子形成面上の全
面に保護膜を形成し、フォトリソグラフィーとエッチン
グにより接続電極パッド上に開口部を形成し、全面に共
通電極膜を形成し、さらに全面に感光性レジストを形成
し、フォトリソグラフィーにより高さの高い突起電極の
形成領域に開口部を形成する工程と、全面に突起電極の
台座部分となる金属膜を形成する工程と、前記感光性レ
ジストを除去することにより前記感光性レジスト上に形
成した金属膜を除去し、前記感光性レジストの開口部に
突起電極の台座部分を形成する工程と、メタルマスクを
前記半導体装置上に配置し、該メタルマスク開口の突起
電極の形成領域にハンダを形成し、熱処理を行い該ハン
ダを丸めて突起電極の先端部を形成し、該突起電極をマ
スクにして前記共通電極膜をエッチングする工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項５】 半導体装置の半導体素子形成面上の全
面に保護膜を形成し、フォトリソグラフィーとエッチン
グにより接続電極パッド上に開口部を形成し、全面に共
通電極膜を形成し、さらに全面に感光性レジストを形成
し、フォトリソグラフィーにより高さの高い突起電極の
形成領域に開口部を形成する工程と、全面に突起電極の
台座部分となる金属膜を形成する工程と、前記感光性レ
ジストを除去することにより前記感光性レジスト上に形
成した該金属膜を除去して、前記感光性樹脂の開口部に
突起電極の台座部分を形成する工程と、全面にメッキレ
ジストを形成し、突起電極の形成領域に開口部を形成し
、メッキにより突起電極の先端部を形成し、該メッキレ
ジストを除去し、該突起電極をマスクにして前記共通電
極膜をエッチングする工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3137054A JPH04242939A (ja) | 1990-12-13 | 1991-05-14 | 半導体装置の実装構造およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41010890 | 1990-12-13 | ||
| JP2-410108 | 1990-12-13 | ||
| JP3137054A JPH04242939A (ja) | 1990-12-13 | 1991-05-14 | 半導体装置の実装構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04242939A true JPH04242939A (ja) | 1992-08-31 |
Family
ID=26470482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3137054A Pending JPH04242939A (ja) | 1990-12-13 | 1991-05-14 | 半導体装置の実装構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04242939A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630056A1 (en) * | 1993-05-28 | 1994-12-21 | Toshiba Ave Co., Ltd | Use of anisotropically conductive film for connecting leads of wiring board with electrode pads of photoelectric converting device and mounting method of the device |
| EP1408364A1 (en) * | 1997-03-06 | 2004-04-14 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US6965552B2 (en) * | 2002-02-01 | 2005-11-15 | Hitachi, Ltd. | Mounting method for optical device and optical head equipment |
| CN100410740C (zh) * | 2004-07-13 | 2008-08-13 | 精工爱普生株式会社 | 电光装置和电子设备 |
-
1991
- 1991-05-14 JP JP3137054A patent/JPH04242939A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0630056A1 (en) * | 1993-05-28 | 1994-12-21 | Toshiba Ave Co., Ltd | Use of anisotropically conductive film for connecting leads of wiring board with electrode pads of photoelectric converting device and mounting method of the device |
| US5506401A (en) * | 1993-05-28 | 1996-04-09 | Kabushiki Kaisha Toshiba | Photoelectric converting device mounting apparatus with anisotropically conductive film for connecting leads of wiring board and electrode pads of photoelectric converting device and fabrication method thereof |
| US5786589A (en) * | 1993-05-28 | 1998-07-28 | Kabushiki Kaisha Toshiba | Photoelectric converting device with anisotropically conductive film for connecting leads of wiring board and electrode pads of photoelectric converting device |
| EP1408364A1 (en) * | 1997-03-06 | 2004-04-14 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| EP1403686A3 (en) * | 1997-03-06 | 2004-04-14 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| EP1403685A3 (en) * | 1997-03-06 | 2004-04-14 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US6965552B2 (en) * | 2002-02-01 | 2005-11-15 | Hitachi, Ltd. | Mounting method for optical device and optical head equipment |
| CN100410740C (zh) * | 2004-07-13 | 2008-08-13 | 精工爱普生株式会社 | 电光装置和电子设备 |
| US7518691B2 (en) | 2004-07-13 | 2009-04-14 | Seiko Epson Corporation | Electrooptical device, mounting structure, and electronic apparatus having wiring formed on and protruding from a base material to directly under an input bump on a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7009293B2 (en) | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| TW492120B (en) | Semiconductor device and its manufacturing method, stacked type semiconductor device, circuit substrate and electronic machine | |
| TW480636B (en) | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JPH06132474A (ja) | 半導体装置 | |
| KR20010106096A (ko) | 액정 표시 장치에 반도체 장치를 실장하기 위한 구조 및그 반도체 장치 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP2001244366A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPH02280334A (ja) | 半導体装置及びその製造方法 | |
| JPH0766207A (ja) | 表面実装型電子部品及びその製造方法並びに半田付け方法 | |
| JP2002151801A (ja) | 回路基板構造およびその製造方法 | |
| JPH11297751A (ja) | 半導体装置 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| KR0171099B1 (ko) | 반도체 기판 범프 및 그 제조방법 | |
| JPS5988863A (ja) | 半導体装置 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| US6433415B2 (en) | Assembly of plurality of semiconductor devices |