JPH04232666A - デジタルレコーダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は音声信号をデジタル的に
記録、再生、更には、編集することが可能なデジタルレ
コーダに関する。

【０００２】

【従来の技術】従来から音声信号を記録（録音）、再生
、編集する方法としては、磁気テープにアナログ音声信
号を磁気記録し、それを再生し、編集することが行われ
ている。しかしながら、このような従来技術はアナログ
記録再生に依っているため、音質の劣化がさけられず、
特に一度録音した音声信号をダビングすると劣化が顕著
となる。

【０００３】また、磁気テープを記録媒体としているの
で目的の編集ポイントに到達するのに時間がかかってし
まうという問題や、磁気テープの当該録音部分を物理的
に切り貼りしたり、編集部分を他の場所に一度コピーし
た上でなければ、編集作業を行えないという問題もある
。

【０００４】音質劣化の問題に対しては磁気テープへの
記録方法をデジタル化することで対応できるものの、シ
ーケンシャルアクセスの記録媒体を用いるために生じる
頭出しや編集の自由度に関する欠点は、単なるデジタル
化によっては除去することが出来ない。

【０００５】そこで最近、音声データの入出力動作を行
う音声入出力手段から供給されたデジタル音声データを
そのまま、または、編集完了後のデジタル音声データを
記憶する例えばランダムアクセス型（即ちダイレクト記
録型）ハードディスク装置や光磁気ディスク等からなる
音声データ記憶手段を有するデジタルレコーダが提案さ
れている（例えば、本件出願人の出願に係る特願平２−
１２３７８８号等）。

【０００６】

【発明が解決しようとする課題】ハードディスクに４チ
ャンネルの音声信号を記録する場合、図１７（ａ）に示
す様に、各チャンネル毎にトラックが形成され、トラッ
ク（Ｔｒ）１にチャンネル１のデータが、トラック２に
チャンネル２のデータが、トラック３にチャンネル３の
データが、また、トラック４にチャンネル４のデータが
、それぞれ記録される。例えば、記録される音声信号が
左右ステレオ音声信号である場合、左チャンネルの信号
と右チャンネルの信号とはそれぞれ異なるチャンネルの
信号として異なるトラックに記録される。

【０００７】４チャンネルのトラックが存在する場合、
２組のステレオ信号を記録することが可能となる。図１
７（ｂ）においては、トラックＴｒ１とＴｒ４がステレ
オ信号のペア（組）とされ、また、トラックＴｒ２とＴ
ｒ３が他のステレオ信号のペアとされる。いまトラック
Ｔｒ１をＡ，Ｂ，Ｃ，Ｄの４つの領域に区分し、トラッ
クＴｒ４をＫ，Ｌ，Ｍ，Ｎの４つの領域に分割し、これ
をトラックＴｒ１においては、Ａ，Ｃ，Ｂ，Ｄの順に、
また、トラックＴｒ４においては、Ｋ，Ｍ，Ｌ，Ｎの順
に再生するように編集を行ったとする。また、同様に他
方のステレオ信号のペアにおいて、トラックＴｒ２をＥ
，Ｆ，Ｇの３つの領域に区分し、トラックＴｒ３をＨ，
Ｉ，Ｊの３つの領域に区分する。そしてトラックＴｒ２
をＥ，Ｇ，Ｆの順に、また、トラックＴｒ３をＨ，Ｊ，
Ｉの順に、それぞれ再生するように編集したとする。こ
の様に編集した時、磁気ヘッドは、トラックＴｒ１にお
いては最初に領域Ａにアクセスし、次に領域Ｃにアクセ
スし、更に領域Ｂにアクセスし、最後に領域Ｄにアクセ
スすることになる。同様にトラックＴｒ４においては、
領域Ｋ、領域Ｍ、領域Ｌ、領域Ｎの順にアクセスするこ
とになる。更にトラックＴｒ２とトラックＴｒ３におい
ては、領域Ｅ、領域Ｇ、領域Ｆの順にあるいは、領域Ｈ
、領域Ｊ、領域Ｉの順に、それぞれアクセスすることに
なる（図１７（ｃ））。

【０００８】この様な編集を行うと、例えばトラックＴ
ｒ１について着目すると、本来Ａ，Ｂ，Ｃ，Ｄの順に音
声信号が記録されているところを、Ａ，Ｃ，Ｂ，Ｄの順
に再生するので、ＡとＣ、ＣとＢ、ＢとＤの３つの境界
において不連続点が発生する。同様にトラックＴｒ４に
おいても領域ＫとＭ、ＭとＬ、ＬとＮの各境界に不連続
点が発生する。トラックＴｒ２においては、領域ＥとＧ
、ＧとＦの２つの境界に不連続点が発生し、トラックＴ
ｒ３においては、領域ＨとＪ、ＪとＩの２つの境界に不
連続点が発生する。この様な不連続点のアクセスは、ト
ラックＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４において合計１
０回となる。例えば、トラックＴｒ１において領域Ａ，
Ｂ，Ｃ，Ｄを順に再生する場合、不連続点は存在しない
ので磁気ヘッドのアクセスは、それほど時間を必要とし
ない。これに対して、不連続点におけるアクセスは、例
外的なアクセスとなるため、通常のアクセスに比べ時間
がかかることになる。その結果、編集の頻度が大きい場
合、ハードディスクとハードディスクから読み出された
音声データをＤ／Ａ変換して出力するＤ／Ａ変換器との
間に設けられる、ハードディスクから読み出されたデー
タを一時的に記憶するバッファの容量を小さくすると、
音声を連続して再生することが出来なくなってしまう。 また、安全を見込んでこのバッファメモリの容量を大き
くするとコスト高となる。

【０００９】本発明は、この様な状況に鑑みて成された
ものであり、ハードディスクや光磁気ディスク等の記録
媒体に対するアクセスの頻度を少なくすることが出来る
ようにするものである。

【００１０】

【課題を解決するための手段】本発明のデジタルレコー
ダは、少くとも２つのトラックをグループ化するグルー
プ化手段と、グループ化手段によりグループ化された少
くとも２つのトラックについての音声信号を、１つのト
ラックの音声信号としてインタリーブするインタリーブ
手段と、インタリーブ手段によりインタリーブされた少
くとも２つのトラックの音声信号を、１つのトラックの
音声信号として記録媒体に記録する記録手段と、記録媒
体からインタリーブされて記録された音声信号を再生し
、デインタリーブした後、少くとも２つのトラックの音
声信号として出力する再生手段とを備えることを特徴と
する。

【００１１】

【作用】上記構成のデジタルレコーダにおいては、例え
ば１つのグループとされた左トラックと右トラックのス
テレオ信号は、１つのトラックの信号としてインターリ
ーブされる。そして１つのトラックの信号として記録媒
体に記録される。そして再生時には、この信号がデイン
タリーブされて左、右のトラックのステレオ信号に復元
される。従って、グループ化した分だけ記録媒体へのア
クセスの頻度が低下する。

【００１２】

【実施例】以下、この発明のデジタルレコーダの好適な
実施例を図面を参照して説明する。

【００１３】＜全体構成＞図１は、本発明のデジタルレ
コーダの一実施例の全体構成を示しており、この実施例
においては、同時に４トラックまでの録音、再生動作が
出来るようになっている。全体は、図示のとおり、ＣＰ
Ｕ部（図中左側の部分）と、ＤＭＡユニット（音声記録
再生処理装置）（図中右側の部分）とにわかれる。

【００１４】ＣＰＵ部は、ＣＰＵ１と、このＣＰＵ１の
動作を規定するプログラム（詳細は後述）を記憶したプ
ログラムＲＯＭ２と、各種データを記憶するエリア、４
トラックのカレントポインタを記憶するエリア、ならび
にワークエリア等を含むＲＡＭ３と、ＣＰＵ１のＩ／Ｏ
ポートに接続された周辺機器である各種ファンクション
キー、データ入力キー等を含むキーボード４、ＣＲＴあ
るいはＬＣＤとそのドライバを含み各種表示を行う表示
装置５とを有する。ＣＰＵ１は、後述するようにリアル
タイム動作時（録音／再生等）において、ＤＭＡユニッ
トのアドレスバス、データバスの空き時間に、必要に応
じてＤＭＡユニットの各構成要素の制御を行ない、編集
時において、データブロックの並べ換えや、ディスクア
クセスポインタの操作等を行なう。キーボード４からは
、後述するように、各トラック（以下、Ｔｒとする）の
録音／再生モードの設定、スタート、ストップ、ロケー
ト、編集点の指定などが行える。プログラムＲＯＭ２，
ＲＡＭ３のアドレス端子には、アドレスバスを介してＣ
ＰＵ１からアドレス信号が送られ、その出力端子はデー
タバスを介してＣＰＵ１にあるいはトランシーバ７に接
続されている。

【００１５】すなわち、ＣＰＵ部とＤＭＡユニットとを
連結するために、バッファ６、トランシーバ７がＤＭＡ
ユニット内に設けられている。バッファ６はＣＰＵ１と
アドレスバスを介して接続され、更にＤＭＡユニット内
のアドレスバスに連結される。トランシーバ７はＣＰＵ
１とデータバスを介して接続され、更にＤＭＡユニット
内のデータバスに連結される。

【００１６】ＤＭＡユニット内には、トラックＴｒ１の
為の音声入出力装置８−１、トラックＴｒ２の為の音声
入出力装置８−２、トラックＴｒ３の為の音声入出力装
置８−３、トラックＴｒ４の為の音声入出力装置８−４
が設けられていて、夫々には、アナログ音声信号が独立
に入出力可能となっている。

【００１７】各音声入出力装置８−１〜８−４の内部に
は、Ａ／Ｄ変換、Ｄ／Ａ変換を選択的に実行する変換器
のほか、サンプリングノイズ除去用のローパスフィルタ
、更にサンプリング周期でクロックを発生するクロック
回路などが含まれている。これらの音声入出力装置８−
１〜８−４においては、当該トラックがレコード（記録
）状態に設定されれば、外部からのアナログ音声信号を
サンプリング周期毎に適宜フィルタリングした後、Ａ／
Ｄ変換して、デジタル音声データを得る。逆に当該トラ
ックがプレイ（再生）状態に設定されれば、予め読み出
されたデジタル音声データをサンプリング周期毎にＤ／
Ａ変換して適宜フィルタリングした後、アナログ音声信
号として出力する。

【００１８】Ｔｒ１〜Ｔｒ４の各音声入出力装置８−１
〜８−４は、データバスを介して対応するバッファ９−
１（ＢＵＦ１）、バッファ９−２（ＢＵＦ２）、バッフ
ァ９−３（ＢＵＦ３）、バッファ９−４（ＢＵＦ４）と
それぞれ接続され、デジタル音声データの授受を行う。

【００１９】このバッファ９−１〜９−４はＴｒ１〜Ｔ
ｒ４に夫々対応しており、音声入出力装置８−１〜８−
４との間のデータ転送は、ＤＭＡコントローラ１０にて
直接メモリアクセス（ＤＭＡ）方式により行われる。

【００２０】音声入出力装置８−１，８−２，８−３，
８−４と、ＤＭＡコントローラ１０との間には、リクエ
ストコントローラ１９が配置され、これらの間のリクエ
スト信号（ＤＲＱ，ＤＲＱ１乃至ＤＲＱ４）とアクノー
レッジ信号（ＤＡＫ，ＤＡＫ１乃至ＤＡＫ４）の伝送を
制御するようになっている。このリクエストコントロー
ラ１９の構成ならびに動作は後に後述する。

【００２１】この各音声入出力装置８−１〜８−４は、
ＤＭＡコントローラ１０に対し、レコーディング時には
、サンプリング周期で音声入出力装置８−１〜８−４か
らバッファ９−１〜９−４方向への１回のサンプリング
に係るデジタルデータのＤＭＡ転送（シングル転送）を
要求（リクエスト）し（ＤＲＱ信号を送出し（Ｔｒ１で
はＤＲＱ１、Ｔｒ２ではＤＲＱ２、Ｔｒ３ではＤＲＱ３
、Ｔｒ４ではＤＲＱ４としてリクエストコントローラ１
９を介してＤＭＡコントローラ１０に与えられる））、
ＤＭＡコントローラ１０からの回答（アクノーレッジが
、Ｔｒ１ではＤＡＫ１、Ｔｒ２ではＤＡＫ２、Ｔｒ３で
はＤＡＫ３、Ｔｒ４ではＤＡＫ４としてリクエストコン
トローラ１９を介してＤＭＡコントローラ１０から与え
られる）を受けて、実際のデータ転送が実行される。プ
レイ時には、サンプリング周期でバッファ９−１〜９−
４から音声入出力装置８−１〜８−４方向への１回のサ
ンプリングに係るデジタルデータのＤＭＡ転送（シング
ル転送）の要求が、音声入出力装置８−１〜８−４から
なされ、上記した場合と同様にＤＭＡコントローラ１０
によってデータ転送が実行される。

【００２２】このバッファ９−１〜９−４は、１回もし
くは複数回のデジタル音声データを記憶できる容量をも
ち、例えばＲＡＭをＴｒ１〜Ｔｒ４に４分割し、夫々リ
ングバッファ（最終アドレスと先頭アドレスとが仮想的
につながったバッファ）として使用することで、ＦＩＦ
Ｏバッファとして機能するよう構成されている。

【００２３】このバッファ９−１〜９−４に対するアド
レス指定は、アドレスバスを介してＤＭＡコントローラ
１０などよりなされる。すなわちＤＭＡ転送を行ってい
るときはＤＭＡユニット内のアドレスバス、データバス
、制御信号ラインはＤＭＡコントローラ１０が専有する
ことになる。

【００２４】そしてバッファ９−１〜９−４はデータバ
スを介し、更にハードディスクコントローラ（以下、Ｈ
Ｄコントローラとする）１１の制御に従ってハードディ
スク１２とデータの授受を行う。ハードディスク１２と
ＨＤコントローラ１１とはデータバスとコントロール信
号ラインとを介し連結され、ハードディスク１２に対す
るリード／ライトアクセスが全てＨＤコントローラ１１
によりなされる。ハードディスク１２は、Ｔｒ１〜Ｔｒ
４の４トラック分の分割された記憶エリアを有しており
、バッファ９−１〜９−４とのデータ転送がＤＭＡコン
トローラ１０によりなされる。これは、ＨＤコントロー
ラ１１が１つのデータブロックを転送し終ると割込み（
ＩＮＴ）をＣＰＵ１にかけ、次のデータブロックの転送
指示をＣＰＵ１に対し行うことによりなされる。ＣＰＵ
１は、ＨＤコントローラ１１からインタラプト信号ＩＮ
Ｔが到来すると、ＤＭＡコントローラ１０、ＨＤコント
ローラ１１を所望の状態に設定したり、プログラミング
したりした後、ＤＭＡ転送を行わせる。この動作の詳細
は後に説明する。

【００２５】ＤＭＡコントローラ１０はプレイ時にあっ
ては、ハードディスク１２から予め指定された量（複数
サンプリング周期分）のデジタル音声データを読み出し
た後、バッファ９−１〜９−４のうちの指定されるバッ
ファへＤＭＡ転送（ブロック転送）するよう動作し、レ
コード時にあっては、指定されたバッファから予め指定
された量（複数サンプリング周期分）のデジタル音声デ
ータを読み出してハードディスク１２の指定される位置
へＤＭＡ転送（ブロック転送）するよう動作する。

【００２６】このハードディスク１２とバッファ９−１
〜９−４との間のデータ転送の際は、ＨＤコントローラ
１１よりＤＭＡコントローラ１０に対し要求信号ＤＲＥ
Ｑを出力し（ＤＭＡコントローラ１０側ではＤＲＱ５と
して受取る）、転送可能となると逆に回答信号ＤＡＣＫ
を受取る（ＤＭＡコントローラ１０側ではＤＡＫ５とし
て出力する）ことで、実際の転送状態となる。

【００２７】このように、ＤＭＡコントローラ１０は、
Ｔｒ１〜Ｔｒ４の音声入出力装置８−１〜８−４とバッ
ファ９−１〜９−４との間の４チャンネル（後述するＣ
Ｈ１〜ＣＨ４）のデータ転送と、順番に選択されたいず
れかのバッファ９−１〜９−４とハードディスク１２と
の間の１チャンネル（後述するＣＨ５）のデータ転送と
の、計５チャンネルの時分割データ転送動作をする。

【００２８】ＣＰＵ１は、ＤＭＡユニット内の各構成要
素の機能、作用を管理するために、アドレスバスを介し
バッファ６にアドレス信号を与えるほか、各構成要素の
指定信号をバッファ６を介しデコーダ１３に供給して、
夫々の指定信号ＣＳを、各音声入出力装置８−１〜８−
４、バッファ９−１〜９−４、ＤＭＡコントローラ１０
、ＨＤコントローラ１１、リクエストコントローラ１９
に与える。同時に、トランシーバ７を介し、データバス
を経由して種々のデータのやりとりがＣＰＵ１との間で
なされる。

【００２９】更に、ＣＰＵ１から各音声入出力装置８−
１〜８−４のＩＯＷＲ端子とリクエストコントローラ１
９のＷＲ端子にはレコード状態（ライト状態）とするの
かプレイ状態（リード状態）とするのかを指定する指定
信号ＷＲが、バッファ６を介して与えられる。

【００３０】また、各バッファ９−１〜９−４、ＤＭＡ
コントローラ１０、ＨＤコントローラ１１に対してもこ
の指定信号（ライト信号）ＷＲと、別の指定信号（リー
ド信号）ＲＤとがバッファ６を介してＣＰＵ１から与え
られ、夫々の構成要素からデータを読み出したり逆にデ
ータを書込んだりするようになる。また、ＤＭＡコント
ローラ１０からも、ＤＭＡ転送状態にあってはこれらの
指定信号ＲＤ、ＷＲを出力するようになる。これらの信
号と各構成要素の機能、動作の関係は後述する。

【００３１】ＤＭＡコントローラ１０は、ＤＭＡ転送を
各構成要素間で行っているとき、ＤＭＡ可能（イネーブ
リング）信号ＤＭＡＥＮＢを“１”にして出力する。そ
の結果、この信号ＤＭＡＥＮＢがインバータ１６を介し
て与えられるアンドゲート１４の出力は“０”となり、
バッファ６、トランシーバ７にはイネーブリング信号Ｅ
が“０”として与えられ、結局ＣＰＵ部とＤＭＡユニッ
トとのデータ、アドレスの授受はできなくなる。このと
き、アンドゲード１５に“１”信号がデコーダ１３より
与えられておれば、アンドゲート１５の出力が“１”と
なってＣＰＵ１にウェイト信号ＷＡＩＴが供給される。

【００３２】つまり、ＣＰＵ１が、ＤＭＡユニットを管
理するために、バッファ６、トランシーバ７を開かせる
べくデコーダ１３に所定の信号を与えているとき、つま
りアンドゲート１４の一入力端にデコーダ１３より“１
”信号を供給しているとき（ＣＰＵ１がバッファ９−１
〜９−４、ＤＭＡコントローラ１０、ＨＤコントローラ
１１、音声入出力装置８−１〜８−４のいずれかにアク
セスするためのアドレス信号を出力すると、デコーダ１
３の出力はアクティブとなりアンドゲート１４、１５の
夫々の一入力端への出力は“１”となる）、ＤＭＡ転送
を開始するとＣＰＵ１にはウェイト（ＷＡＩＴ）がかか
り、ＤＭＡ転送が優先して実行された後、ウェイト解除
にともなってＣＰＵ１の動作が再開される。

【００３３】また、逆に、ＤＭＡコントローラ１０が、
ＤＭＡ転送を実行しているときに、ＣＰＵ１が例えばＤ
ＭＡコントローラ１０をアクセスしようとしても、アン
ドゲート１５よりウェイト信号ＷＡＩＴが与えられＣＰ
Ｕ１の実行サイクルは途中で引き延ばされて、バッファ
６、トランシーバ７はその間閉じられることになる。

【００３４】結局、ＣＰＵ１が、ＤＭＡユニットの各構
成要素にアクセスできるのは、１．ＣＰＵ１がＤＭＡユ
ニットの各構成要素をアクセスするためのアドレスを出
した。２．信号ＤＭＡＥＮＢがインアクティブ（“０”
）つまりＤＭＡユニットのデータバスが空いている。の
２つの条件を満足するときであるが、ＣＰＵ１は上述し
たように、ゲート１４、１５の作用によっていつＤＭＡ
ユニットにアクセスするかを考慮することなく処理をす
すめることができる。

【００３５】また、ＣＰＵ１は、キー入力やコントロー
ルデータのトリガに応じて直ちにＤＭＡユニットの動作
状態を変えたい場合、ＤＭＡコントローラ１０に対して
、ＤＭＡコントローラ１０の状態がどのような状態であ
ってもＤＭＡ転送を中断する指令ＤＭＡＥＮＤを出力す
ることができる（これは、ＤＭＡコントローラ１０には
ＥＮＤ信号として与えられる）。

【００３６】＜ＤＭＡコントローラ１０の要部構成＞次
に、ＤＭＡコントローラ１０の一構成例を説明する。Ｄ
ＭＡコントローラ１０は、１バスサイクルが数百ナノ秒
である転送能力をもつ。従って、４トラック分のサンプ
リングデータを転送する時間は１から２マイクロ秒とな
る。

【００３７】サンプリング周波数ｆｓを４８ＫＨｚとし
たとき、１サンプリング時間の間隔は約２１マイクロ秒
となり、サンプリング時間間隔のほとんどは、バッファ
９−１〜９−４とＨＤコントローラ１１、ハードディス
ク１２との間のデータ転送及びＣＰＵ１から各構成要素
のプログラミング時間にあてることが可能となる。

【００３８】さて、その具体例の主要構成は、図２に示
されている。このＤＭＡコントローラ１０は、アドレス
バスと接続される入力側（ＩＮ）のアドレスバッファ１
０１と出力側（ＯＵＴ）のアドレスバッファ１０２を有
する。入力側のアドレスバッファ１０１に与えられるア
ドレス信号によって、レジスタセレクタ１０３の指定内
容が変化し、アドレスレジスタ１０４とコントロールレ
ジスタ１０５とに存在する所望のレジスタが指定される
ことになる。

【００３９】アドレスレジスタ１０４、コントロールレ
ジスタ１０５には４つのチャンネルＣＨ１〜ＣＨ５のエ
リアがあり、チャンネルＣＨ１〜ＣＨ４は、バッファ９
−１〜９−４との間のＤＭＡ転送を行うためのレジスタ
であり、チャンネルＣＨ５は、バッファ９−１〜９−４
のうちの指定したバッファとハードディスク１２との間
のＤＭＡ転送を行うためのレジスタである。

【００４０】アドレスレジスタ１０４内の各チャンネル
ＣＨ１〜ＣＨ５のレジスタは、対応するバッファ９−１
〜９−４及び指定されたバッファのカレントアドレスと
スタートアドレスとを少なくとも記憶するエリアを有し
、コントロールレジスタ１０５の各チャンネルＣＨ１〜
ＣＨ５のエリアには、例えば、ＤＭＡ転送の方向を指定
するコントロールデータが記憶される。

【００４１】このアドレスレジスタ１０４、コントロー
ルレジスタ１０５の内容は、データバッファ１０６を介
してデータバスに対して入出力可能となっている。そし
て、これらの各構成要素を制御しているのが、タイミン
グコントロールロジック１０７と、サービスコントロー
ラ１０８、チャンネルセレクタ１０９である。

【００４２】サービスコントローラ１０８は、ハードロ
ジックもしくはマイクロプログラム制御構成となってい
て、タイミングコントロールロジック１０７からの信号
、音声入力装置８−１〜８−４、ＨＤコントローラ１１
からのＤＭＡ要求信号ＤＲＱ１〜ＤＲＱ５や、ＣＰＵ１
からのＤＭＡ中断指令ＥＮＤ（ＤＭＡＥＮＤ）を受けと
り、上記各構成要素に対する回答（アクノーレッジ）信
号ＤＡＫ１〜ＤＡＫ５、ＤＭＡ転送中を示すＤＭＡ可能
（イネーブリング）信号ＤＭＡＥＮＢを出力するほか、
タイミングコントロールロ１０７に対し各種指令を出し
たり、チャンネルセレクタ１０９に対しチャンネルセレ
クト信号を出力したりする。チャンネルセレクタ１０９
は、アドレスレジスタ１０４、コントロールレジスタ１
０５の中の各チャンネルＣＨ１〜ＣＨ５に対応するレジ
スタを選択的に指定する。

【００４３】タイミングコントロールロジック１０７は
、デコーダ１３からの指定信号ＣＳ、コントロールレジ
スタ１０５からのコントロール信号、サービスコントロ
ーラ１０８からの制御信号を受けて、アドレスバッファ
１０２、データバッファ１０６の入出力制御をするほか
、アドレスインクリメンタ１１０を動作させて、アドレ
スレジスタ１０４の中の指定されたチャンネルのカレン
トアドレスレジスタをインクリメントする。

【００４４】＜リクエストコントローラ１９の要部構成
＞次に図３を参照してリクエストコントローラ１９につ
いて説明する。グループデータレジスタ３−１は、ＣＰ
Ｕ１から供給されたグループデータをラッチする。この
グループデータレジスタ３−１は、８ビット構成とされ
ているが、実質的にはその下位５ビット（ｂ０乃至ｂ４
）だけが用いられている。このグループデータは、セレ
クタ３−８，３−９，３−１０及びマルチプレクサ３−
１１，３−１２，３−１３にそれぞれ供給されている。 セレクタ３−８乃至３−１０は、これらのグループデー
タに対応して複数の入力の内から１つを選択し、出力す
る。マルチプレクサ３−１１乃至３−１３は、グループ
データに対応する出力を端子Ｙ１乃至Ｙ４から出力する
。デイジーチェイン３−２乃至３−７は、端子Ｒに”０
”が入力されている時、端子ＩＮの入力を端子ＯＵＴに
そのまま出力するが、端子Ｒに”１”が入力されている
時、端子ＩＮの入力にかかわらず、端子ＯＵＴの出力を
”０”にする。

【００４５】図４は、セレクタ３−８乃至３−１０のセ
レクト動作を説明するものである。セレクタ３−８には
ＤＭＡコントローラ１０が出力するＤＡＫ１がデイジー
チェイン３−２を介して入力されると共に、ＤＭＡコン
トローラ１０が出力するＤＡＫ２が直接入力されている
。セレクタ３−８は、グループデータｂ０が０の時、Ｄ
ＡＫ１を選択し、グループデータｂ０が１の時、ＤＡＫ
２を選択し、出力する（図４（ａ））。セレクタ３−９
にはデイジーチェイン３−３及び３−４を介してＤＡＫ
１及びＤＡＫ２が入力されている。また、ＤＭＡコント
ローラ１０から直接ＤＡＫ３が入力されている。セレク
タ３−９は、グループデータｂ１，ｂ２が０，０の時、
ＤＡＫ１を選択し、１，０の時、ＤＡＫ２を選択し、グ
ループデータｂ２が１の時、ＤＡＫ３を選択して、出力
するようになっている（図４（ｂ））。またセレクタ３
−１０には、デイジーチェイン３−５，３−６，３−７
からＤＡＫ１，ＤＡＫ２，ＤＡＫ３が、それぞれ入力さ
れている。さらに、ＤＭＡコントローラ１０より直接Ｄ
ＡＫ４が入力されている。そしてセレクタ３−１０はグ
ループデータｂ３，ｂ４が０，０の時、ＤＡＫ１を、１
，０の時、ＤＡＫ２を、０，１の時、ＤＡＫ３を、そし
て１，１の時、ＤＡＫ４を、それぞれ選択し、出力する
ようになっている。

【００４６】図５は、マルチプレクサ３−１１乃至３−
１３の動作を説明するものである。マルチプレクサ３−
１１は、Ｔｒ２（音声入出力装置８−２）からＤＲＱ（
ＲＥＱ２）の入力を受け、グループデータｂ０が０の時
、ＤＲＱを端子Ｙ１から出力し、グルプデータｂ０が１
の時、ＤＲＱを端子Ｙ２から出力する（図５（ａ））。 マルチプレクサ３−１２は、Ｔｒ３（音声入出力装置８
−３）からＤＲＱ（ＲＥＱ３）の入力を受け、グループ
データｂ１，ｂ２が０，０の時、端子Ｙ１からＤＲＱを
出力する。また、ｂ１，ｂ２が１，０の時、端子Ｙ２か
ら、そしてグループデータｂ２が１の時、端子Ｙ３から
、それぞれＤＲＱを出力する（図５（ｂ））。更にマル
チプレクサ３−１３は、Ｔｒ４（音声入出力装置８−４
）からＤＲＱ（ＲＥＱ４）の入力を受け、グループデー
タｂ３，ｂ４が０，０の時、端子Ｙ１からＤＲＱを出力
し、１，０の時、端子Ｙ２から出力し、０，１の時、端
子Ｙ３から出力し、１，１の時、端子Ｙ４から出力する
（図５（ｃ））。

【００４７】いま４つのトラックＴｒ１乃至Ｔｒ４が存
在するので４種類のグループ分けが可能である。その第
１は、次のようにグループを４つとするものであり、こ
の場合各トラックＴｒ１乃至Ｔｒ４は、相互に独立とさ
れる。１／２／３／４第２はグループを３つ設ける場合
であり、この場合は４つのトラックの内２つを１つのグ
ループとし、残りの２つのトラックをそれぞれ独立にす
るものとなる。このグループ分けは、次の６通りとなる
。 １，２／３／４ １，３／２／４ １，４／２／３ １／２，３／４ １／２，４／３ １／２／３，４

【００４８】第３は、２つのグループを設ける場合であ
り、次の７通りがある。 １，２／３，４ １，３／２，４ １，４／２，３ １，２，３／４ １，２，４／３ １，３，４／２ １／２，３，４

【００４９】第４は、グループを１つとする場合であり
、この場合次のように全てのトラックが１グループとさ
れる。／１，２，３，４／

【００５０】各グループのＤＭＡチャンネルへの割付は
、ＤＭＡチャンネルのＣＨ１から上位優先に振り分けて
いく。いまｂ０乃至ｂ７のグループデータが１１０００
ＸＸＸであるとすると、１，４／２，３のように２つの
グループが設定される。その動作について説明すると、
トラックＴｒ１乃至Ｔｒ４（音声入出力装置８−１乃至
８−４）があるサンプリング時刻に同時にＤＭＡリクエ
スト（ＤＲＱ）を出力したとする。Ｔｒ１のＤＲＱは、
オアゲート３−１４を介して、ＤＲＱ１としてＤＭＡコ
ントローラ１０に出力される。ＤＭＡコントローラ１０
は、チャンネルＣＨ１のサービスを優先するのでＣＨ１
にＤＡＫ１を出力する。このＤＡＫ１は、そのままＴｒ
１（音声入出力装置８−１）にＤＡＫとして供給される
。音声入出力装置８−１は、自分のリクエストがアクノ
リッジされたのでＤＲＱを”０”に戻す。しかしながら
、いまグループデータｂ３，ｂ４が０，０であるのでマ
ルチプレクサ３−１３の端子Ｙ１から”１”（ＤＲＱ）
が出力されている。従って、オアゲート３−１４を介し
て、ＤＲＱ１として”１”がＤＭＡコントローラ１０に
相変わらず供給されることになる。そこでＤＭＡコント
ローラ１０は、チャンネルＣＨ１についてまだ要求がな
されているものと判定し、再びＤＡＫ１を”１”にする
。このＤＡＫ１は、Ｔｒ１にＤＡＫとして再び伝送され
るが、Ｔｒ１は、既にＤＲＱを”０”に反転しているの
で、この入力を無視することになる。一方、デイジーチ
ェイン３−２は、その端子ＲにＴｒ１のＤＲＱが”０”
として入力されているので、ＤＭＡコントローラ１０よ
り供給された２回目のＤＡＫ１をセレクタ３−８に出力
する。セレクタ３−８のグループデータｂ０はいま１で
あるので、デイジーチェイン３−２からのＤＡＫ１を選
択しない。

【００５１】デイジーチェイン３−２の出力は、デイジ
ーチェイン３−３にも供給される。グループデータｂ０
が”１”なのでマルチプレクサ３−１１の端子Ｙ１の出
力が”０”となり、デイジーチェイン３−３は、デイジ
ーチェイン３−２の出力をセレクタ３−９とデイジーチ
ェイン３−５に供給する。セレクタ３−９は、グループ
データｂ１，ｂ２が１，０なのでデイジーチェイン３−
３の出力を（ＤＡＫ１）無視する。マルチプレクサ３−
１２の端子Ｙ１は、グループデータｂ１，ｂ２が１，０
なので”０”となっており、デイジーチェイン３−５は
、デイジーチェイン３−３からの出力をセレクタ３−１
０に供給する。グループデータｂ３，ｂ４が０，０なの
でセレクタ３−１０は、デイジーチェイン３−５の出力
（ＤＡＫ１）を選択し、ＤＡＫとして音声入出力装置８
−４に供給する。これにより音声入出力装置８−４は、
自らのリクエスト要求がアクノリッジされたものとして
、そのＤＲＱを”０”に反転する。この様にして、Ｔｒ
１，Ｔｒ４のグループのデータは、録音動作時において
は、バッファ９−１に連続に書き込まれ（インタリーブ
され）、再生動作時であれば、バァファ９−１から連続
に読み出されたワードがＴｒ１とＴｒ４の各々に供給さ
れる（ディインタリーブされる）ことになる。

【００５２】マルチプレクサ３−１１のグループデータ
ｂ０は、いま、”１”であるので、その端子Ｙ２からＴ
ｒ２のＤＲＱが出力される。このＤＲＱは、オアゲート
３−１５を介して、ＤＲＱ２としてＤＭＡコントローラ
１０に供給されている。従って、ＤＭＡコントローラ１
０は、ＣＨ１に続く優先順位にあるＣＨ２のサービスを
次ぎに実行する。

【００５３】ＤＭＡコントローラ１０が、ＤＲＱ２の入
力に応答してＤＡＫ２をリクエストコントローラ１９に
供給すると、このＤＡＫ２は、リクエストコントローラ
１９のセレクタ３−８とデイジーチェイン３−４に入力
される。グループデータｂ０が”１”であるのでセレク
タ３−８はこのＤＡＫ２を選択し、音声入出力装置８−
２にＤＡＫとして出力する。音声入出力装置８−２がこ
のＤＡＫの入力を受け、自らのリクエストに対する応答
と認識し、ＤＲＱを”０”に反転する。その結果、マル
チプレクサ３−１１の端子Ｙ２の出力は、”０”に反転
する。しかしながら、音声入出力装置８−３が出力する
ＤＲＱが”１”であり、グループデータｂ１，ｂ２が１
，０であるのでマルチプレクサ３−１２の端子Ｙ２は、
”１”となっている。従って、オアゲート３−１５より
ＤＭＡコントローラ１０に供給されるＤＲＱ２は、依然
として”１”のままとなる。その結果ＤＭＡコントロー
ラ１０は、チャンネルＣＨ２についてまだ要求がなされ
ているものと判定して、再びＤＡＫ２を”１”に反転す
る。

【００５４】このＤＡＫ２は、セレクタ３−８により選
択され、音声入出力装置８−２に供給されるが、音声入
出力装置８−２は、既にリクエスト信号ＤＲＱを”０”
に反転しているので、この入力を無視する。一方デイジ
ーチェイン３−４は、ＤＡＫ２の入力を受けるがその端
子Ｒにはマルチプレクサ３−１１の端子Ｙ２より”０”
が入力されているので、ＤＡＫ２をセレクタ３−９とデ
イジーチェイン３−６に供給する。セレクタ３−９は、
グループデータｂ１，ｂ２が１，０であるので、デイジ
ーチェイン３−４より入力されるＤＡＫ２を選択し、音
声入出力装置８−３にＤＡＫとして供給する。音声入出
力装置８−３は、自らのリクエストに応答があったもの
と判定し、ＤＲＱを”０”に反転する。これによりマル
チプレクサ３−１２の端子Ｙ２の出力が”１”から”０
”に反転し、オアゲート３−１５を介してＤＭＡコント
ローラ１０に供給されるＤＲＱ２は、”０”に反転する
。

【００５５】デイジーチェイン３−６が出力するＤＡＫ
２は、セレクタ３−１０に入力されるが、グループデー
タｂ３，ｂ４が０，０であるのでセレクタ３−１０は、
このＤＡＫ２を選択しない。

【００５６】いま、グループデータｂ１、ｂ２が１，０
に設定されているので、マルチプレクサ３−１２の端子
Ｙ３の出力は、”０”に設定されている。従って、音声
入出力装置８−３がＤＲＱを”１”に設定したとしても
オアゲート３−１６を介して、ＤＭＡコントローラ１０
に供給されるＤＲＱ３は、”０”のままである（このと
き、後述するようにマルチプレクサ３−１３の端子Ｙ３
も”０”である）。また、グループデータｂ３，ｂ４が
０，０であるので、マルチプレクサ３−１３の端子Ｙ３
とＹ４は”０”のままである。従って、ＤＭＡコントロ
ーラ１０に供給されるＤＲＱ４も”０”のままとなり、
ＤＭＡコントローラ１０は、ＣＨ３とＣＨ４におけるサ
ービスを実行しないことになる。

【００５７】以上、Ｔｒ１とＴｒ４を１つのグループと
し、Ｔｒ２とＴｒ３を１つのグループとする例を説明し
たが、リクエストコントローラ１９は、上述したいずれ
のグループ分けの場合においてもそれに対応する動作を
実行する。

【００５８】図６は、リクエストコントローラ１９にお
けるＤＲＱとＤＡＫとの関係を示している。上述したよ
うに、１チャンネルに２トラックを対応させるグループ
化の場合は、図６（ｂ）に示すように、ＤＲＱが”１”
に反転するとそれに対応してＤＡＫが最初に”１”に反
転する。しかし、ＤＲＱが”０”にまだ反転しないので
ＤＡＫが再び”１”に反転する。この２回目の反転に対
応してＤＲＱが”０”に反転する。

【００５９】これに対して１チャンネルに１トラックを
対応させる場合は、図６（ａ）に示すように、ＤＲＱが
”１”に反転するとＤＡＫがこれに対応して”１”に反
転する。するとＤＲＱは、この１回のＤＡＫの”１”の
反転に対応してすぐに”０”に反転する。以下同様に、
１チャンネルに３トラックを対応させる場合、または１
チャンネルに４トラックを対応させる場合は、図６（ｃ
）または（ｄ）に、示すようにＤＲＱが”１”に反転し
たのちＤＡＫが３回または４回”１”に反転したときＤ
ＲＱが”０”に反転することになる。

【００６０】この様なグループ分けを行うことによって
、例えば従来、図１７（ｂ）に示すように、ステレオペ
アを組む一方のチャンネルのデータＡ，Ｂ，Ｃ，Ｄが１
つのチャンネルＴｒ１に、また、他方のペアのデータＫ
，Ｌ，Ｍ，Ｎが異なるチャンネルのトラックＴｒ４に、
それぞれ記録され、また、他のステレオペアのデータＥ
，Ｆ，Ｇが１つのチャンネルのトラックＴｒ２に記録さ
れまた、他方のチャンネルのデータＨ，Ｉ，Ｊが他のチ
ャンネルのトラックＴｒ３に、それぞれ記録されるとこ
ろ、この実施例おいては、図１６に示すように、グルー
プ化された音声入出力装置８−１（Ｔｒ１）と８−４（
Ｔｒ４）のデータが、ハードディスク１２上における１
つのチャンネルのトラックＴｒ１にインタリーブされて
記録される。即ち、Ｔｒ１のデータがＡ，Ｂ，Ｃ，Ｄで
あり、Ｔｒ４のデータがＫ，Ｌ，Ｍ，Ｎであるとすると
、ハードディスク１２のトラックＴｒ１上においては、
ＡとＫ、ＢとＬ、ＣとＭ、ＤとＮが、各々交互に配置さ
れることになる。

【００６１】＜ＣＰＵ１の全体動作＞以下に、本実施例
の動作について説明する。ＣＰＵ１の動作を示すフロー
チャートが図７乃至図９に示されている。これはプログ
ラムＲＯＭ２に記憶されたプログラム（ソフトウェア）
によるもので、図７はメインルーチンを示し、図８はそ
のサブルーチン、図９は、ＨＤコントローラ１１からの
インタラプト信号ＩＮＴの到来に応答して実行するイン
タラプトルーチンを示している。

【００６２】まずステップ７−１において、種々の係数
などが初期化される。そして７−２において記録モード
か再生モードかその指令が判定される。記録モードの場
合、７−３においてグループ化したデータが入力される
。この時、グループ化したデータにはどのグループに属
するのかを示すヘッダが合わせて記録される。再生モー
ドの場合には７−４において、再生データのグループデ
ータ（ヘッダ）が読み取られる。この様にして記録また
は再生が行われると次に７−５に進み、リクエストコン
トローラ１９のプログラムが行われる。このプログラム
により、上述したグループデータが設定されることにな
る。次に７−６に進み、ＤＭＴＲ動作のサブルーチン動
作が実行される。

【００６３】ＤＭＴＲ動作のサブルーチンは、図８に示
されている。先ず、ＣＰＵ１は、８−１１において、Ａ
／Ｄ変換、Ｄ／Ａ変換のいずれの動作を各音声入出力装
置８−１〜８−４が実行するのか、バッファ６、デコー
ダ１３を介して指定信号ＣＳを順次送出しながらＩＯＷ
Ｒを与えてセッティングする。いま、例えば、ハードデ
ィスク１２のトラックＴｒ１とＴｒ２について、プレイ
状態（従ってＤ／Ａ変換動作状態）とする。図１３に、
このようなモード設定した場合の概略動作の概念図を示
す。

【００６４】そして、８−１１では、ＤＭＡコントロー
ラ１０に対し、各Ｔｒ１〜Ｔｒ４についてのバッファ９
−１〜９−４のアドレスを初期化する。つまり、図２の
アドレスバッファ１０１、レジスタセレクタ１０３、チ
ャンネルセレクタ１０９等により、チャンネルＣＨ１〜
ＣＨ４の各レジスタ（アドレスレジスタ１０４、コント
ロールレジスタ１０５）を指定しながら、データバッフ
ァ１０６を介して初期設定データを入力設定する。

【００６５】ここで、バッファ９−１〜９−４は、リン
グバッファとしてそれぞれ独立して循環的に使用される
ようになっており、初期状態としては、各バッファ９−
１〜９−４のスタートアドレスとカレントアドレスとは
一致するようセットされる（各バッファ９−１と９−２
のスタートアドレスとカレントアドレスとが、ＣＨ１と
ＣＨ２のアドレスレジスタ１０４に記憶されて制御され
る。なお、２つのチャンネルのみを動作させるモードの
ときは、図１の４つのバッファ９−１〜９−４を連結し
て、２つのバッファとして使用することもできる。この
場合は、バッファの長さの管理を変更するとよい）。

【００６６】続いてＣＰＵ１は８−１２の処理を実行し
、ＲＡＭ３内の作業（ワーク）メモリエリアに所在する
ハードディスク１２の各トラックＴｒ１〜Ｔｒ４（この
場合Ｔｒ１とＴｒ２）に対応するディスクアクセスポイ
ンタを初期設定する（図１３にハードディスク１２の記
憶エリアと、ディスクアクセスポインタとの関係を示し
ている）。

【００６７】次にＣＰＵ１は、各音声入出力装置８−１
乃至８−４のＡ／Ｄ変換動作またはＤ／Ａ変換動作（い
まの場合、Ｄ／Ａ変換動作）を開始させる（８−１３）
。続いて、８−１４において、ソフトウェア割込みをか
けて、ＨＤコントローラ１１が、ハードディスク１２と
バッファ９−１〜９−４のいずれかとの間のデータ転送
のプログラム要求（ＨＤコントローラ１１がＣＰＵ１に
対してインタラプトＩＮＴをかけること）を行なったと
き（後述）と同じ処理を実行する。

【００６８】具体的には、図９に示したフローチャート
に従った動作を８−１４で実行することになる。例えば
、いまの場合、ハードディスク１２のＴｒ１からデジタ
ル音声データをバッファ９−１にＤＭＡ転送するために
、ＤＭＡコントローラ１０のチャンネルとしてＴｒ１に
対応するチャンネルＣＨ１を決定する（９−１１）。

【００６９】続いて、このＣＨ１のスタートアドレス（
前述のとおり８−１１で初期設定されている）をＣＨ５
のスタートアドレスとしてコピーする（９−１２）。 このときのＤＭＡコントローラ１０側の動作は後述する
。続いて、いまの場合ＣＨ１のスタートアドレスとカレ
ントアドレスからデータ転送数を算出する（９−１３）
。いま、初期状態であるので、Ｔｒ１に関してバッファ
９−１には何らこれまでデータ転送が行われておらず、
従って、バッファ９−１のメモリエリア全てにハードデ
ィスク１２からデータ転送してやることができる。 勿論、複数のトラックが、プレイ時にあるのであれば、
早期にハードディスク１２から複数のバッファに予め記
憶されたデジタル音声データを転送しなければならない
ので、１つのバッファにフルにデータ転送を行わず、次
々とＤＭＡ転送が各トラックについて行われるようにす
ることもできる。あるいは、必要なバッファ９−１〜９
−４に対しハードディスク１２から予めフルにデータ転
送をした後プレイ／レコード動作を同期スタートしても
よい。

【００７０】次に、９−１４において、いまの場合ＣＨ
１のカレントアドレスの内容を、ＣＨ５のスタートアド
レスにコピーする。いまの場合は結局初期アドレスがス
タートアドレスとなる。

【００７１】このように、ＣＰＵ１は、９−１１〜９−
１４において、ＤＭＡコントローラ１０に対して各設定
／制御を行なった上で、次に９−１５に進み、ＲＡＭ３
の作業メモリよりいまＴｒ１のディスクアクセスポイン
タを取り出し、更に９−１６において、ＤＭＡコントロ
ーラ１０のコントロールレジスタ１０５のＣＨ１のエリ
アの内容に従って得られるＴｒ１の動作モード（いまプ
レイモード）と、このＴｒ１についてのディスクアクセ
スポインタと、９−１３で決定したハードディスク１２
からバッファ９−１へのデータ転送数とによって、ＨＤ
コントローラ１１をプログラミングする。このときのＨ
Ｄコントローラ１１側の動作は後に詳述する。

【００７２】その結果、ＨＤコントローラ１１は、いま
の場合ハードディスク１２からバッファ９−１の方向へ
のＤＭＡ転送を、ＤＭＡコントローラ１０に要求（ＤＲ
ＥＱを出力）し、ＤＭＡコントローラ１０は対応するＤ
ＭＡ転送を実行することになる。この動作についても後
に詳述する。

【００７３】続いて、９−１７において、ＣＰＵ１はＲ
ＡＭ３の作業メモリ内のＴｒ１のディスクアクセスポイ
ンタを、上述した転送処理を実行した結果ディスクアク
セスポインタがとるであろう値まで更新する。つまり、
上述の説明からわかるとおり、ハードディスク１２とバ
ッファ９−１の間のデータ転送はこの後、ＤＭＡコント
ローラ１０が全て実行することになり、ＣＰＵ１はこの
ＤＭＡ転送が完了したときにハードディスク１２のアク
セスポインタがとる値を、９−１７でセットするのであ
る。そして、サブルーチン（図８）にリターンする。

【００７４】後の説明でも明らかになるとおり、最初の
割込みルーチン（図９）が起動されて、ＨＤコントロー
ラ１１が一度動かされると、あとは、ＣＰＵ１が指定し
たデータブロックの転送が終了するたびに、ＨＤコント
ローラ１１から割込みがなされる（ＩＮＴ信号がＣＰＵ
１に与えられる）ので、ＣＰＵ１が行なうのは、録音／
再生動作の終了になったか、キー入力があったかまたは
コントロールデータに指示しておいたトリガがかかった
かの判断を行うのみである。

【００７５】すなわちＣＰＵ１は、８−１５において、
ディスクアクセスポインタ（ＲＡＭ３）を参照し、メモ
リエリアオーバーか否かつまり終了か否かをジャッジし
（８−１６）、ＹＥＳの場合は、各音声入出力装置８−
１〜８−４のＡ／Ｄ変換、Ｄ／Ａ変換動作を停止させ（
８−１７）、ＮＯの場合は、コントロールデータやキー
入力状態を参照し（８−１８）、もし変化がなければ、
ディスクアクセスポインタをチェックすべく８−１５の
処理へもどり、以下８−１５〜８−１９をくりかえす。

【００７６】そして、８−１９において何らかの変化が
あると、８−１９から８−２０に進み、ＣＰＵ１は、Ｄ
ＭＡ転送を一時中断して、新たな設定をすべく、ＤＭＡ
コントローラ１０に対するＤＭＡ中止指令（ＤＭＡＥＮ
Ｄ）を出力する。続けて、新たな入力指示等に従って、
ＤＭＡコントローラ１０、音声入出力装置８−１〜８−
４をプログラムし（８−２１）、再びＤＭＡ動作を再開
すべく８−２２に進み、上述した８−１４と同様図９の
ルーチンを実行した後、８−１５へもどる。

【００７７】このように、ＣＰＵ１は、プレイ／レコー
ド時にあっては、８−１１〜８−１４の初期設定を行な
った後は、８−１５、８−１６、８−１８、８−１９更
に８−２０〜８−２２をくりかえし実行し、キーボード
４での変更指示（例えばあるトラックについてポーズ（
Ａ／Ｄ、Ｄ／Ａの中断）あるいはパンチイン・アウト（
Ａ／Ｄ、Ｄ／Ａの動作の切換）等）や、編集時に得たコ
ントロールデータの変化に応答して、即時にＤＭＡ転送
制御を中断し、プログラムを変更した上で、再び同様の
処理を実行するよう動作する。

【００７８】＜音声入出力装置８−１〜８−４の動作＞
次に図１０を参照して、音声入出力装置８−１〜８−４
の動作状態を説明する。このフローチャートは、マイク
ロプログラム制御によるものであっても、ハードロジッ
ク制御によるものであってもよく、機能実現手段は種々
選択できる。

【００７９】さて、１０−１においてＣＰＵ１から当該
音声入出力装置の指定信号ＣＳが到来している（アクテ
ィブとなっている）か否かジャッジし、ＹＥＳならば１
０−２において、ＣＰＵ１より動作状態（レコード、プ
レイ、ストップ等）が設定される。これは図８のＣＰＵ
１のサブルーチンの中の８−１１、８−２１に応答して
なされる。

【００８０】そして、１０−１においてＮＯの判断がな
されると、１０−３において、当該音声入出力装置８−
１〜８−４がレコード状態であるのかプレイ状態である
のか判断し、レコード状態と判断されると、１０−３か
ら１０−４〜１０−９の処理へ進み、プレイ状態と判断
されると１０−１０〜１０−１５の処理へ進む。

【００８１】先ずレコード状態に設定された音声入出力
装置の動作を説明する。１０−４において、サンプリン
グ時刻となったか否か判断し、サンプリング時刻となる
まで、この１０−４をくりかえす。なお、サンプリング
時刻の判断は、音声入出力装置８−１〜８−４の内部に
夫々ハードタイマをもってその出力によって行ってもよ
く、あるいは共通なハードタイマを設けてその出力に従
って各音声入出力装置が動作するようにしてもよい。後
の説明からも理解されるとおり、各音声入出力装置８−
１〜８−４のサンプリング周波数を別々にすることも可
能である。

【００８２】さて、１０−４において、ＹＥＳの判断が
なされると、与えられるアナログ音声信号は、１０−５
でサンプルホールド（Ｓ／Ｈ）され、Ａ／Ｄ変換される
。続いて、１０−６において、ＤＭＡコントローラ１０
に対してＤＭＡ転送要求ＤＲＱをアクティブにして出力
する。

【００８３】ＤＭＡコントローラ１０は、この要求信号
ＤＲＱを受けとり、ＤＭＡ転送を行うべく、その回答信
号ＤＡＫを出力する（この場合の詳細動作は後述する）
。従って、音声入出力装置８−１〜８−４は、１０−７
の判断がＹＥＳとなると、１０−８に進み、Ａ／Ｄ変換
して得たデジタル音声データをデータバスに出力し、対
応するバッファ９−１〜９−４へ送る。そして、１０−
９にて、ＤＭＡ転送要求ＤＲＱをインアクティブにする
。従って、サンプリング周期毎に、外部から与えられる
アナログ音声信号をデジタル音声信号に変換し、後述す
るようにＤＭＡコントローラ１０にて夫々指定されるバ
ッファ９−１〜９−４のカレントアドレスに転送する。

【００８４】また、１０−３においてプレイ状態と判断
されると、１０−１０に進み、ＤＭＡコントローラ１０
に対しＤＭＡ転送要求ＤＲＱをアクティブにし、ＤＭＡ
コントローラ１０から回答信号ＤＡＫの到来を待って（
１０−１１）、データバス上のデジタル音声データを取
込み（１０−１２）、上記要求ＤＲＱをインアクティブ
にする（１０−１３）。このときのＤＭＡコントローラ
１０の動作は後述するが、いまの場合、図１３に示すと
おり、Ｔｒ１とＴｒ２に対応するバッファ９−１と９−
２のカレントアドレスの内容（これはすでにハードディ
スク１２のＴｒ１とＴｒ２のエリアの内容が転送記録さ
れている）が、以上の操作で音声入出力装置８−１と８
−２に入力設定されることになる（上述したように、実
際にはリクエストコントローラ１９が介在しているので
、バッファ９−１の出力は音声入出力装置８−１と８−
４に、またバッファ９−２の出力は音声入出力装置８−
２と８−３に、それぞれ入力されることになる）。そし
て、サンプリング時刻となったか否か判断する（１０−
１４）。このサンプリング時刻の到来を検出する意味は
、１０−４における場合と同様である。

【００８５】そして、１０−１４でＹＥＳとなると１０
−１５に進みＤ／Ａ変換及びローパスフィルタリングを
実行した上でアナログ音声信号を外部に出力する。

【００８６】以上レコード状態の場合と、プレイ状態の
場合との１つのサンプリング時刻における動作を説明し
たが、１０−９、１０−１５の各処理の終了後１０−１
にもどり以下同様にして次々とサンプリング時刻に対す
る処理を実行する。

【００８７】図１４は音声入出力装置８−１〜８−４の
動作タイムチャートを示しており、いまの場合Ｔｒ１〜
Ｔｒ４の音声入出力装置８−１〜８−４がプレイモード
となっていて、サンプリング時刻ｔとサンプリング時刻
ｔ＋１の間で、サンプリング要求（ＤＲＱ）が発生し、
ＤＭＡコントローラ１０内のチャンネルＣＨ１の制御に
よって、バッファ９−１から音声入出力装置８−１と８
−４の方向へのＤＭＡ転送がなされ、また、バッファ９
−２から音声入出力装置８−２と８−３の方向へのＤＭ
Ａ転送がなされ、サンプリング時刻ｔ＋１に同期して、
Ｄ／Ａ変換動作がなされる。

【００８８】＜ＤＭＡコントローラ１０の動作＞次に、
図１１を参照してＤＭＡコントローラ１０の動作を説明
する。この図１１のフローチャートは、図２のサービス
コントローラ１０８がマイクロプログラム制御で動作す
るのを表わしているとしてもよく、あるいは、ハードロ
ジックでＤＭＡコントローラ１０が機能実現をしている
としてもよい。

【００８９】先ず、１１−１において、ＣＰＵ１からの
指定信号ＣＳが到来している（アクティブとなっている
）か否か判断し、ＹＥＳならば、１１−２においてリー
ド信号ＲＤ、ライト信号ＷＲのいずれがＣＰＵ１から与
えられているか判断し、リード信号ＲＤならば１１−３
に進みアドレスバスを介して与えられるアドレス信号に
して指定されるレジスタ１０４、１０５の内容をデータ
バスを介して出力してＣＰＵ１がリードできるようにし
、逆にライト信号ＷＲならば１１−４に進み、指定した
レジスタにデータバスを介して所望のデータを入力設定
することになる。この１１−３、１１−４の処理は、Ｃ
ＰＵ１のサブルーチンの８−１１、８−２１などの処理
に対応する。従って、１１−４の処理によって図２の各
レジスタ１０４、１０５には所望のデータがセットされ
ることになる。

【００９０】そして、このようなＣＰＵ１からのＤＭＡ
コントローラ１０に対するアクセスやプログラムが終る
と指定信号ＣＳはインアクティブとされ、１１−１から
１１−５に処理は進むことになる。

【００９１】１１−５では、各音声入出力装置８−１〜
８−４からＤＭＡ転送要求ＤＲＱ１〜ＤＲＱ４がきてい
るか、ＨＤコントローラ１１からＤＭＡ転送要求ＤＲＥ
Ｑ（ＤＲＱ５）がきているか判断し、もし、いずれかか
ら要求が来ていると１１−６に進み、ＤＭＡ可能信号Ｄ
ＭＡＥＮＢを“１”（アクティブ）にし、ＤＭＡユニッ
ト内のアドレスバスとデータバスをＤＭＡコントローラ
１０が専有するようにし、ＣＰＵ１からのアクセスを受
け付けなくする。

【００９２】続いて、複数の要求に際しては、チャンネ
ルＣＨ１〜ＣＨ５の順の優先順位に従って、チャンネル
を選択する（１１−７）。例えば、サンプリング直後に
Ｔｒ２、Ｔｒ３の音声入出力装置８−２、８−３からの
データ転送要求が同時になされると、Ｔｒ２の優先順位
が高いので、先にＣＨ２のＤＭＡ転送を行うことになる
。また後の説明でも理解されるとおり、ＣＨ５の優先順
位が最下位なので、ハードディスク１２とバッファ９−
１〜９−４のうちの１つとのデータ転送を行っていると
きに、いずれかの音声入出力装置８−１〜８−４からデ
ータ転送の要求がなされると、後者のデータ転送を先に
優先的に行うようになる。

【００９３】続いて、選択したチャンネル（例えばＣＨ
２）のカレントアドレス（アドレスレジスタ１０４のＣ
Ｈ２のカレントアドレスレジスタの内容）をアドレスバ
スに出力する（１１−８）。そして選択したチャンネル
（例えばＣＨ２）のコントロールレジスタ１０５の内容
を参照し、ＤＭＡ転送をいずれの方向へ行うか決定し（
１１−９）、もしバッファ９−１〜９−４から他の要素
（Ｉ／Ｏ）への転送なら１１−１０から１１−１１へ進
んで、バッファ９−１〜９−４のうちの選択しているバ
ッファに対しリード信号ＲＤを与え、逆に他の要素（Ｉ
／Ｏ）からバッファ９−１〜９−４への転送ならば１１
−１２に進み当該バッファに対してライト信号ＷＲを与
える。

【００９４】しかる後、回答信号ＤＡＫをアクティブに
する（１１−１３）。その結果、例えば、バッファ９−
２のカレントアドレスのエリアより読出された音声デー
タが１０−１１、１０−１２（図１０）の処理によって
データバスに送出され、リクエストコントローラ１９の
作用により音声入出力装置Ｔｒ２とＴｒ３に供給される
ことになる。

【００９５】１１−１４では、データ転送が終了したの
で、上記リード信号ＲＤまたはライト信号ＷＲ、回答信
号ＤＡＫをインアクティブにし、１１−１５で、当該チ
ャンネル（いまＣＨ２）のカレントアドレス（図２のア
ドレスレジスタ１０４内）の内容を＋１する。この１１
−１５の動作により、バッファ９−１〜９−４に対して
新たなサンプリング音声データが書込まれる都度、ある
いは新たに音声データが読出される都度アップカウント
されることになる。そして、１１−１５の処理の後、１
１−１へもどる。

【００９６】例えば、プレイモードのＴｒ２とＴｒ３の
音声入出力装置８−２と８−３よりデータ転送要求がＤ
ＭＡコントローラ１０に対してなされているとすると、
これまでにＴｒ２についてのみデータ転送の実行をした
のであるから、続く１１−５においてはＹＥＳの判断が
なされる。以下Ｔｒ３に関して、バッファ９−３から音
声入出力装置８−３の方向へのデータ転送が、１１−７
〜１１−１０、１１−１２〜１１−１５を実行すること
により上記と同様にしてなされる。

【００９７】このようなデータ転送が完了すると１１−
５から１１−１６に進み、ＤＭＡ可能信号を“０”（イ
ンアクティブ）にして、ＤＭＡユニット内のデータバス
、アドレスバスをＤＭＡコントローラ１０が専有するの
を中止し、ＣＰＵ１からのアクセスを受付けられるよう
にする。

【００９８】以上プレイモードに設定したＴｒ２、Ｔｒ
３に関し、バッファ９−２、９−３から音声入出力装置
８−２、８−３へのデータ転送について説明したが、レ
コモードのトラックについては、逆に、音声入出力装置
８−１〜８−４からバッファ９−１〜９−４へのデータ
転送がＤＭＡコントローラ１０によってなされる。

【００９９】図１４に示してあるとおり（この場合、Ｔ
ｒ１〜Ｔｒ４のいずれもプレイモード）、サンプリング
時間ｔとｔ＋１の中間で、Ｔｒ１〜Ｔｒ４に対応する音
声入出力装置８−１〜８−４は、ＤＭＡコントローラ１
０に要求信号ＤＲＱを出力する（図１０、１０−１０）
。上述したように、この要求信号ＤＲＱはリクエストコ
ントローラ１９を介してＤＭＡコントローラ１０に供給
されるので、Ｔｒ１とＴｒ４、またＴｒ２とＴｒ３が、
それぞれグループ化されているいまの場合、実際にはＴ
ｒ１とＴｒ２の要求信号ＤＲＱのみがＤＭＡコントロー
ラ１０に伝達される。

【０１００】これに応答し、ＤＭＡコントローラ１０は
、上記と同様に１１−５〜１１−７を実行し、１１−８
において、バッファ９−１と９−２の読み出すべきアド
レスを示すアドレスデータをアドレスバスを介して与え
る。１１−９、１１−１０の実行により、１１−１１に
進み、今回はバッファ９−１と９−２に対し読み出し信
号ＲＤを与え、１１−１３で回答信号ＤＡＫを“１”と
する。

【０１０１】その結果、バッファ９−１の指定アドレス
のデジタル音声データは、データバスを介して、Ｔｒ１
とＴｒ４の音声入出力装置８−１と８−４へ、またバッ
ファ９−２の指定アドレスのデジタル音声データは、デ
ータバスを介して、Ｔｒ２とＴｒ３の音声入出力装置８
−２と８−３へ、それぞれ転送され、取込まれることに
なる。しかる後、１１−１４、１１−１５の処理を経て
１１−１へもどる。

【０１０２】また、ＤＭＡコントローラ１０は、ハード
ディスク１２とバッファ９−１〜９−４との間のデータ
転送も行う。この場合は、チャンネルＣＨ４のアドレス
レジスタ１０４、コントロールレジスタ１０５が使用さ
れる。この動作は、ＣＰＵ１のインタラプトルーチン（
図９）の実行によって、ＤＭＡコントローラ１０に対す
る設定／制御動作９−１１〜９−１４、ＨＤコントロー
ラ１１に対するプログラミング動作９−１５、９−１６
の後実行される。

【０１０３】このＤＭＡコントローラ１０に対するＣＰ
Ｕ１の設定／制御動作９−１１〜９−１４に対応して、
ＤＭＡコントローラ１０は、１１−３、１１−４の処理
を行なう。即ち、ＣＰＵ１は今回チャンネルＣＨ５によ
ってデータ転送するトラックを決定し、そのトラックに
対応するバッファのスタートアドレス（つまり前回当該
バッファとハードディスク１２とのデータ転送を行った
ブロックデータの次のアドレス）をＣＨ５のスタートア
ドレスレジスタ（図２のアドレスレジスタ１０４内）に
セットし、このトラックについての今回のデータ転送数
を、スタートアドレスとカレントアドレス（前回データ
転送をハードディスク１２との間で行った後に歩進した
アドレス）との差から得るとともに、このトラックにつ
いてのカレントアドレスをスタートアドレスにコピーす
る。

【０１０４】ＣＰＵ１は、動作中のトラックに対応する
バッファ９−１〜９−４とハードディスク１２との間の
データ転送を各トラック毎に順番に行うようになり、各
トラック毎に、前回のデータ転送（ブロック転送）に続
くデータ転送を行うようになる。図１３の例では、例え
ばＴｒ１（Ｔｒ２も同様）において、ハードディスク１
２から、図示のスタートアドレス（ＣＨ１）とカレント
アドレス（ＣＨ１）の間の空白部分（斜線を施していな
い部分）に対応するデータ量の転送を行うようになる（
レコモードのトラックについてもデータ転送の方向は逆
であるが、同様の制御によることは明らかである）。 なお、空白部分（斜線を施していない部分）がすでに音
声出力されたデータ部分に対応し、斜線部分がまだ音声
出力されていないデータ部分に対応する。

【０１０５】そして、ＣＰＵ１は、９−１５、９−１６
によってＨＤコントローラ１１に対しプログラミングを
行った上で、実際の転送要求をＨＤコントローラ１１か
ら発生させて、ＤＭＡ転送を開始させる。

【０１０６】ＤＭＡコントローラ１０では、１１−５に
おいて、ＨＤコントローラ１１から転送要求があること
を検知すると、上記と同様にして１１−６〜１１−９を
実行した後、バッファ９−１〜９−４からハードディス
ク１２方向へのデータ転送の要求か、ハードディスク１
２からバッファ９−１〜９−４方向へのデータ転送の要
求か１１−１０において判断し、前者ならば１１−１１
へ、後者ならば１１−１２へ進んだ後、１１−１３、１
１−１５の各処理を実行する。このとき、１回の転送操
作で、例えば１サンプル分のデジタル音声データの転送
がなされるので、この動作１１−５〜１１−１５を複数
回くりかえし実行して、ブロック転送がなされる。この
ハードディスク１２とバッファ９−１〜９−４とのデー
タ転送については、ＨＤコントローラ１１の動作も大き
く関連するので、後に更に説明する。

【０１０７】そして、ＤＭＡ転送が完了すると、要求信
号ＤＲＱ１〜５が到来しなくなり、１１−５から１１−
１６へ進みＤＭＡ可能信号ＤＭＡＥＮＢを“０”（イン
アクティブ）とする。

【０１０８】図１３の実施例の場合、バッファ９−１と
９−２にはハードディスク１２のトラックＴｒ１とＴｒ
２に記録されているデータが書き込まれる。上述したよ
うに、このデータは、それぞれ音声入出力装置８−１，
８−４（Ｔｒ１，Ｔｒ４）と、音声入出力装置８−２，
８−３（Ｔｒ２，Ｔｒ３）から入力されたデータにより
構成されている。そして、音声入出力装置８−１乃至８
−４から再生の要求（ＤＲＱ）が出されると、上述した
ようにリクエストコントローラ１９がこの要求をＣＨ１
とＣＨ２に伝達する。そして、ＤＭＡコントローラ１０
はＤＡＫを２回出力するので、バッファ９−１のデータ
が音声入出力装置８−１と８−４に交互に供給され、バ
ッファ９−２のデータが音声入出力装置８−２と８−３
に交互に供給される（すなわち、ディインタリーブされ
る）。

【０１０９】＜ＨＤコントローラ１１の動作＞次に、図
１２を参照してＨＤコントローラ１１の動作を説明する
。このＨＤコントローラ１１は、ハードロジックによっ
ても、マイクロプログラム制御によってもよく、いずれ
にしても図１２の動作フローを機能実現する。

【０１１０】まず、ＣＰＵ１から指定信号ＣＳが与えら
れているか判断する（１２−１）。これは、ＣＰＵ１の
インタラプトルーチン（図９の９−１５、９−１６）に
て与えられる。ＮＯの場合はもとにもどるが、ＹＥＳの
場合は、１２−２に進みＣＰＵ１からリード信号ＲＤが
与えられているか、ライト信号ＷＲが与えられているか
判断し、リード時には１２−３でＨＤコントローラ１１
内部の指定データ（アドレスレジスタの内容等）をデー
タバスを介してＣＰＵ１へ出力する。

【０１１１】また、ライト信号ＷＲが与えられていると
きは１２−２から１２−４に進み、今回ＤＭＡコントロ
ーラ１０のチャンネルＣＨ５にてＤＭＡ転送するバッフ
ァとハードディスク１２とのデータ転送方向を設定し、
１２−５にて、アクセスするハードディスク１２のアク
セスポイントを設定する。これは、ＣＰＵ１がＲＡＭ３
から得ている当該トラックのアクセスポインタによる（
図９、９−１５）。

【０１１２】続いて１２−６において、転送データ数（
デジタル音声データ数）をＨＤコントローラ１１の内部
カウンタに設定する。この転送データ数は、ＣＰＵ１の
インタラプトルーチンのなかの９−１６にて得ている。

【０１１３】このように、１２−４〜１２−６を実行す
ることによってＣＰＵ１の制御のもとでＨＤコントロー
ラ１１はプログラムされ、その後ＨＤコントローラ１１
はＤＭＡコントローラ１０に対しデータ転送の要求をす
る（１２−７）。このことからも理解されるとおり、Ｃ
ＰＵ１は、ＨＤコントローラ１１からインタラプト信号
ＩＮＴを受けると、次のトラックに対応する（つまり、
いまＴｒ１〜Ｔｒ４は全て動作中とすると、Ｔｒ１、Ｔ
ｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ１、……の順で）ＤＭＡ転
送の設定、制御をＤＭＡコントローラ１０に対し実行し
、ＨＤコントローラ１１をプログラムする。その後、Ｃ
ＰＵ１はＨＤコントローラ１１とＤＭＡコントローラ１
０とから離れて、相互のインタラクションで実際のＤＭ
Ａ転送を実行させる。

【０１１４】ＨＤコントローラ１１は、１２−７の次に
１２−８へ進み、ＤＭＡコントローラ１０から回答信号
ＤＡＣＫ（ＤＡＫ５）を受けとる（図１１、１１−１３
参照）まで１２−８をくりかえす。

【０１１５】１２−８の判断がＹＥＳとなると、１２−
９に進みＤＭＡコントローラ１０のＣＨ５の動作によっ
て、１サンプルのデジタル音声データの転送が行われ、
１２−６にて設定した転送カウンタを１だけダウンカウ
ントする（１２−１０）。続く１２−１１において、予
め設定していた転送データ数分のデータ転送が完了した
か上記転送カウンタの内容に従ってジャッジし、ＮＯな
らば再び１２−８へもどる。従って、ＤＭＡコントロー
ラ１０においては、ＨＤコントローラ１１から設定した
データ数の転送（ブロック転送）が終了するまで、転送
要求ＤＲＱ５を続けて受けとることになり、この転送要
求に従って１１−５〜１１−１５の処理（図１１）を実
行し、それに応答する形でＨＤコントローラ１１側では
１２−８〜１２−１１の処理を実行する。

【０１１６】そして、転送終了が１２−１１にて判断さ
れると、１２−１２に進み、ＨＤコントローラ１１から
ＤＭＡコントローラ１０に対してのデータ転送の要求Ｄ
ＲＥＱ（ＤＲＱ５）を“０”（インアクティブ）とする
。そして、次のトラックに関してハードディスク１２と
バッファ９−１〜９−４のいずれかとのデータ転送を行
わせるために、ＨＤコントローラ１１はＣＰＵ１へイン
タラプト信号ＩＮＴを与える（１２−１３）。これに応
答して、ＣＰＵ１はインタラプトルーチン（図９）を実
行することは上述したとおりである。

【０１１７】＜ハードディスク１２とバッファ９−１〜
９−４との間のデータ転送動作＞以上までの説明で、ハ
ードディスク１２とバッファ９−１〜９−４との間のデ
ータ転送についても理解されるところとなったが、図１
３と図１５とを参照して、ＤＭＡコントローラ１０に対
してＤＭＡ要求が如何になされ、それに対してＤＭＡコ
ントローラ１０が時分割で如何に対応しているかを、以
下に説明する。

【０１１８】既に述べたとおり、図１３に示す設定状態
にあっては、Ｔｒ１〜Ｔｒ４（音声入出力装置８−１〜
８−４）のいずれもプレイ状態となっていて、夫々の音
声入出力装置８−１〜８−４から毎サンプリングタイム
（図１５のｆｓ）にバッファ９−１〜９−４とのデータ
転送要求がＤＭＡコントローラ１０になされる。このう
ち、チャンネルＣＨ１とＣＨ２とに対する要求のみがリ
クエストコントローラ１９を介してＤＭＡコントローラ
１０に伝達される。

【０１１９】これは、ＣＰＵ１がＨＤコントローラ１１
をプログラミングしている間（図９の９−１５、９−１
６、図１２の１２−４〜１２−７）にも生じる。ＤＭＡ
コントローラ１０は、音声入出力装置８−１と８−２か
らのデータ転送要求があると、上述したようにＤＭＡ可
能信号ＤＭＡＥＮＢを出力し（図１１の１１−６）、Ｃ
ＰＵ１によるＨＤコントローラ１１のプログラミングを
中断（ＷＡＩＴ）して、各チャンネルＣＨ１とＣＨ２に
よるＤＭＡ転送の完了後に、それを再開させる（図１５
参照）。

【０１２０】また、ＣＨ５によるＤＭＡ転送により、ハ
ードディスク１２とバッファ９−１と９−２との間のデ
ータ転送が順次行われているときも、上記各音声入出力
装置８−１〜８−４から各サンプリングタイム毎（図１
５のｆｓ）にデータ転送要求がなされる。このとき、Ｄ
ＭＡコントローラ１０では、図１１の１１−７の判断に
より優先度の高いチャンネル（ＣＨ１，ＣＨ２）のデー
タ転送を行うようになる。この間は、ＤＭＡコントロー
ラ１０へＨＤコントローラ１１からデータ転送要求ＤＲ
Ｑ５が出力し続けている（図１２、１２−７参照）もの
の、ＤＭＡコントローラ１０から回答信号ＤＡＫ５がも
どってこないので、次のデータ転送を待機している（１
２−８をくりかえしている）ことになる。

【０１２１】従って、マクロ的には、ＤＭＡコントロー
ラ１０は図１５に示されたとおり、ハードディスク１２
のＴｒ１，Ｔｒ２とバッファ９−１，９−２との間のＤ
ＭＡ転送（ブロック転送）をくりかえすことになるが、
ミクロ的には、ＨＤコントローラ１１に対するプログラ
ミング中も、また実際のＤＭＡ転送中（ＣＨ５による）
も、あるいは休止（アイドル）中も、サンプリングタイ
ミング毎に、バッファ９−１，９−２と音声入出力装置
８−１〜８−４との間のＤＭＡ転送（シングル転送）を
、ＣＨ１，ＣＨ２の各チャンネルによって実行すること
になり、サンプリングタイミング毎のＡ／Ｄ変換（Ｄ／
Ａ変換）に速度的にも充分対処できるようになっている
。

【０１２２】

【発明の効果】以上のごとく本発明のデジタルレコーダ
によれば、少なくとも２つの異なるトラックをグループ
化し、更に各グループの音声信号をインタリーブして１
つのトラックの音声信号として記録媒体に記録し、再生
時にはデインタリーブを施すようにしたので、グループ
化したトラックの数に対応する分だけ不連続なアクセス
を減少させることが可能になる。例えば、左右トラック
の音声信号を１つのグループとして記録すると、それを
編集した場合、不連続な再生点は、従来の場合の２分の
１となる。

【図面の簡単な説明】

【図１】本発明のデジタルレコーダの一実施例の構成を
示すブロック図である。

【図２】図１におけるＤＭＡコントローラの一実施例の
構成を示すブロック図である。

【図３】図１におけるリクエストコントローラの一実施
例の構成を示すブロック図である。

【図４】図３のセレクタの動作を説明する図である。

【図５】図３のマルチプレクサの動作を説明する図であ
る。

【図６】図３のリクエストコントローラーの動作を説明
するタイミングチャートである。

【図７】図１の実施例の動作を説明するフローチャート
である。

【図８】図７におけるＤＭＴＲ動作のサブルーチンのフ
ローチャートである。

【図９】ＤＭＡコントローラとＨＤコントローラのプロ
グラム動作を説明するフローチャートである。

【図１０】音声入出力装置の動作を説明するフローチャ
ートである。

【図１１】ＤＭＡコントローラの動作を説明するフロー
チャートである。

【図１２】ＨＤコントローラの動作を説明するフローチ
ャートである。

【図１３】図１の実施例における動作を説明する図であ
る。

【図１４】図１の実施例における再生時における動作を
説明する図である。

【図１５】図１の実施例における再生時における動作を
説明するタイミングチャートである。

【図１６】図１の実施例における記録状態を説明する図
である。

【図１７】従来の記録状態を説明する図である。

【符号の説明】

１　　ＣＰＵ ２　　ＲＯＭ ３　　ＲＡＭ ８−１乃至８−４　　音声入出力装置 ９−１乃至９−４　　バッファ １０　　ＤＭＡコントローラ １１　　ＨＤコントローラ １２　　ハードディスク １９　　リクエストコントローラ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　少くとも２つのトラックをグループ化
   するグループ化手段と、前記グループ化手段によりグル
   ープ化された少くとも２つのトラックについての音声信
   号を、１つのトラックの音声信号としてインタリーブす
   るインタリーブ手段と、前記インタリーブ手段によりイ
   ンタリーブされた少くとも２つのトラックの音声信号を
   、１つのトラックの音声信号として記録媒体に記録する
   記録手段と、前記記録媒体からインタリーブされて記録
   された前記音声信号を再生し、デインタリーブした後、
   少くとも２つのトラックの音声信号として出力する再生
   手段とを備えることを特徴とするデジタルレコーダ。