JPH04230558A

JPH04230558A - ダイレクト・メモリ・アクセス装置

Info

Publication number: JPH04230558A
Application number: JP3199907A
Authority: JP
Inventors: Gerald Donald Boldt; ジェラルド・ドナルド・ボルト; Stephen Dale Hanna; ステファン・デール・ハンナ; Robert Eric Vogelsberg; ロバート・エリック・ボゲルスバーグ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-10-01
Filing date: 1991-07-16
Publication date: 1992-08-19
Also published as: US5664142A; EP0479702A2; EP0479702A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＤＭＡ（ダイレクト・
メモリ・アクセス）装置を使用したバス同士のデータ転
送、より詳しくは、２つのダイレクト・メモリ・アクセ
ス装置をつなぐ共有バスの間でデータ転送をする、改良
されたＤＭＡ装置の使用に関する。

【０００２】

【従来の技術】ダイレクト・メモリ・アクセス（ＤＭＡ
）とは、２つの装置、一般には、メモリと周辺装置の間
でデータを転送するデータ転送技術のことである。初期
のコンピュータ・システムでは、外部装置は、システム
・メモリ間のデータの送受を、すべての装置がプロセッ
サに制御されるという条件下で行ってきた。ＤＭＡは、
プロセッサ資源を使用せずにメモリをアクセスする方法
を提供する。ＤＭＡは、メモリ機能を実行するために、
サイクルスチールする、すなわち、１サイクルの間ホー
ルド・オフされていたプロセッサへの割込みを生じさせ
る。他のケースでは、プロセッサは、１サイクル、例え
ば、レジスタ同士の動作の間は、メモリをアクセスしな
い。ＤＭＡは、ノン・メモリ機能を実行する、プロセッ
サの信号に応じて、データの読出し／書込みの最中にメ
モリを使用することができる。

【０００３】初期のＤＭＡ動作は、周辺装置によってだ
け実行されたが、改良ＤＭＡは、ローカル・バスと外部
バスを結合する単独のＤＭＡ装置となっている。典型的
なローカル・バスとは、プロセッサとプロセッサ・メモ
リを結合するものであった。外部バスとは、少なくとも
１つの周辺データ装置を、ＤＭＡ装置に結合するもので
あったが、通常は、複数の周辺データ装置が外部バスに
結合されていた。

【０００４】外部バスに結合したデータ装置は、システ
ム・プロセッサとは独立に動作することができた。事実
、データ装置は、それ自身で、メモリもローカル・バス
も持つ、１つのプロセッサとみなすことができる。また
、このようなデータ装置は、印刷情報指定データをその
時々に転送する必要がある、プリンタであるかもしれな
い。

【０００５】外部バスに連結したデータ装置は、ＤＭＡ
装置と結合され、そのＤＭＡ装置は、データ装置からメ
モリ、またはメモリからデータ装置へとデータを転送す
るために、外部バスとローカル・バスの双方を制御する
。

【０００６】システムのサイズが増大し複雑になるにつ
れ、２つ以上の外部バスが提供されるようになった。ま
た他のＤＭＡ装置は、第２の外部バスとローカル・バス
を結合するために用いられるだろう。

【０００７】複数の外部バス間、例えば、ある外部バス
上のデータ装置から、他の外部バス上のデータ装置へと
データを転送するために、第１のＤＭＡ装置によって、
第１の外部バスからローカル・バス上のメモリへと、デ
ータが転送され、さらに、第２のＤＭＡ装置によって、
メモリから第２の外部バスへと転送される。

【０００８】以上のシステムが先行技術において開示さ
れている。

【０００９】米国特許第４，６８２，２８５号明細書に
は、複数のプロセッシング・システムを、１つまたはそ
れ以上の周辺装置と結合する装置が開示され、結合の際
に、適当なバス・コントローラを経由してローカル・バ
スに結合され得る、個々のプロセッシング・システム内
の交換バスを使用する。プロセッシング・ユニットの個
々の交換バスをローカル・バスを介して互いに結合する
ための、バス・コントローラの能力についての開示また
は示唆はない。

【００１０】米国特許第４，４００，７７５号明細書は
、複数の算術演算コントロール・ユニットとそのアクセ
ス・コントロール・ユニットによって共有される、ロー
カル・メモリとグローバル・メモリを開示している。

【００１１】米国特許第４，７７３，０００号明細書は
、メイン・メモリをランダム・アクセス・バッファとし
て用い、各々のＤＭＡ装置がアクセス可能なメモリを限
定することによって、プロセッサ割込みを削減するため
のＤＭＡシステムを開示している。

【００１２】米国特許第４，８７８，１６６号明細書は
、ローカル・バス上の一組の高機能装置と、リモート・
バス上の一組の低機能装置を相互に連結する、ＲＩＳＣ
プロセッサ・システムを開示している。ローカル・バス
とリモート・バスの間のＤＭＡインターフェースは、特
徴の異なる機能を持つ装置間の転送を容易にする。

【００１３】米国特許第４，８３７，６７７号明細書は
、マイクロプロセッサをベースとするマルチポート通信
用アダプタにおける、バス相互連結制御方法を開示して
いる。このシステムでは、データ転送に、ＤＭＡもしく
は割込み方法を用いる。このＤＭＡ／割込みコントロー
ラ兼アービタは、複数のポート間のデータ転送を支配す
る。

【００１４】米国特許第４，４９５，５６７号明細書は
、複数のメモリの各々や、バスコントローラによってア
クセスがコントロールされるローカル・メモリを持つプ
ロセッサの各々に対する、複数のデータ装置によるアク
セス・コントロールを開示している。

【００１５】モトローラ社のＭＣ６８４４は、市販のＤ
ＭＡコントローラの一例である。ＭＣ６８４４は、４つ
の別個のチャネルを互いに独立してコントロールでき、
各々のチャネルは、別個にプログラムできる。

【００１６】

【発明が解決しようとする課題】第１のバスからメモリ
へのデータ転送、さらに、メモリから第２のバスへのデ
ータ転送は、２回の転送動作が必要である。１つの外部
バスから別の外部バスへのデータ転送は、これら外部バ
スを個別ＤＭＡ装置と結合することによって、１回の転
送サイクルで、実行することができる。しかしこれは、
システムの複雑さを増し、バス制御に際して競合するＤ
ＭＡ装置に関連する、競合の問題が複雑になる。

【００１７】

【課題を解決するための手段】本発明は、ある外部バス
から他の外部バスへのデータ転送を、ローカル・バス上
のメモリを利用せず、また別のＤＭＡ装置を付加するこ
となしに行うことを可能にする。このＤＭＡ装置は、一
方のＤＭＡ装置から他方のＤＭＡ装置へのデータ転送を
、ローカル・バスの接続部を経由して行う。

【００１８】本発明によれば、データ信号を伝送するた
めの第１，第２および第３のバスは、第１および第２の
ＤＭＡ装置によって結合される。その結果、第１もしく
は第２のＤＭＡ装置の内の一方は、第１および第２のバ
スの間に結合され、他方のＤＭＡ装置は、第２および第
３のバスの間に結合される。この第１および第２のＤＭ
Ａ装置は、データ転送のために第２のバスを介して互い
の間で結合すると、データは、第１のバスから第２のバ
スを経由して第３のバスへ転送されることができる。

【００１９】

【実施例】以下の記述において、バスは、外部バスおよ
びローカル・バスによって説明する。ローカル・バスと
は、各々のＤＭＡ装置に関わる共有バスである。本発明
を、ローカル・バスすなわち共有バス経由の、２つの外
部バス結合によって説明するが、その概念は、２つ以上
の中間バスを介して２つのバスを結合することにも拡張
できる。

【００２０】図１は、ローカル・バス１０５経由で結合
した、プロセッサ１０７とメモリ１０９を有するシステ
ムを示している。第１のＤＭＡ装置、すなわちＤＭＡ（
１）１１１は第１の外部バス、すなわち外部バス（１）
１０１を、ローカル・バス１０５に結合する。第２のＤ
ＭＡ装置、すなわちＤＭＡ（２）１１５は第２の外部バ
ス、すなわち外部バス（２）１０３を、ローカル・バス
１０５に結合する。

【００２１】外部バス（１）１０１には、プロセッサ１
１９，それに付随するメモリ１１７，およびデータ装置
１２１が接続されていて、プロセッサ１１９とメモリ１
１７はローカル・バスで結ばれている。同様に、外部バ
ス（２）１０３には、プロセッサ１２５，それに付随す
るメモリ１２３，データ装置１２７が接続されていて、
プロセッサ１２５とメモリ１２３はローカル・バスで結
ばれている。

【００２２】ＤＭＡ装置１１１および１１５は、制御線
１３１および１３３によって結合されているが、これに
ついては以下に詳述する。

【００２３】ＤＭＡ装置の通常の動作では、外部装置、
例えば外部バス（１）１０１上のデータ装置１２１を、
メモリ１０９に結合して、データ装置１２１からメモリ
１０９へ、またはメモリ１０９からデータ装置１２１へ
とデータ転送を行う。もしデータが、外部バス（１）１
０１上のデータ装置から、外部バス（２）１０３上のデ
ータ装置に転送されるならば、そのデータは、外部バス
（１）１０１からＤＭＡ装置１１１を経由し、ローカル
・バス１０５を通りメモリ１０９へ送られる。さらに、
ＤＭＡ装置１１５は、データを、メモリ１０９から外部
バス（２）１０３へ転送する。

【００２４】ＤＭＡ装置は、それが結合されるべき複数
のバスのバス・マスタとして作動するように設計されて
いる。すなわち、データを１つのマスタから他のマスタ
へ転送する際、ＤＭＡ装置は、ソース・バスとデスティ
ネーション・バスのバス・マスタとなる。本発明は、Ｄ
ＭＡ装置を改良して、トリプル・バス転送を効果的に行
う際に、ＤＭＡ装置の１つが、ローカル・バスすなわち
共有バス上のバス・スレーブとして構成されることを目
指している。

【００２５】図２は、ＤＭＡ装置の制御部を示す。この
ＤＭＡ装置は、プログラマブル・バッファ−ド・バス・
ツー・バスＤＭＡ装置である。外部バス１０１とローカ
ル・バス１０５は、入力ソース，出力デスティネーショ
ンとして示される。ＤＭＡ装置の入力側では、入力ポー
ト２０７が、バスからのアドレス信号をデコードし、バ
スのデータ・ポーションが出す信号を、制御レジスタに
ゲートする。各々のＤＭＡ装置は、ローカル・バス１０
５を含むバス上に、固有のアドレスと、複数の装置を持
ち、ＤＭＡ装置の固有のアドレスをバスに書き込み、プ
ログラミング・データを同じバス上に書き込むことによ
って、適切なＤＭＡ装置をプログラムする。

【００２６】一般に、ＤＭＡ装置は、読取りや書込みと
して実行されるべき動作を保持する、モード・レジスタ
２０１を持つことができる。モード・レジスタ２０１は
、バス上のワード・サイズに関連する情報を保持するこ
ともできる。バスは３２ビット長とすることができるが
、ある装置では８ビット（バイト），１６ビットしか一
時に扱えないこともある。本発明では、モード・レジス
タ２０１は、ＤＭＡ装置がバス・スレーブとして動作す
るか否かを指示するようにモディファイされる。

【００２７】ＤＭＡ装置における別の制御レジスタは、
長さレジスタ２０３である。長さレジスタ２０３は、転
送するデータの長さに関連する情報をロードする。一般
に、長さレジスタの内容は、転送されるデータのワード
数のカウントである。１ワードは、８ビット，１６ビッ
ト，または３２ビットのどの大きさであろうと、どんな
場合のサイクルにも当てはまる、バスのデータ・ポーシ
ョンの内容である。

【００２８】ソース・アドレス・レジスタ２０４は、転
送用データを供給することになる装置のアドレスにセッ
トされ、またデスティネーション・アドレス・レジスタ
２０５は、データを受け取ることになる装置のアドレス
にセットされる。

【００２９】制御レジスタ２０１−２０５がセットされ
たとき、ＤＭＡ装置は、コントロール・ロジック・アン
ド・シーケンサの制御の下に、バッファをロードする。

【００３０】図３は、有用なバッファの配置を示してい
る。外部バス１０１からの信号は、２つのマルチプレク
サ３０９，３１５に供給される。全バス１０５は、図に
示したように、マルチプレクサ３０９に接続される。バ
ス信号は、マルチプレクサ３１５の２つの入力端子に分
岐する。これによって、データの記憶やルーティング・
フレキシビリティが与えられる。マルチプレクサ３０９
および３１５は、入力バスとなるべきバスを決定する。

【００３１】マルチプレクサ３０９，３１５からの出力
信号は、１：２ディストリビューター（デマルチプレク
サ）３１１および３１７にそれぞれ供給される。ディス
トリビューター３１１および３１７は、入力されたデー
タを２つのバッファのいずれかに入力する。このバッフ
ァ群は、２つの異なるデータ転送動作用に設計されてい
る。（図３に示されるように、１対のバッファについて
１つ、合計２つのコントローラがある）。一方の対であ
るバッファ３０１と３０３が、１つのコントローラの制
御下で、他方の対であるバッファ３０５と３０７は、も
う１つのコントローラの制御下で動作する。このため、
データ転送が高速装置に対して行われていても、バスを
独占することは防げる。２つのバッファが、高速入力装
置によってロードされ、低速装置に書き込まれるとき、
または、低速入力装置によってロードされ、高速装置に
書き込まれるとき、ＤＭＡ装置は低速装置を、待たなけ
ればならない。別々のコントローラに２対のバッファを
使うと、高速装置が待っている間に、他のコントローラ
が他の装置の間で機能することが許される。バッファは
、対として示されるので、１対の一方のバッファは、そ
の対の他方のバッファが読込みを行っている時に、書込
みを行える。この構成は、ピンポンと呼ばれている。他のバッファの構成、例えば、リング・バッファやＦＩ
ＦＯ（ｆｉｒｓｔ−ｉｎ−ｆｉｒｓｔ−ｏｕｔ）バッフ
ァを用いることができる。ディストリビューター３１１
と３１７は、データを、ロードされているバッファ、す
なわち入力バッファにルーティングする。

【００３２】それぞれのバッファの対は、制御回路３２
７と制御回路３２９を持つ。制御回路３２７または３２
９は、読込み信号または書込み信号を、適切に、そして
図１に示されるコントローラの制御の下に、供給する。制御回路３２７または３２９はまた、アドレス・カウン
タを持ち、アドレス・カウンタは、バッファの動作時の
アドレスを供給する。

【００３３】バッファからの出力信号は、マルチプレク
サ３１９および３２３に供給される。バッファの出力信
号は、必要とされるどのような配置においても供給でき
る。この例示は、スプリット・バスまたはバス・サイジ
ングに特に有用である。

【００３４】マルチプレクサからの出力信号は、各々１
：２ディストリビューター３２１および３２５に供給さ
れ、これらディストリビューターは、出力信号が転送さ
れるべきバスを決定する。

【００３５】制御回路３２７および３２９，マルチプレ
クサ３０９，３１５，３１９，３２３およびディストリ
ビューター３１１，３１７，３２１，３２５は、適切な
コントローラによって制御される。コントローラの１つ
は、図２において示されている。

【００３６】通常のＤＭＡバス・ツー・バス動作のため
の情報の流れは、図４に示される。以下の記述において
、装置のアドレス指定とは、装置のアドレスを適当なバ
ス上に出力することを意味する。もし動作が書込み動作
であるなら、書込みデータはバス上に出力される。もし
読出し動作であるなら、アドレス指定された装置はバス
上にデータを出力する。説明上これらは、用語“アドレ
ス指定”に含まれるものとする。

【００３７】発信装置は、制御レジスタ・セットアップ
情報とともに、バス上に、適切なＤＭＡ装置のアドレス
を出力する。アドレス指定されたＤＭＡ装置は、バスか
ら制御レジスタに向かうデータ信号をゲートする。（こ
のとき、２以上のサイクルを要するかもしれない。）制
御レジスタがロードされたとき、ＤＭＡ装置は、ソース
をアドレス指定し、転送すべきデータを読み出す。（デ
ータ・ソース装置は必ずしも発信装置である必要はない
。）ＤＭＡ装置は、ソース・バスにおいて、バス・マス
タとして働く。アドレス指定されたデータは、ＤＭＡ装
置バッファに転送される。このＤＭＡ装置は、さらに、
データとともに、適切なバス上のデスティネーション装
置をアドレス指定する。アドレス指定されたデスティネ
ーション装置は、バスからデータをラッチする。このＤ
ＭＡ装置は、デスティネーション・バスにおいて、バス
・マスタとして働く。その動作は、長さレジスタのセッ
ティングによって特定された多量のデータが転送される
まで続く。バス・マスタ，バス・スレーブの詳細説明は
、１９９０年９月付の米国特許出願第５８９，７１８号
明細書及び第５９０，１１８号明細書の引用を以て代え
る。

【００３８】本発明による情報の流れは、図５に示され
る。発信装置は、適切なＤＭＡ装置をアドレス指定し、
バスのデータ・ポーション上の情報は、制御レジスタに
ゲートされる。この際、ＤＭＡ装置は、発信装置をアド
レス指定し、バスからのデータをバッファ・レジスタに
ゲートする。ＤＭＡ装置は、さらに、共有バス上のＤＭ
Ａ装置をアドレス指定し、バッファからのデータは、第
２のＤＭＡ装置の制御レジスタへ転送される。第１のＤ
ＭＡ装置はバス・マスタとして働き、第２のＤＭＡ装置
はバス・スレーブとして働く。ソース装置が他の外部バ
ス上にあるときは、両者の働きは逆になる。

【００３９】第１のＤＭＡ装置は、さらに、ソース装置
をアドレス指定し、データを自分のバッファにゲートす
る。第１のＤＭＡ装置は、第２のＤＭＡ装置をアドレス
指定し、データをそのバッファにゲートする。第２のＤ
ＭＡ装置は、デスティネーション装置をアドレス指定し
、デスティネーション装置はデータをラッチする。

【００４０】上記のシーケンスを実行するように、ＤＭ
Ａ装置はモディファイされる。図３のバッファ制御は、
入力バッファが満杯であることを示す信号を、図２に示
すように、関連コントローラに供給する。入力バッファ
は、データを受け取ったバッファである。他のバッファ
からのデータすべてが書き込まれ、第１のバッファが満
杯であるとき、他のバッファが入力バッファとなる。通
常のＤＭＡ装置コントローラは、信号を受け取り、バッ
ファが使用可能になってデータの読出しを再開するとき
に、ホールド・オフする。

【００４１】第２のＤＭＡ装置はバス・スレーブとして
働いているので、受け取りつつあるデータを制御しない
。その結果、ＤＭＡ装置は、入力バッファが満杯である
ローカル・バス上でバス・マスタとして働くＤＭＡ装置
に信号を供給するようにモディファイされる。この信号
は、転送要求信号として、図２に示される。スレーブで
あるＤＭＡ装置からのレディー信号は、スレーブである
ＤＭＡ装置がデータを受け取る準備を完了したことを指
示する。最初は、バス・スレーブのバッファは空である
ので、入力バッファ満杯信号は非アクティブである。インバータ２１１は信号を反転して、転送要求信号を出
すＡＮＤゲート２１５を起動させる。

【００４２】バス・マスタＤＭＡ装置は、バス・スレー
ブＤＭＡ装置の転送要求信号を、アクティブのときは、
コントロール・ロジック・アンド・シーケンサ２０９に
作用しない転送要求信号として受け取る。。しかし、転
送要求信号が非アクティブのときは、コントロール・ロ
ジック・アンド・シーケンサ２０９をホールド・オフし
て、さらなるデータがバス・スレーブＤＭＡ装置に送ら
れるのを禁止する。コントロール・ロジック・アンド・
シーケンサ２０９をホールド・オフする一つの方法は、
コントロール・ロジック・アンド・シーケンサ２０９の
ステート・マシンの状態を変更することを禁止すること
である。（前記引用米国出願参照）。

【００４３】入力バッファが満杯のときは、コントロー
ル・ロジック・アンド・シーケンサ２０９への信号はア
クティブになり、インバータ２１１を経由してＡＮＤゲ
ート２１５が、転送要求信号をバス・マスタＤＭＡ装置
に出力するのを禁止する。

【００４４】この構成は、転送帯域幅を、ローカル・バ
スの帯域幅に制限する。一つの外部バスから他の外部バ
スへの従来技術による転送方法においては、ローカル・
バスの帯域幅は、外部バスの帯域幅の２倍でなければな
らなかった。

【００４５】バス・スレーブＤＭＡ装置は、外部バスに
対して動作しているとき、バス・マスタとしてノーマル
に働く。もしデスティネーション装置がソース装置より
も低速ならば、第１のＤＭＡは、バス・スレーブＤＭＡ
装置からの転送要求信号を待つ間、自由に他の動作を行
う。他の動作は、前記ＤＭＡ装置の他のコントローラや
バッファを使って実行される。

【００４６】第２のコントローラやバッファは、個別Ｄ
ＭＡ装置であり、関連バスを制御するための、ホールド
・オフ信号とアービトレーション・ロジックを持つ。

【００４７】

【発明の効果】本発明によれば、ある外部バスから他の
外部バスへのデータ転送を、システムの複雑さを増すこ
となしに実現できる。

【図面の簡単な説明】

【図１】２つの外部バスと１つのローカル・バスを持つ
システムの典型的な例を示すブロック図である。

【図２】プログラマブルＤＭＡ装置におけるコントロー
ラを示すブロック図である。

【図３】１つのＤＭＡ装置における複数のバッファを示
すブロック図である。

【図４】ＤＭＡ装置の通常のバス・ツー・バス動作を示
す情報の流れ図である。

【図５】本発明によるトリプル・バス転送動作を示す情
報の流れ図である。

【符号の説明】

１０１　　外部バス（１）１０３　　外部バス（２）１０５　　ローカル・バス１０７，１１９，１２５　　プロセッサ１０９，１１７
，１２３　　メモリ１１１　　ＤＭＡ（１）１１５　　ＤＭＡ（２）１２１，１２７　　データ装置２０１　　モード・レジスタ２０３　　長さレジスタ２０４　　ソース・アドレス２０５　　デスティネーション・アドレス２０７　　入
力ポート２０９　　コントロール・ロジック・アンド・シーケン
サ３０１，３０３，３０５，３０７　　バッファ３２７
，３２９　　制御回路

Claims

【特許請求の範囲】

【請求項１】データ信号を伝送する第１，第２および第
３のバス手段と、一方は前記第１のバス手段と前記第２
のバス手段との間に結合され、他方は前記第２のバス手
段と前記第３のバス手段との間に結合された、第１，第
２のダイレクト・メモリ・アクセス装置手段と、データ
転送のために前記ダイレクト・メモリ・アクセス装置手
段を前記第２のバス手段と結合する手段とを備え、デー
タを、前記第２のバス手段を経て、前記第１のバス手段
と前記第３のバス手段との間で転送するダイレクト・メ
モリ・アクセス装置。
【請求項２】前記結合手段が、前記第１のダイレクト・
メモリ・アクセス装置手段と前記第２のダイレクト・メ
モリ・アクセス手段との間のデータ転送を制御する転送
要求信号手段を有する請求項１記載のダイレクト・メモ
リ・アクセス装置。
【請求項３】前記転送要求信号手段が、前記ダイレクト
・メモリ・アクセス装置手段に結合された、受信側のダ
イレクト・メモリ・アクセス装置手段がより以上のデー
タを受信できないことを決定する手段を有する、請求項
２記載のダイレクト・メモリ・アクセス装置。
【請求項４】協働的に機能するようにモディファイされ
たダイレクト・メモリ・アクセス装置手段であって、各
ダイレクト・メモリ・アクセス装置手段が、受信したデ
ータを格納するバッファ手段と、モディファイされた一
つのダイレクト・メモリ・アクセス装置手段から、他の
モディファイされたダイレクト・メモリ・アクセス装置
手段にデータを転送する手段と、前記他のモディファイ
されたダイレクト・メモリ・アクセス装置手段から、デ
ータを受信する手段と、前記他のモディファイされたダ
イレクト・メモリ・アクセス装置手段からのデータ転送
を制御する手段とを有するダイレクト・メモリ・アクセ
ス装置手段。
【請求項５】前記制御手段が、前記バッファがより以上
のデータを格納できるか否かを検出する手段と、前記検
出手段に応答して、転送要求信号を前記他のダイレクト
・メモリ・アクセス装置手段に供給する手段とを有する
、請求項４記載のダイレクト・メモリ・アクセス装置手
段。
【請求項６】受信側のダイレクト・メモリ・アクセス装
置手段からの転送要求信号がないとき、前記転送手段を
中断する手段をさらに有する、請求項５記載のダイレク
ト・メモリ・アクセス装置手段。
【請求項７】データを格納するメモリ手段と、前記メモ
リ手段をメモリ利用手段に動作的に結合する、共有バス
手段と、データ装置手段を互いに結合する、第１および
第２の外部バス手段と、前記共有バス手段と前記第１お
よび第２の外部バス手段との間にそれぞれ結合され、前
記第１および第２の外部バス手段に結合された前記デー
タ装置手段と前記メモリ手段との間で、データを転送す
る第１および第２のメモリ・アクセス手段とを備え、該
各メモリ・アクセス手段は、バスからのデータを格納す
るバッファ手段と、アドレス指定されたメモリ・アクセ
ス手段に、転送データが得られることを示す、アドレス
信号を供給するアドレス指定手段と、前記アドレス指定
されたメモリ・アクセス手段に、データを転送できるこ
とを示す信号を供給する、転送要求手段と、前記アドレ
ス指定されたメモリ・アクセス手段の前記バッファ手段
に応答し、転送要求手段からの信号を非アクティブにす
る手段とを有し、さらに、前記信号に応答し、前記第１
のメモリ・アクセス手段と第２のメモリアクセス手段と
の間のデータ転送を制御する手段とを備え、前記共有バ
ス手段を経て、前記第１および第２の外部バス手段上の
データ装置手段の間でデータ転送されるダイレクト・メ
モリ・アクセス装置。
【請求項８】前記メモリ利用手段がプロセッサ手段を含
み、前記データ装置手段がプロセッサ手段を有する、請
求項７記載のダイレクト・メモリ・アクセス装置。
【請求項９】前記バッファ手段は、複数のデータ・ワー
ドを格納する、パイプライン化された複数のレジスタよ
りなる、請求項７記載のダイレクト・メモリ・アクセス
装置。