[go: up one dir, main page]

JPH04223706A - Input terminal circuit - Google Patents

Input terminal circuit

Info

Publication number
JPH04223706A
JPH04223706A JP2406538A JP40653890A JPH04223706A JP H04223706 A JPH04223706 A JP H04223706A JP 2406538 A JP2406538 A JP 2406538A JP 40653890 A JP40653890 A JP 40653890A JP H04223706 A JPH04223706 A JP H04223706A
Authority
JP
Japan
Prior art keywords
transistor
input
emitter
input termination
termination circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2406538A
Other languages
Japanese (ja)
Inventor
Kyosuke Ishikawa
石川 恭輔
Atsushi Takai
高井 厚志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2406538A priority Critical patent/JPH04223706A/en
Publication of JPH04223706A publication Critical patent/JPH04223706A/en
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、論理回路又は増幅回路
における入力部分を終端する回路、さらに、入力終端回
路を用いた増幅回路、論理回路を集積化したICに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for terminating an input portion of a logic circuit or an amplifier circuit, and further relates to an IC in which an amplifier circuit and a logic circuit using the input termination circuit are integrated.

【0002】0002

【従来の技術】従来の論理回路又は増幅回路の入力回路
の1つの形式を図3に示す。入力部から結合容量C3を
経て、終端抵抗RT3により直流バイアスVBINを通
して終端される。高周波信号は、トランジスタT4のベ
ース端子に入力され、エミッタ端子より出力される。ト
ランジスタT5は、定電流源トランジスタで、抵抗RE
2は過剰電流が流れないようにするための保護抵抗であ
る。
2. Description of the Related Art One type of input circuit for a conventional logic circuit or amplifier circuit is shown in FIG. The signal from the input section passes through the coupling capacitor C3 and is terminated by the terminating resistor RT3 through the DC bias VBIN. The high frequency signal is input to the base terminal of the transistor T4 and output from the emitter terminal. Transistor T5 is a constant current source transistor, and resistor RE
2 is a protective resistor for preventing excessive current from flowing.

【0003】また、図4には、従来の入力回路の他の形
式を示す。図4の形式は、コレクタオープン形式といわ
れる。前段の論理回路又は増幅回路の出力回路は、エミ
ッタを共通にする2対のトランジスタT6及びT7と定
電流源用トランジスタT8及び保護抵抗RE3より構成
される。入力回路は、終端抵抗RT4とトランジスタT
9及び定電流源トラジンスタT10及び保護抵抗RE4
より構成される。実際の回路では出力回路のトランジス
タT6またはT7のコレクタ端子が、入力回路のトラン
ジスタT9のベース端子に接続される。
FIG. 4 shows another type of conventional input circuit. The format shown in FIG. 4 is called the collector open format. The output circuit of the logic circuit or amplifier circuit in the previous stage is composed of two pairs of transistors T6 and T7 having a common emitter, a constant current source transistor T8, and a protection resistor RE3. The input circuit includes a terminating resistor RT4 and a transistor T.
9 and constant current source transistor T10 and protective resistor RE4
It consists of In the actual circuit, the collector terminal of the transistor T6 or T7 in the output circuit is connected to the base terminal of the transistor T9 in the input circuit.

【0004】0004

【発明が解決しようとする課題】図3の回路は、主とし
てシリコンバイポーラトランジスタに用いられる。この
場合、トランジスタT4のベース・エミッタ間電圧が小
さかったために、終端抵抗RT3の他端にGNDよりも
高い電位である直流電圧VBINを印加することにより
、エミッタ・コレクタ間の電圧を変えても一定のコレク
タ電流が流れる非飽和領域でトランジスタT4を動作さ
せることが必要であった。また、図4の回路においては
、終端抵抗RT4にコレクタオープンの出力回路からの
電流を供給することにより、トランジスタT9に入力す
るベース端子の直流レベルを調整し、トランジスタT9
を非飽和領域で動作させることが必要であった。図3,
4において、GNDは接地、VEEは電源電圧、例えば
−5.2V を示す。
The circuit of FIG. 3 is primarily used for silicon bipolar transistors. In this case, since the voltage between the base and emitter of transistor T4 was small, by applying DC voltage VBIN, which has a potential higher than GND, to the other end of terminating resistor RT3, the voltage between the emitter and collector remains constant even if the voltage is changed. It was necessary to operate the transistor T4 in the non-saturation region where the collector current flows. In addition, in the circuit of FIG. 4, by supplying current from the output circuit with the collector open to the terminal resistor RT4, the DC level of the base terminal input to the transistor T9 is adjusted.
It was necessary to operate it in the non-saturated region. Figure 3,
4, GND is the ground, and VEE is the power supply voltage, for example, -5.2V.

【0005】本発明の目的は、トランジスタとしてヘテ
ロ接合バイポーラトランジスタを用いることにより、ベ
ース・エミッタ間電圧の拡大をはかり、入力回路の簡単
化及び入力信号のダイナミックレンジ拡大をはかること
にある。
An object of the present invention is to increase the base-emitter voltage by using a heterojunction bipolar transistor as the transistor, thereby simplifying the input circuit and expanding the dynamic range of the input signal.

【0006】[0006]

【課題を解決するための手段】上記本発明の目的を達成
するため、回路に適用するデバイスとしてヘテロ接合バ
イポーラトランジスタを使用し、入力トランジスタのベ
ース・コレクタ間に終端抵抗、入力トランジスタのベー
ス部分に容量を付加した。
[Means for Solving the Problems] In order to achieve the above object of the present invention, a heterojunction bipolar transistor is used as a device applied to a circuit, a terminating resistor is connected between the base and collector of the input transistor, and a terminating resistor is connected to the base of the input transistor. Added capacity.

【0007】[0007]

【作用】この構成によると、入力トランジスタのベース
・コレクタ間に終端抵抗を挿入することで入力を終端で
き、更には容量を付加することにより前段の回路との直
流レベルを一致させる必要が無いため、入力回路を簡単
化できる。また、本発明による入力終端回路の入力トラ
ンジスタにおいては、ベース・エミッタ間電圧が、その
ままエミッタ・コレクタ間電圧となるため、ベース・エ
ミッタ間電圧が1.5V 程度とシリコンバイポーラト
ランジスタの0.8V より大きいヘテロ接合バイポー
ラトランジスタを用いると、エミッタ・コレクタ間電圧
を1.5V 程度とれ、エミッタ・コレクタ間の電圧を
変えても一定のコレクタ電流が流れる非飽和領域でトラ
ンジスタを動作させることができる。
[Operation] According to this configuration, the input can be terminated by inserting a terminating resistor between the base and collector of the input transistor, and there is no need to add a capacitor to match the DC level with the previous stage circuit. , the input circuit can be simplified. In addition, in the input transistor of the input termination circuit according to the present invention, the base-emitter voltage becomes the emitter-collector voltage as it is, so the base-emitter voltage is about 1.5V, compared to 0.8V of a silicon bipolar transistor. When a large heterojunction bipolar transistor is used, it is possible to maintain an emitter-collector voltage of about 1.5V, and the transistor can be operated in a non-saturation region where a constant collector current flows even if the emitter-collector voltage is changed.

【0008】[0008]

【実施例】以下、本発明の実施例を詳細に説明する。EXAMPLES Examples of the present invention will be described in detail below.

【0009】図1は、本発明による実施例である。先ず
、入力信号は結合容量C1を通して、終端抵抗RT1で
終端される。更に、トランジスタT1のベースに到り、
トランジスタT1のエミッタから出力される。トランジ
スタT1及びT2は、ヘテロ接合バイポーラトランジス
タを用いているため、ベース・エミッタ間電圧が1.5
V程度と大きくとれ、終端抵抗RT1を接地してもトラ
ンジスタT1を非飽和領域で動作させることが可能とな
る。ここで、I1は定電流源を示す。
FIG. 1 shows an embodiment according to the present invention. First, an input signal passes through a coupling capacitor C1 and is terminated at a terminating resistor RT1. Furthermore, reaching the base of transistor T1,
It is output from the emitter of transistor T1. Transistors T1 and T2 use heterojunction bipolar transistors, so the base-emitter voltage is 1.5.
It is possible to operate the transistor T1 in a non-saturated region even if the termination resistor RT1 is grounded. Here, I1 indicates a constant current source.

【0010】図2は、図1を更に詳細に示した図である
。図1における定電流源I1の部分がトランジスタT3
と保護抵抗RE1で置換されている。
FIG. 2 is a diagram showing FIG. 1 in more detail. The constant current source I1 in FIG. 1 is the transistor T3.
and is replaced by the protective resistor RE1.

【0011】[0011]

【発明の効果】以上述べたように本発明によれば、論理
回路又は増幅回路の入力部分において、入力トランジス
タのコレクタ・ベース端子に終端抵抗を接続することに
より、入力回路を簡単化することができる。また、トラ
ンジスタとしてヘテロ接合バイポーラトランジスタを用
いているため、ベース・エミッタ間電圧が1.5V 程
度と高く、入力信号のダイナミックレンジを広くとるこ
とができる。図5及び図6にヘテロ接合バイポーラトラ
ンジスタ、シリコンバイポーラトランジスタを図2に示
す回路に適用したときの特性を示す。入力電圧に対し、
出力電圧が線形となる領域を比べると、図6のシリコン
バイポーラトランジスタでは0.8V 、図5のヘテロ
接合バイポーラトランジスタでは1.34V とヘテロ
接合バイポーラトランジスタの方が優れていることが分
かる。 入力回路の簡単化及び入力信号のダイナミックレンジを
広くとれることから、論理回路又は増幅器の特性に大き
く影響する入力回路の素子を最小限に抑えることができ
、素子バラツキによる回路性能のバラツキを抑えること
ができる。
[Effects of the Invention] As described above, according to the present invention, the input circuit can be simplified by connecting a terminating resistor to the collector/base terminal of the input transistor in the input portion of the logic circuit or amplifier circuit. can. Furthermore, since a heterojunction bipolar transistor is used as the transistor, the base-emitter voltage is as high as about 1.5V, and the dynamic range of the input signal can be widened. 5 and 6 show the characteristics when a heterojunction bipolar transistor and a silicon bipolar transistor are applied to the circuit shown in FIG. 2. For input voltage,
Comparing the regions where the output voltage is linear, it can be seen that the silicon bipolar transistor in FIG. 6 has a linear output voltage of 0.8V, and the heterojunction bipolar transistor in FIG. 5 has a linear output voltage of 1.34V, indicating that the heterojunction bipolar transistor is superior. Since the input circuit can be simplified and the dynamic range of the input signal can be widened, the number of input circuit elements that greatly affect the characteristics of the logic circuit or amplifier can be minimized, and variations in circuit performance due to element variations can be suppressed. I can do it.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の1実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【図2】本発明の1実施例を示す回路図である。FIG. 2 is a circuit diagram showing one embodiment of the present invention.

【図3】従来の論理回路又は増幅回路の入力部分を示す
回路図である。
FIG. 3 is a circuit diagram showing an input portion of a conventional logic circuit or amplifier circuit.

【図4】従来の論理回路又は増幅回路の入力部分を示す
回路図である。
FIG. 4 is a circuit diagram showing an input portion of a conventional logic circuit or amplifier circuit.

【図5】本発明の動作原理を示す特性図である。FIG. 5 is a characteristic diagram showing the operating principle of the present invention.

【図6】本発明の動作原理を示す特性図である。FIG. 6 is a characteristic diagram showing the operating principle of the present invention.

【符号の説明】[Explanation of symbols]

T1〜T10…トランジスタ、RT1〜RT4…終端抵
抗、RE1〜RE4…保護抵抗、C1〜C3…結合容量
、I1…定電流源、IN…入力端子、OUT…出力端子
、GND…接地端子、VEE…電源端子、OUT1,O
UT2…コレクタオープン出力端子、VBIN…GND
より高電位の直流端子。
T1 to T10...Transistor, RT1 to RT4...Terminal resistor, RE1 to RE4...Protection resistor, C1 to C3...Coupling capacitance, I1...Constant current source, IN...Input terminal, OUT...Output terminal, GND...Grounding terminal, VEE... Power terminal, OUT1, O
UT2...Collector open output terminal, VBIN...GND
Higher potential DC terminal.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】入力端子に容量の一端を接続し、該容量の
他端をベースに、抵抗をベースとコレクタに、定電流源
をエミッタに接続したトランジスタを有し、エミッタを
出力点としたことを特徴とする入力終端回路。
Claim 1: A transistor having one end of a capacitor connected to an input terminal, the other end of the capacitor as a base, a resistor as a base and collector, and a constant current source as an emitter, with the emitter as an output point. An input termination circuit characterized by:
【請求項2】入力端子に容量の一端を接続し、該容量の
他端をベースに、抵抗をベースとコレクタに接続したエ
ミッタフォロワと、エミッタに接続された定電流源を持
つことを特徴とする請求項第1記載の入力終端回路。
2. An emitter follower having one end of a capacitor connected to the input terminal, the other end of the capacitor as a base, and a resistor connected to the base and collector, and a constant current source connected to the emitter. The input termination circuit according to claim 1.
【請求項3】エミッタフォロワとして、NPNトランジ
スタ又はPNPトランジスタを用いたことを特徴とする
請求項第2記載の入力終端回路。
3. The input termination circuit according to claim 2, wherein an NPN transistor or a PNP transistor is used as the emitter follower.
【請求項4】コレクタ・エミッタ間に、ベース・エミッ
タ間電圧と入力信号電圧の半分を印加したとき非飽和状
態となるトランジスタを用いたことを特徴とする請求項
第1記載の入力終端回路。
4. The input termination circuit according to claim 1, wherein a transistor is used between the collector and emitter, which becomes unsaturated when a base-emitter voltage and half of the input signal voltage are applied.
【請求項5】トランジスタがヘテロ接合バイポーラトラ
ンジスタである請求項第1記載の入力終端回路。
5. The input termination circuit according to claim 1, wherein the transistor is a heterojunction bipolar transistor.
【請求項6】定電流源が、トランジスタと抵抗の直列接
続か、トランジスタ又は抵抗からなる請求項第1記載の
入力終端回路。
6. The input termination circuit according to claim 1, wherein the constant current source comprises a series connection of a transistor and a resistor, or a transistor or a resistor.
【請求項7】トランジスタのコレクタ端子を接地したこ
とを特徴とする請求項第1記載の入力終端回路。
7. The input termination circuit according to claim 1, wherein the collector terminal of the transistor is grounded.
【請求項8】請求項第1記載の入力終端回路を用いた増
幅回路。
8. An amplifier circuit using the input termination circuit according to claim 1.
【請求項9】上記入力終端回路における容量を除く抵抗
とトランジスタを集積化したことを特徴とする請求項第
8記載の増幅回路。
9. The amplifier circuit according to claim 8, wherein a resistor and a transistor excluding a capacitance in the input termination circuit are integrated.
【請求項10】請求項第1記載の入力終端回路を用いた
論理回路。
10. A logic circuit using the input termination circuit according to claim 1.
【請求項11】上記入力終端回路における容量を除く抵
抗とトランジスタを集積化したことを特徴とする請求項
第10記載の論理回路のIC。
11. The logic circuit IC according to claim 10, wherein a resistor and a transistor excluding a capacitance in the input termination circuit are integrated.
JP2406538A 1990-12-26 1990-12-26 Input terminal circuit Pending JPH04223706A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2406538A JPH04223706A (en) 1990-12-26 1990-12-26 Input terminal circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2406538A JPH04223706A (en) 1990-12-26 1990-12-26 Input terminal circuit

Publications (1)

Publication Number Publication Date
JPH04223706A true JPH04223706A (en) 1992-08-13

Family

ID=18516160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2406538A Pending JPH04223706A (en) 1990-12-26 1990-12-26 Input terminal circuit

Country Status (1)

Country Link
JP (1) JPH04223706A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721753A (en) * 1994-12-28 1998-02-24 Lucent Technologies Inc. Recording verification system
US5729588A (en) * 1994-12-28 1998-03-17 Lucent Technologies Inc. Enhanced recording verification system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721753A (en) * 1994-12-28 1998-02-24 Lucent Technologies Inc. Recording verification system
US5729588A (en) * 1994-12-28 1998-03-17 Lucent Technologies Inc. Enhanced recording verification system

Similar Documents

Publication Publication Date Title
JP3631426B2 (en) High power amplifier
JPS5990412A (en) Bidirectional constant current driving circuit
US3701032A (en) Electronic signal amplifier
US5786729A (en) Stable bias current circuit for operational amplifier
JPS61214807A (en) Amplification circuit
US6657496B2 (en) Amplifier circuit with regenerative biasing
JP3116884B2 (en) Transimpedance amplifier for optical receiver
JPH04223706A (en) Input terminal circuit
US6529076B2 (en) Fast saturation recovery operational amplifier input stage
US4017749A (en) Transistor circuit including source voltage ripple removal
JPH03110907A (en) AM detection circuit
US5196809A (en) High gain, low distortion, faster switching transistor
JP3922906B2 (en) Wideband differential amplifier circuit
JP3214174B2 (en) Operational amplifier
US4047118A (en) Transistor amplifier circuit
JPS5915124Y2 (en) power amplifier circuit
JPS5949728B2 (en) variable impedance circuit
JPH04369907A (en) High frequency amplifier circuit
JP2623954B2 (en) Variable gain amplifier
JPH06101671B2 (en) Voltage comparison circuit
JPS5914817Y2 (en) Stabilized power supply circuit
JP2908149B2 (en) Operational amplifier
JPS5827537Y2 (en) Complementary push-pull amplifier
JP2806369B2 (en) ECL circuit
JPH036022Y2 (en)