JPH04211156A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［０００１１

【産業上の利用分野］この発明は、入力端子、出力端子
、あるいは入出力兼用端子などの外部端子に印加される
静電気に対する保護装置を設けた半導体装置に関するも
のである。 ［０００２］ 【従来の技術】静電気の放電によって、特性劣化、接合
破壊、酸化膜破壊などが起こるので、静電破壊を防ぐこ
とは、半導体装置の製造、組み立て、使用など全般にわ
たって重要である。特に、ＩＣ，ＬＳＩなどの半導体装
置が高密度、高集積化に伴って微細化が進んでいく現状
では、少しの静電放電も故障の原因になる。なかでもＭ
ＯＳ型半導体装置は、絶縁されたゲート電極を持つ電界
効果トランジスタ（ＦＥＴ）を集積したものなので静電
破壊には特に弱い。とくにＣＭＯＳＩＣなどの論理回路
にこの傾向が強い。従来、ＭＯＳ型半導体集積回路装置
の外部に接続される外部端子、すなわち、入力端子、出
力端子あるいは入出力兼用端子（以下、Ｉ１０端子と称
する）等に印加される静電気の保護回路として、静電気
の放電時にバイポーラ動作する保護素子が多く用いられ
ている。この種の半導体装置は、特開昭６１−２１７５
７７号、Ｕ　Ｓ　Ｐ４７３４７５２号に開示されている
。 ［０００３］図１４は、この静電気に対する保護回路を
構成する保護素子とＭＯＳ型半導体集積回路を搭載した
従来のシリコン半導体基板の断面図を示している。この
図に示すように、従来のＭＯＳ型半導体集積回路におい
ては、ホットキャリによるＭＯ３型電界効果トランジス
タ（以下、ＭＯＳ）ランジスタという）の特性劣化を防
止するためＬＤＤ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄ
ｒａｉｎ−ｓｏｕｒｃｅ）構造が多く採用されている。 ＭＯＳ構造のデバイスでは、チャネル長が１．２μｍ程
度と短くなると、ホットキャリヤの発生やブレークダウ
ン電圧の低下が問題になってくるが、この構造によって
これらを防止することができる。半導体基板１０には、
複数のＮチャネルＭＯＳトランジスタが形成されている
が、図に示すように、ＬＤＤ構造になっており、これら
のトランジスタ７．８の高濃度拡散層であるドレイン１
４、ソース１５は、いずれも低濃度拡散層ＬＤＤＮ　−
を備えている。トランジスタ７は、保護素子であり、外
部端子（Ｉ１０端子）１にそのドレイン領域１４が接続
されている外部端子に直接接続されるＭＯＳトランジス
タである。また、トランジスタ８は、Ｉ１０端子１にそ
のトレイン領域１４などの拡散層が直接接続されていな
い、すなわち、外部端子に直接接続されないＭＯＳトラ
ンジスタ（以下、内部トランジスタという）である。内
部トランジスタは、たとえば、インバータなどの集積回
路を構成する素子として用いられる。この低濃度拡散層
ＬＤＤＮ　−の不純物濃度（ドーズ量）は、必要とする
適宜の値を取り得るが、現状では、１０１８〜１０１９
／ｃｍ３程度である。なお、ここでは、外部端子とソー
ス、ドレイン領域などの拡散層とが直接接続されている
ものを外部端子に直接接続されるＭＯＳトランジスタと
言うが、外部端子と拡散層間に抵抗が介在しているもの
もこの範噴に入れている。 ［０００４］従来、１つの半導体基板に形成された複数
のＭＯＳトランジスタの低濃度拡散層は、通常同じ不純
物濃度にしている。勿論、例えば高耐圧の回路が同じ半
導体基板内にあるような場合には、その回路に含まれる
ＭＯＳトランジスタの低濃度拡散層の不純物濃度は、他
の領域のＭＯＳトランジスタの低濃度拡散層の不純物濃
度と異なる場合も例外的にはある。しかし、同じ半導体
基板の複数のＭＯＳ）−ランジスタの低濃度拡散層の不
純物濃度を互いに異なるようにすると、不純物濃度の違
いによって拡散層を形成するためのイオン注入を打ち分
けなければならず、そのためのマスクを増やす必要もあ
り、さらに、低濃度拡散層の不純物濃度を異ならせる事
による利益についても格別認識されていないので、通常
は、前述したように不純物濃度を同じにしている。 ［０００５］図１０は、半導体基板の基板電流（Ｉｓｕ
ｂ）とこの基板に形成されたＭＯＳトランジスタの低濃
度拡散層の不純物濃度（ＱＬＤＤＮ　　）との関係を示
す特性図である。縦軸が基板電流（Ａ）であり、横軸は
、低濃度拡散層の不純物濃度（７０ｍ３）を示す。この
図において曲線Ｌ２が、この従来の例である。Ｌ２はＭ
ＯＳ）ランジスタのチャネル長を同時に示しており、基
板電流と不純物濃度との関係は、このチャネル長に依存
していることがわかる。チャネル中でホットになったキ
ャリヤが、チャネル中に閉じ込められること無く、その
外へ飛び出す代表的な例が基板電流であり、この発生は
特性劣化を示している。したがって、このような基板電
流は可能な限り小さいほうが良い。図１４に示すＮチャ
ネルＭＯＳトランジスタの低濃度拡散層ＬＤＤＮ−の不
純物濃度は、半導体装置に対する信頼性や電源電圧に対
する要求から基板電流が最小となる値（Ｑ２）に設定さ
れている。この値は、前述のように、現状の値１０１８
〜１０１９／　ｃ　ｍ”　から選ばれる。曲線Ｌ１は、
ＭＯＳトランジスタのチャネル長をＬ２より長いＬｌ　
にしたときの基板電流−不純物濃度特性を示す曲線であ
る。ＭＯＳ）ランジスタの信頼性レベルは、例えばホッ
トキャリアの発生に起因するｖｔｈのシフトや、ｇｍの
劣化に代表される種々の現象であり、　「超高速ＭＯＳ
デバイス、ｐ３８．１４〜５、培風館発行」に開示され
るように、基板電流Ｉ　ｓｕｂなどで一次近似的に評価
することが可能である。信頼性は不純物濃度ＱＬＤＤＮ
−とチャネル長とに依存するものであり、不純物濃度Ｑ
ＬＤＤＮ−を上げたり下げたりした場合信頼性が低下す
るが、チャネル長を長くすることで十分な信頼性を確保
することが可能である。したがって、チャネル長が長く
なるほど、図に示すように、基板電流の最小値が小さく
なることが判る。しかし、例えば、時計や電卓などの低
電圧回路におけるＭＯＳトランジスタは、ホットキャリ
アに余り影響されないので、基板電流−不純物濃度特性
にそれ程左右されない。 ［０００６］また、前記従来のＭＯＳ）ランジスタのチ
ャネル長は、微細技術で加工可能な長さに設定されてお
り、図１４に示すトランジスタ７．８のチャネル長は共
に同一とされている。チャネル長が長くなれば、信頼性
は上がるけれども、前述のように半導体装置の微細化が
強く要求される中で長くすることは考えられず、むしろ
、短くなる方向に進んでおり、信頼性が損なわれる可能
性が有った。 ［０００７］

【発明が解決しようとする課題】以上のように、半導体
装置が微細化するにしたがって、チャネル長も短くなり
、静電破壊に対する抵抗力も小さくなっている。したが
って、保護回路などを構成する外部端子に直接接続され
るＭＯＳトランジスタが十分な静電耐圧を得ることがで
きない。そこで、これまでは、外部端子に直接接続され
るＭＯＳトランジスタの静電耐圧を上げるためにトラン
ジスタのチャネル幅（Ｗ）を大きくしていた。しかし、
効果的に耐圧を上げるためには、例えば、チャネル長（
Ｌ）が、１．２μｍの時にチャネル幅Ｗは、通常４００
μｍ程度であるのに、これを８００〜１２００μｍ程度
に大きくする必要がある。これでは半導体装置の微細化
傾向に対応できないので、この方法は、耐圧を上げるた
めの有効な手段とはいえない。 ［０００８］　この発明は、上記従来の半導体装置が有
する課題を解決するものであり、十分な静電耐圧を得る
ことができ、従来と同等の信頼性を確保することが可能
な半導体装置を提供しようとするものである。 ［０００９］

【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に、外部端子と、不純物濃度の低い低濃度
拡散層およびこの低濃度拡散層に連続して接する高濃度
拡散層を有し、この高濃度拡散層が前記外部端子に直接
接続される絶縁ゲート型電界効果トランジスタと、低濃
度拡散層およびこの低濃度拡散層に連続して接する高濃
度拡散層を有し、この高濃度拡散層が前記外部端子に直
接接続されない絶縁ゲート型電界効果トランジスタとを
具備し、少なくとも一部の前記外部端子に直接接続され
る絶縁ゲート型電界効果トランジスタの前記低濃度拡散
層の不純物濃度が、少なくとも一部の前記外部端子に直
接接続されない絶縁ゲート型電界効果トランジスタの前
記低濃度拡散層の不純物濃度とは相違していることを特
徴としている。前記低濃度拡散層は、ＬＤＤ構造もしく
は二重拡散構造の拡散層である。前記外部端子に直接接
続されるトランジスタの前記低濃度拡散層の不純物濃度
を、前記外部端子に直接接続されないトランジスタの前
記低濃度拡散層の不純物濃度より濃くし、例えば、前記
外部端子に直接接続されないトランジスタの前記低濃度
拡散層の不純物濃度が、１０１８〜１０１９／Ｃｍ３で
ある場合に、前記外部端子に直接接続されるトランジス
タの低濃度拡散層の不純物濃度は、３×１０１９〜３×
１０２０／Ｃｍ３とする。この不純物濃度を濃くする場
合は、前記外部端子に直接接続されるトランジスタのチ
ャネル長を外部端子に直接接続されないトランジスタの
チャネル長より長くする。例えば、前記外部端子に直接
接続されないトランジスタのチャネル長が、１．２μｍ
である場合において、前記外部端子に直接接続されるト
ランジスタのチャネル長は、１．９μｍ以上１．１．０
μｍである場合において、前記外部端子に直接接続され
るトランジスタのチャネル長は、１．５μｍ以上、そし
て、０゜８μｍである場合において、前記外部端子に直
接接続されるトランジスタのチャネル長は、１．２μｍ
以上である。また、前記外部端子に直接接続されるトラ
ンジスタの前記低濃度拡散層の不純物濃度を、前記外部
端子に直接接続されないトランジスタの前記低濃度拡散
層の不純物濃度より薄くすることも可能である。例えば
、前記高濃度拡散層が外部端子に直接接続されないトラ
ンジスタの前記低濃度拡散層の不純物濃度が１０１８〜
１０１９／Ｃｍ３である場合において、前記高濃度拡散
層が外部端子に直接接続されるトランジスタの低濃度拡
散層の不純物濃度を３　Ｘ　１０１Ｖ／ｃｍ”以下にす
る。この場合は、前記外部端子に直接接続されるトラン
ジスタのチャネル長を外部端子に直接接続されないトラ
ンジスタのチャネル長と同じにする。 ［００１０１

【作用］すなわち、本発明は、少なくとも１部の外部端
子に直接接続されるＭＯＳトランジスタの低濃度拡散層
の不純物濃度を、少なくとも１部の外部端子に直接接続
されないＭＯＳトランジスタの低濃度拡散層の不純物濃
度と相違させることにより、前記外部端子に直接接続さ
れるＭＯＳトランジスタの静電耐圧を向上している。こ
れは、ＭｏＳトランジスタの不純物濃度ＱＬＤＤＮ−と
そのトランジスタの静電耐圧との関係は、図１１に示す
ような特性を有しているという本発明の発明者の知見に
基ずくものである。同図から明らかなように、不純物濃
度ＱＬＤＤＮ−を従来から使用していた濃度Ｑ２から多
くしても（Ｑ、）、少なくしても（Ｑ３）コンベンショ
ナル構造に近付き、静電耐圧が向上する。この例では、
Ｑｌ　は、３×１０１９／ｃｍ３、Ｑ２は、３×１０１
８／ｃｍ３、Ｑ３は、３×１０１７／ｃｍ３である。 ［００１１］図１２は、低濃度拡散層ＬＤＤＮ　−の不
純物濃度ＱＬＤＤＮ−と基板の横方向の電界との関係を
示している。縦軸は、電界の強さ（Ｘ　１０５Ｖ／　ｃ
ｍ）を示し、横軸は、低濃度拡散層ＬＤＤＮ−高濃度拡
散層Ｎ十、ゲト等が形成されている基板表面の水平方向
の位置を示し、両拡散層の境界を０としている。図のよ
うに、不純物濃度Ｑ１、Ｑ２、Ｑ３　に応じて基板内の
ゲートに対する電界分布が変化している。とくに、電界
のピーク位置は、Ｑｌ　　とＱ３　の場合、それぞれゲ
ートエツジの０．１５μｍ内側と、０．０２μｍ外側に
現れる。そして、Ｑ２の場合は、ゲートエツジの０．０
５μｍ内側に現れる。ところで、ゲートエツジは、その
だいたい０．１５μｍ内側までバーズビークが形成され
ている。この部分は通常形状が均一でなくノツチが形成
されていることが多い。ＭｏＳトランジスタの製造工程
において、ポリシリコンゲートをパターン化した後、こ
のポリシリコンゲトに後酸化が進むと、ゲート底部のエ
ツジ部がゲート幅方向に沿って酸化される。この酸化さ
れた部分をゲト　パーズビ−りといい、ここに複数のノ
ツチが形成される。ノツチは、ポリシリコンの粒界に対
応しているものと思われる。 ［００１２］高い電圧が加わった場合にブレークダウン
が発生するのは電界の集中しているところであるので、
上記のピーク位置にブレークダウンが多く発生する。Ｑ
２の場合は、ノツチ部分であるので、他の２つの場合よ
りブレークダウン箇所が少なく、ブレークダウン時の単
位面積当たり電流量が多くなるために、低い電圧でトラ
ンジスタが破壊されてしまう。これが低濃度拡散層の不
純物濃度によって耐圧が異なる理由である。この不純物
濃度を変えることによって耐圧を上げると、基板電流の
発生などトランジスタの信頼性などが低下する事がある
が、そのような場合は、チャネル長やチャネル幅を変え
ることによって低下を防止することができる。 ［００１３］ 【実施例】以下、この発明の実施例について図面を参照
して説明する。 ［００１４］図１は、入出力端子など外部端子に直接接
続されるＮチャネルＭＯＳトランジスタ１１と、入出力
端子に直接接続されない内部トランジスタ、Ｎチャネル
ＭＯＳトランジスタ１２を示すものであり、いずれもＬ
ＤＤ構造が採用されている。各トランジスタは、高濃度
拡散層であるソース１５、ドレイン１４とこれらと連続
的に接する低濃度拡散層ＬＤＤＮ−を備えている。また
、ゲート１３の長さ、すなわち、チャネル長は、トラン
ジスタ１２がＬ２、トランジスタ１１がＬｌ　であるよ
うに、両者は異なっている。トランジスタ１１のトレイ
ン１４は、Ｉ１０端子１と直接接続されている。 ［００１５］図２乃至図６は、バイポーラ動作する保護
素子の例を示すものである。図２はＩ１０端子１にダイ
オード接続されたＰチャネルＭＯ８）ランジスタ２と、
ＮチャネルＭｏ８）ランジスタ３とが接続された入力保
護回路を示し、図３は上記トランジスタ２．３からなる
入力保護回路と、内部信号に応じて信号を入力したり、
出力するＰチャネルＭＯＳトランジスタ４、Ｎチャネル
ＭＯＳトランジスタ５からなる入出力兼用回路とを有し
ている。さらに、図４はプルダウン用のＮチャネルＭＯ
Ｓトランジスタ６を有する入力保護回路を示している。 また、図５のように、Ｉ１０端子１に直接接続される入
出力回路のみの場合もある。 ［００１６］図６は、図２に示す回路の半導体基板１０
上のパターンの模式平面図である。半導体基板１０上に
は、外部端子（Ｉ１０端子）１であるポンディングパッ
ドが形成され、この外部端子１は、ＰチャネルＭＯＳト
ランジスタ２およびＮチャネルＭＯＳトランジスタ３の
トレイン１４に接続されている。このトランジスタ３は
、図１に示す外部端子に直接接続されるＭＯＳトランジ
スタ１１を用いており、外部端子に直接接続されるＭＯ
Ｓトランジスタ２とともに入力保護回路を構成する。 この入力保護回路は、例えば、インバータ回路ＩＶのよ
うな内部の回路に、アルミニウム配線９およびポリシリ
コンからなる抵抗Ｒを介して接続される。アルミニウム
配線９は、ＰチャネルＭＯＳトランジスタ２のドレイン
１４と抵抗Ｒとを接続し、さらに、抵抗Ｒとインバータ
回路ＩＶのＭｏ８）ランジスタのゲート１３とを接続す
る。インバータ回路ＩＶのトランジスタは、例えば、６
ＭＯ８構造を有し、ＰチャネルＭＯＳトランジスタ２１
とＮチャネルＭｏＳトランジスタ２２からなるものであ
る。これらトランジスタは、内部トランジスタであり、
Ｎチャネルトランジスタ２２は、前記のＭＯＳトランジ
スタ１２を用いている。なお、この実施例ではＰチャネ
ルトランジスタは、ＬＤＤ構造を採用していない。 ［００１７］図７は、図３に示す回路の半導体基板１０
上のパターンの模式平面図である。ここでは、外部端子
に直接接続されるＭＯＳトランジスタのみを示し、例え
ば、インバータ回路などの内部の回路に用いられる内部
トランジスタの部分は省略している。外部端子１は、入
力保護回路と入出力兼用回路に直接接続される。これら
回路を構成するＰチャネルＭＯ８）ランジスタ２．４の
ドレイン１４から内部の回路、例えば、インバータ回路
までは、ポリシリコン抵抗Ｒを介し、アルミニウム配線
９によって接続される。図１に示すＮチャネルＭＯＳト
ランジスタ１１は、この図ではトランジスタ３．５に適
用されている。 ［００１８１図８は、図４に示す回路の半導体基板１０
上のパターンの模式平面図である。ここでは、外部端子
に直接接続されるＭＯＳトランジスタのみを示している
。外部端子１には、入力保護回路のほかにプルダウン用
のＮチャネルＭＯＳトランジスタ６が直接接続されてお
り、定電圧を維持している。これら回路を構成するＰチ
ャネルＭＯＳトランジスタ２のトレイン１４から内部の
回路、例えば、インバータ回路までは、ポリシリコン抵
抗Ｒを介し、アルミニウム配線９によって接続される。 図１に示すＮチャネルＭｏ３）ランジスタ１１は、この
図ではトランジスタ３．６に適用されている。 ［００１９］図５は、図９に示す回路の半導体基板１０
上のパターンの模式平面図である。ここでは、外部端子
に直接接続されるＭＯＳトランジスタのみを示している
。外部端子１には、入力保護回路はなく、入出力回路を
構成するＰチャネルＭＯＳトランジスタ４およびＮチャ
ネルＭＯＳトランジスタ５が直接接続されており、この
回路が、保護回路の役目を兼ねている。これら回路を構
成するＰチャネルＭＯ８）ランジスタ４のドレイン１４
から内部の回路、例えば、インバータ回路までは、ポリ
シリコン抵抗Ｒを介し、アルミニウム配線９によって接
続される。図１に示すＮチャネルＭｏ８）ランジスタ１
１は、この図ではトランジスタ５に適用されている。 図６〜図９において、トランジスタ２．４のソース１５
およびゲート１３は、電源ＶＤＤに接続され、トランジ
スタ３．５のソース１５およびゲート１３は、電源Ｖ　
接続される。また、トランジスタ６のソース１５は、■
　、ゲート１３はＶＤＤにそれぞれ接続されている。 ［００２０１このような回路において、ホットキャリヤ
によるＭＯＳトランジスタの特性の劣化を防止するため
、例えばＮチャネルＭＯＳ）ランジスタにＬＤＤ構造が
採用されている。 ［００２１１この実施例においては、前述したように、
これらＭＯＳトランジスタ１１．１２のＬＤＤ構造を構
成する低濃度拡散層ＬＤＤＮ　−の不純物濃度を互いに
相違させることにより、静電耐圧を向上させている。Ｍ
ＯＳトランジスタ１２の低濃度拡散層の不純物濃度の範
囲は、１０１８〜１０１９／ｃｍ”であるが、静電耐圧
を向上させるためのＭＯＳ）ランジスタ１１の低濃度拡
散層の不純物濃度は、３×１０１９〜１０２０／ｃｍ３
および３×１０１７／ｃｍ３以下である。すなわち、不
純物濃度ＱＬＤＤＮ−と静電耐圧との関係は、図１１に
示すような特性を有している。同図から明らかなように
、不純物濃度ＱＬＤＤＮ−を多くしても、少なくしても
コンベンショナル構造に近付き、静電耐圧が向上する。 この実施例では、ＭＯＳトランジスタ１１に対する低濃
度拡散層ＬＤＤＮ　−の不純物濃度を、１．２μプロセ
スの場合、Ｑｌ、３×１０１９／ｃｍ３　とし、ＭＯＳ
トランジスタ１２に対する低濃度拡散層ＬＤＤＮ−の不
純物濃度をＱ２．３×１０１８／ｃｍ３　としている。 ＭＯＳトランジスタ１１の低濃度拡散層の不純物濃度が
Ｑ２のままであると、耐圧は、５０■程度であるのに、
Ｑｌ、Ｑ３　になると耐圧は、３５０■以上に向上する
。 ［００２２］ＭＯ８）ランジスタ１１．１２の低濃度拡
散層ＬＤＤＮ　−の不純物濃度を変えるには、例えば、
まず、ＭＯＳトランジスタ１１．１２にＭＯＳ）ランジ
スタ１２のドーズ量で不純物をイオン注入する。この後
、ＭＯＳトランジスタ１１の低濃度拡散層ＬＤＤＮ　−
のみに不純物をイオン注入する。このように、ＭＯＳト
ランジスタ１１に対するドーズ量（不純物濃度）をＭＯ
Ｓトランジスタ１２より多くした場合、これらＭＯＳト
ランジスタ１１，１２のチャネル長が共にＬ２　と同一
であるとすると、図１０に示すごとく、ＭＯＳトランジ
スタ１１の基板電流Ｉ　ｓｕｂがＭＯＳトランジスタ１
２に比べて大きくなることがある。 ［００２３］したがって、図１０にＬｌで示すごとく、
不純物濃度がＱｌにおいて、ＭＯＳトランジスタ１１の
基板電流Ｉ　ｓｕｂがＭＯＳトランジスタ１２と同一と
なるように、ＭＯＳ）ランジスタ１１のチャネル長をＭ
ＯＳトランジスタ１２のチャネル長Ｌ２より長くするこ
とにより信頼性を向上することができる。ＭＯＳ）ラン
ジスタ１２のチャネル長Ｌ２が１．２μｍの場合は、Ｍ
ＯＳトランジスタ１１のチャネル長Ｌ１　は、１．９μ
ｍ以上が適当であり、最適値は１．９μｍである。Ｌ２
が１゜０μｍの場合、Ｌｌは、１．５μｍ以上が適当で
あり、最適値は１．５μｍである。Ｌ２が０．　８μｍ
の場合、Ｌｌ　は、１．２μｍ以上が適当である。しか
し、不純物濃度をＱ３　のように薄くすると、ホットキ
ャリヤによる影響は少なくなるので、低電圧回路に使用
するような場合にはチャネル長を変化させる必要はとく
にない。Ｉ１０端子など外部端子に接続されるＭＯＳ）
ランジスタのチャネル長のみ長くすることは設計上格別
支障とはならず、出力電流が低下するものの、現実には
十分なマージンをもって設計されているため、実用上支
障とならない場合が多い。 ［００２４］なお、上記実施例においては、Ｎチャネル
ＭＯＳトランジスタを対象として説明したが、Ｐチャネ
ルＭＯＳトランジスタにＬＤＤ構造を適用しても良いし
、ＬＤＤ構造に類する例えば二重拡散構造の高耐圧ＭＯ
Ｓトランジスタなどにこの発明を適用しても良い。図１
３は、二重拡散構造のＭＯＳ）ランジスタを示すもので
ある。外部端子に直接接続されるトランジスタ１１も内
部トランジスタ１２もともに高濃度領域ｎ十およびその
外側の低濃度領域ｎ−からなるドレイン１４、ソース１
５を備えている。そして、トランジスタ１１のチャネル
長は、Ｌ２、トランジスタ１２のチャネル長は、Ｌｌに
設定している。静電耐圧を上げるには、図１１に基づい
てトランジスタ１１，１２の低濃度拡散層ｎ−の不純物
濃度を互いに相違させれば良い。 ［００２５］また、Ｉ１０端子など外部端子に接続され
る全てのＭＯＳトランジスタに対してこの発明を適用す
る必要はなく、一部のＭＯＳ）ランジスタに対してのみ
適用してもよい。例えば図３に示す入出力兼用回路用Ｎ
チャネルＭＯ８）ランジスタ５の低濃度拡散層の不純物
濃度を内部トランジスタと同じにすることができる。不
純物濃度が内部トランジスタと同じなので信頼性は十分
確保されている。したがって、チャネル長は長くしない
が、耐圧向上のためにチャネル幅は適宜広くする必要が
ある。チャネル幅を広げるのは、ごく一部の外部端子に
直接接続されるＭＯＳトランジスタであるので、実用上
格別支障にはならない。 ［００２６］その他、発明の要旨を変えない範囲におい
て、種々変形可能なことは勿論である。実施例では、内
部トランジスタを構成する回路としてインバータを示し
たが、これに限定されるものではなく、ＮＯＲ，Ｉ’Ｊ
ＡＮＤ、トランスミッションゲートなど適用される回路
にとくに限定はない。また、例えば、マイクロコントロ
ーラに適用して最適である。 ［００２７］

【発明の効果】以上詳述したように、この発明によれば
、外部端子に直接接続されるＭＯＳトランジスタの低濃
度拡散層の不純物濃度を内部トランジスタの低濃度拡散
層の不純物濃度と相違させることによって、十分な静電
耐圧を得ることができると同時に、従来と同等の信頼性
を確保することが可能な半導体装置を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明の実施例を示す要部の断面図。

【図２】本発明に係る回路を示す構成図。

【図３】本発明に係る回路を示す構成図。

【図４】本発明に係る回路を示す構成図。

【図５】本発明に係る回路を示す構成図。

【図６】図２の回路を半導体基板に適用した半導体装置
の模式平面図。

【図７】図３の回路を半導体基板に適用した半導体装置
の模式平面図。

【図８】図４の回路を半導体基板に適用した半導体装置
の模式平面図。

【図９】図５の回路を半導体基板に適用した半導体装置
の模式平面図。

【図１０】チャネル長に対応した不純物濃度と基板電流
の関係を示す特性図。

【図１１】不純物濃度と静電耐圧の関係を示す特性図。

【図１２】不純物濃度と内部電界の分布の関係を示す図
。

【図１３】本発明の実施例を示す要部の断面図。

【図１４】従来の半導体装置の要部の断面図。

【符号の説明】

■　　　外部端子（■１０端子） ２　　　ＰチャネルＭＯＳトランジスタ３　　　Ｎチャ
ネルＭＯＳトランジスタ４　　　ＰチャネルＭＯ８）ラ
ンジスタ５　　　ＮチャネルＭＯＳトランジスタ６　　
　プルダウン用ＮチャネルＭＯＳトランジスタ７　　　
外部端子に直接接続されるトランジスタ８　　　内部ト
ランジスタ ９　　　アルミニウム配線 １０　　半導体基板 １１　　外部端子に直接接続されるトランジスタ１２　
　内部トランジスタ １３　　ゲート １４　　ドレイン １５　　ソース ２１　　内部トランジスタ（ＰチャネルＭＯＳトランジ
スタ） ２２　　内部トランジスタ（ＮチャネルＭＯＳトランジ
スタ）

【図１】

【図２】

【図３】

【図５】

【図４】

【図６】

【図１０】

【図７】

【図８】

【図９】

【図１１】

【図１２】

【図１４】 （７２）発明者 斉藤 智隆

Claims (14)

【特許請求の範囲】
1. 【請求項１】　半導体基板と、前記半導体基板に形成さ
   れた外部端子と、前記半導体基板に形成された低濃度拡
   散層及びこの低濃度拡散層に連続して接する高濃度拡散
   層を有し、この高濃度拡散層が前記外部端子に直接接続
   される絶縁ゲート型電界効果トランジスタと、前記半導
   体基板に形成され、低濃度拡散層及びこの低濃度拡散層
   に連続して接する高濃度拡散層を有し、この高濃度拡散
   層が前記外部端子に直接接続されない絶縁ゲート型電界
   効果トランジスタとを具備し、少なくとも一部の前記外
   部端子に直接接続される絶縁ゲート型電界効果トランジ
   スタの前記低濃度拡散層の不純物濃度が、少なくとも一
   部の前記外部端子に直接接続されない絶縁ゲート型電界
   効果トランジスタの前記低濃度拡散層の不純物濃度とは
   相違していることを特徴とする半導体装置。
2. 【請求項２】　全部の前記外部端子に直接接続される絶
   縁ゲート型電界効果トランジスタの前記低濃度拡散層の
   不純物濃度が、全部の前記外部端子に直接接続されない
   絶縁ゲート型電界効果トランジスタの前記低濃度拡散層
   の不純物濃度とは相違していることを特徴とする請求項
   １に記載の半導体装置。
3. 【請求項３】　少なくとも一部の前記外部端子に直接接
   続される絶縁ゲート型電界効果トランジスタの前記低濃
   度拡散層の不純物濃度が、全部の前記外部端子に直接接
   続されない絶縁ゲート型電界効果トランジスタの前記低
   濃度拡散層の不純物濃度と相違していることを特徴とす
   る請求項１に記載の半導体装置。
4. 【請求項４】　前記低濃度拡散層は、ＬＤＤ構造もしく
   は二重拡散構造の拡散層でもあることを特徴とする請求
   項１ないし３に記載の半導体装置。
5. 【請求項５】　前記外部端子に直接接続されるトランジ
   スタの前記低濃度拡散層の不純物濃度を、前記外部端子
   に直接接続されないトランジスタの前記低濃度拡散層の
   不純物濃度より濃くしたことを特徴とする請求項１ない
   し３に記載の半導体装置。
6. 【請求項６】　前記外部端子に直接接続されるトランジ
   スタの前記低濃度拡散層の不純物濃度を、前記外部端子
   に直接接続されないトランジスタの前記低濃度拡散層の
   不純物濃度より薄くしたことを特徴とする請求項１ない
   し３に記載の半導体装置。
7. 【請求項７】　前記外部端子に直接接続されるトランジ
   スタのチャネル長を、外部端子に直接接続されないトラ
   ンジスタのチャネル長より長くしたことを特徴とする請
   求項５に記載の半導体装置。
8. 【請求項８】　前記外部端子に直接接続されるトランジ
   スタのチャネル長を外部端子に直接接続されないトラン
   ジスタのチャネル長と同じにしたことを特徴とする請求
   項６に記載の半導体装置。
9. 【請求項９】前記外部端子に直接接続されないトランジ
   スタの前記低濃度拡散層の不純物濃度が、１０１８〜１
   ０１９／ｃｍ３である場合において、前記外部端子に直
   接接続されるトランジスタの低濃度拡散層の不純物濃度
   は、３×１０１９〜３×１０２０／ｃｍ３であることを
   特徴とする請求項５に記載の半導体装置。
10. 【請求項１０】　　前記高濃度拡散層が外部端子に直接
    接続されないトランジスタの前記低濃度拡散層の不純物
    濃度が、１０１８〜１０１９／ｃｍ３である場合におい
    て、前記高濃度拡散層が外部端子に直接接続されるトラ
    ンジスタの低濃度拡散層の不純物濃度は、３×１０１７
    ／Ｃｍ３以下であることを特徴とする請求項６に記載の
    半導体装置。
11. 【請求項１１】　　前記外部端子に直接接続されないト
    ランジスタのチャネル長が、１．２μｍである場合にお
    いて、前記外部端子に直接接続されるトランジスタのチ
    ャネル長は、１．９μｍ以上であることを特徴とする請
    求項７に記載の半導体装置。
12. 【請求項１２】　　前記外部端子に直接接続されないト
    ランジスタのチャネル長が、１．０μｍである場合にお
    いて、前記外部端子に直接接続されるトランジスタのチ
    ャネル長は、１．５μｍ以上であることを特徴とする請
    求項７に記載の半導体装置。
13. 【請求項１３】　　前記外部端子に直接接続されないト
    ランジスタのチャネル長が、０．８μｍである場合にお
    いて、前記外部端子に直接接続されるトランジスタのチ
    ャネル長は、１．２μｍ以上であることを特徴とする請
    求項７に記載の半導体装置。
14. 【請求項１４】　　前記外部端子に直接接続されるトラ
    ンジスタは、外部端子とはドレインで接続された１対の
    ＮチャネルおよびＰチャネル絶縁ゲート型電界効果トラ
    ンジスタからなる入力保護回路を構成し、前記外部端子
    に直接接続されないトランジスタは、前記入力保護回路
    とは抵抗を介してゲートで接続された１対のＮチャネル
    およびＰチャネル絶縁ゲート型電界効果トランジスタか
    らなるインバータ回路を構成し、前記入力保護回路のＮ
    チャネル絶縁ゲート型電界効果トランジスタの低濃度拡
    散層の不純物濃度を３×１０１９／Ｃｍ３、チャネル長
    を１．９μｍであり、前記インバータ回路のＮチャネル
    絶縁ゲート型電界効果トランジスタの低濃度拡散層の不
    純物濃度を３×１０１８／Ｃｍ３、チャネル長を１．２
    μｍとしたことを特徴とする請求項５に記載の半導体装
    置。