JPH04199331A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＣｌ５Ｃ（コンプレックス・インストラクショ
ン・セット・コンピュータ）型マイクロコンピュータと
同様な高機能命令をサポートするマイクロコンピュータ
、ことにその中央処理装置のアーキテクチャに関する。

〔従来の技術〕

比較的簡単な命令セットを持ったＲＩＳＣ（リデュース
ト・インストラクション・セット・コンピュータ）型の
マイクロコンピュータに対してＣｌ５Ｃ型マイクロコン
ピユータは、複雑な命令セントを持ち、アドレシングモ
ードも複数備えて高機能化が図られている。これ故、多
くの命令はマイクロ命令形式で実行されるようになって
いた。

１９８９年６月２６日に発行の日経エレクトロニクス（
４７６号）第１１７頁から１３０頁記載のマイクロプロ
セッサ１４８６においては、１クロツクで実行可能な一
部の命令を、ワイヤード・ロジックも使って高速に実行
可能になっており、例えば、命令デコードユニットは、
１クロツク命令に対応するマイクロ命令のほとんどを生
成し、マイクロコードＲＯＭを使わず直接マイクロ命令
を生成して、これを制御ユニットに送ることができるよ
うになっている。

〔発明が解決しようとする課題〕

本発明者は前記従来技術を検討したところ、■クロック
命令の為の［命令デコーダ→制御ユニツ１−→実行ユニ
ット」の制御パスと、その他の高機能命令のための「マ
イクロコートＲＯＭ→制御ユニッ１へ→実行ユニット」
の制御パスが必要になる。

このため、ハードウェア構成並びに制御が複雑になると
共に、チップサイズも大型化するという問題点が明らか
にされた。

本発明の目的は、比較的簡単な構成によって高機能命令
もサポートすることができるマイクロコンピュータを提
供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細
書の記述並びに添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、マクロ命令セットに含まれる所定命令として
のエミュレーション対象命令を、別のマクロ命令として
のエミュレーション命令列でエミニレ−ジョンするマイ
クロコンピュータを構成スるとき、前記エミュレーショ
ン命令の空間を、その他のマクロ命令（非エミュレーシ
ョン命令）空間とは別に設け、フェッチした命令がエミ
ュレーション対象命令か否かに応じてその命令空間を切
り替え制御するように構成するものである。

命令空間を切り替えてノーマルモード（非エミュレーシ
ョン命令の空間でデータ処理を行う動作モード）からエ
ミュレーションモード（エミュレーション命令の空間で
データ処理を行う動作モード）に移行し、再びノーマル
モードに戻るときの処理を簡単にするには、命令空間を
元に戻すためのリターン命令をエミュレーション命令列
に含めるようにするとよい。

命令空間を切り替えてノーマルモードからエミュレーシ
ョンモードに移行した後で再びノーマルモードに戻った
ときの処理の継続性を保証するとき、プログラムカウン
タなどの状態保存に余計な時間を費やさないようにする
には、プログラムカウンタ及びコンデイションコートレ
ジスタなどを、エミュレーション命令用とその他のマク
ロ命令用とで、それぞれ別々に設け、前記命令空間の切
り替えに同期してそれらレジスタも切り替えるようにす
ればよい。

同しく、状態保存などに手間をかけずに処理の継続性を
保証し、さらにはエミュレーションによる高機能処理に
必要なレジスタや作業領域を大きくする必要がある場合
には、エミュレーション命令の実行にのみ利用可能なテ
ンポラリレジスタを、エミュレーション命令実行用のリ
ソースとして追加利用可能にしたり、データメモリ空間
もエミュレーション命令実行用とその他のマクロ命令実
行用とで夫々別々にすることが望ましい。

エミュレーション命令を実行するための演算処理に、こ
れに対応するエミュレーション対象命令のオペレーショ
ンコードやイミイディエイト値を利用可能にするには、
フェッチされたエミュレーション対象命令の転送を受け
てこれを保持すると共に、これが保持するエミュレーシ
ョン対象命令の全部または一部を演算部に転送可能なエ
ミュレーションインストラクションレジスタを設けてお
くとよい。

エミュレーション対象命令に対応するエミュレーション
命令列の先頭番地を簡単に得るには、エミュレーション
対象命令におけるオペレーションコートの全部又は一部
を当該番地に反映させるとよい。

命令フェッチ、命令デコード、命令実行など複数段のパ
イプライン処理で命令を実行するとき、命令デコートサ
イクルでエミュレーション対象命令を検出したとき、こ
れに並行する命令フェッチサイクルで既にフェッチされ
た次命令を捨てなくても済むようにするには、当該次命
令を保存する為のインストラクション待避レジスタを設
けておくことが望ましい。

〔作　用〕

上記した手段によれば、Ｃｌ５Ｃ型マイクロコンピユー
タなどの既存の命令セットにおける未定義命令コードを
流用して、これにエミュレーション対象命令のコードを
割当て、当該エミュレーション対象命令を前記既存の命
令セットなどに含まれる命令列でエミュレーション可能
なように、当該命令列をエミュレーション命令空間に配
置する。

したがって、ノーマルモートで実行される命令とエミュ
レーションモートで実行されるエミュレーション命令は
共通の命令デコーダで解読可能になり、エミュレーショ
ン対象命令のような高機能命令のためにそれ専用のマイ
クロ・コーＦ　ＲＯＭを特別に設けなくても済む。

〔実施例〕

（マイクロコンピュータ・チップ） 第１図には本発明の一実施例に係るマイクロコンピュー
タ１が示される。

この、マイクロコンピュータ１は、特に制限されないが
、命令フェッチ、命令デコートによる制御　・信号生成
、並びにその他各種制御を行う制御部２、演算部３、動
作プログラムを保有するＲＯＭ４、作業領域若しくはデ
ータの一時記憶領域とされるＲＡＭ５、周辺モジュール
６を含み、それらは、公知の半導体集積回路製造技術に
より　　リコンのような１個の半導体基板に形成されて
いる。このマイクロコンピュータ１は、命令用バスとオ
ペランド用バスが分離された所謂バーバードアーキテク
チャを有し１例えば命令データバスＩＭＤＩＮと、命令
アドレスバスＩＭＡＯＵＴが、制御部２、演算部３．及
びＲＯＭ４に接続され、また、オペランドアドレス出力
バスＤＭＡ０ＵＴ、オペランドデータ入カバスＤＭＤＩ
Ｎ、及びオペランドデータ出力バスＤＭＤＯＵＴが、演
算部３とＲＡＭ５に続される。尚、７はメモリアクセス
制御信号の外部出力回路、８はアドレス信号の外部出力
回路、９はデータの外部入出力回路、１ｏは周辺モジュ
ール６と接続される外部入出力回路である。

本実施例のマイクロコンピュータ１は、単純な命令をハ
ードワイヤード論理で実現すると共に、複雑な高機能命
令はこれら単純な命令を組み合わせてエミュレーション
で実現するものであり、当該マイクロコンピュータ１が
処理する命令は、エミュレーション弁封ｉとされるネイ
ティブ命令、エミュレーション対象命令、未定義命令、
そしてエミュレーション対象命令をエミュレーションで
実現するためのエミュレーション命令に区別される。例
えば、本実施例のマイクロコンピュータ１のアーキテク
チャと共通性のあるＣｌ５Ｃ型マイクロコンピユータの
既存の命令セットと比較スルと、それにおけるネイティ
ブ命令は相互に共通され、当該命令セットにおける未定
義命令コードを流用してこれにエミュレーション対象命
令のコートが割当てられ、また、エミュレーション命令
には前記ネイティブ命令などが利用される。

前記ＲＯＭ４はエミュレーションＲＯＭ　４．０とユー
ザＲＯＭ４　］に空空間側され、エミュレーションＲＯ
Ｍ４０はエミュレーション命令によって構成された動作
プログラムの格納領域とされ、ユーザＲＯＭ４１はネイ
ティブ命令並びにエミュレーション対象命令によって構
成された動作プログラムの格納領域とされる。エミュレ
ーションＲＯＭ４．０とユーザＲＯＭ４１の命令空間の
切り替えは制御部２から出力される制御信号φ■によっ
て制御され、制御部２がフェッチした命令のデコード動
作で当該命令がエミュレーション対象命令であることを
検出すると、所定のタイミングを以て命令空間をユーザ
ＲＯＭ４．１からエミュレーションＲ，０Ｍ４０に切り
替える。

前記ＲＡＭ５はエミュレーションＲＡＭ５０とユーザＲ
ＡＭ５１に空間分割され、エミュレーションＲＡＭ５０
はエミュレーション命令の実行に専用化される作業領域
などとされ、ユーザＲＡＭ５１はネイティブ命令並びに
エミュレーション対象命令の実行に利用される作業領域
などとされる。

エミュレーションＲＡＭ５０とユーザＲＡＭ５１の空間
の切り替えは、制御部２から出力される制御信号φＤに
よって制御され、制御部２がフェッチした命令のデコー
ド動作で当該命令がエミュレーション対象命令であるこ
とを検出すると、所定のタイミングを以てその空間をユ
ーザＲＡＭ５１からエミュレーションＲＡＭ５０に切り
替える。

（中央処理装置） 第２図には前記制御部２及び演算部３の詳細な一例が示
される。

同図においてＩＲＱからＩＲ５はインストラクションレ
ジスタであり、命令を多段パイプラインで実行するとき
、その動作サイクルに従って命令を順次後段にシフトし
て伝達していく。Ｄ　Ｅ　ＣＦ。

ＤＥＣＡ、ＤＥＣＤ、ＤＥＣＭは、それぞれ対応するイ
ンストラクションレジスタなどから供給される命令など
を解読して制御信号を生成するための命令デコーダであ
り、命令デコーダＤＥＣＦは命令の全フィールドをフル
デコードして、命令の種別を判定したり、判定された種
別に応じた基本的な操作のための制御信号を生成する。

命令デコーダＤＥＣＡは算術論理演算や算術演算などの
ための演算制御信号やデータ転送のための制御信号を生
成する。命令デコーダＤＥＣＤはメモリ（ＲＡＭ）アク
セスのための制御信号を生成する。命令デコーダＤＥＣ
Ｍは乗算のための制御信号を生成する。制御回路Ｃ０Ｎ
Ｔは、パイプライン制御、例外処理の制御、スコアボー
ド制御、並びにレジスタの選択制御等を行う。タグレジ
スタＴＡＧ　１からＴＡＧ５には命令デコーダＤＥＣＦ
でフルデコードされて得られた所定の情報が保持され、
命令デコーダＤＥＣＡ、ＤＥＣＤ、ＤＥＣＭに供給され
る。例えばエミュレーション対象命令であるか否かとい
った命令の種別に関する情報やメモリアクセスが必要か
否か１乗算処理をするか否かといった情報を保持する。

前記空間切り替えのための制御信号φ■は命令デコーダ
ＤＥＣＦ及びラッチＬＡＴＩを介して出力される。命令
デコーダＤＥＣＦは、これに供給される命令のオペレー
ションコードがエミュレーション対象命令であることを
検出すると、制御信号φ■のレベルを反転して、ＲＯＭ
４の命令空間をエミュレーションＲＯＭ４．０に切り替
える。また、制御信号φＤは命令デコーダＤＥＣＤ及び
ラッチＬＡＴＤを介して出力される。命令デコーダＤＥ
ＣＤは、これに供給される命令のオペレーションコード
又はタグレジスタＴＡＧ２から供給される情報からエミ
ュレーション対象命令であることを検出すると、制御信
号φＤのレベルを反転して、ＲＡＭ５の空間をエミュレ
ーションＲＡＭ　５０に切り替える。

ＲＯＭ４やＲＡＭ５をエミュレーション空間からノーマ
ル空間に戻すのは、特に制限されないが、エミュレーシ
ョン命令列に含まれるＲＴＥ（リターン）命令を命令デ
コーダＤＥＣＦが検出することにより制御信号φＩを反
転させ、並びに、Ｒ，ＴＥ命令のデコード結果をタグレ
ジスタＴ　Ａ　Ｇ　２を介してデコーダＤＥＣＤが検出
することにより制御信号φＤを反転させて、実現する。

エミュレーション対象命令に対応するエミュレーション
命令列の先頭番地は、エミュレーション対象命令におけ
るオペレーションコートの全部又は一部を利用して命令
デコーダＤＥＣＦなどで生成する。

インストラクションレジスタＩＲＱにフェッチされた命
令のイミディエイ１〜値は符号拡張並びにデコード論理
ＤＥＣ８を通してイミデイエイ１〜レジスタＩＭＭに供
給され、算術演算器ＡＴＪなどによる演算に供される。

ＥＩＲは、インストラクションレジスタＩＲＱからエミ
ュレーション対象命令の転送を受けてこれを保持するエ
ミュレーションインストラクションレジスタであり、こ
れが保持するエミュレーション対象命令の全部または一
部を演算部に転送可能とする。

ＩＲＢはインストラクション待避レジスタであり、命令
フェッチ、命令デコード、命令実行など複数段のパイプ
ライン処理で命令を実行するとき、命令デコーダＤＥＣ
Ｆによる命令テコ−１〜サイクルでエミュレーション対
象命令を検出したとき、これに並行する命令フェッチサ
イクルで既にインス１ラグジョンレジスタＩＲＱにフェ
ッチされた次命令を捨てなくても済むように保存するた
めのバックアップ用のインストラクションレジスタであ
る。このインストラクション待避レジスタＩＲＢにバッ
クアップされた命令は、所定のエミュレーション命令列
の実行が終了した段階で再びインストラクションレジス
タＩＲＱに転送される。

フェッチすべき次命令番地を保有するプログラムカウン
タは、特に制限されないが、４段構成にされ、且つエミ
ュレーションＲＯＭ４０が保有するエミュレーション命
令用のプログラムカウンタＰＣＥＭＯ，ＰＣＥＭＩ、Ｐ
ＣＥＭ２．ＰＣＥＭ３と、ユーザＲＯＭ４１が保有する
ネイティブ命令並びにエミュレーション対象命令用のプ
ログラムカウンタＰＣＯ，ＰＣＩ、ＰＣ２，Ｐｃ３とに
、夫々個別化されている。プログラムカウンタが直列４
段構成にされるのは、パイプライン処理との関係で過去
にフェッチした命令のアＩ−レスを保持しておいて１例
外処理が発生した場合にそれを利用可能にするためであ
る。ｐｃｐｃは、条件分岐のための分岐先アドレスを予
め保持して１分岐処理を速やかに行うことができるよう
にするためのものである。また、ＥＸＡＲは例外処理の
為の命令アドレスを保有するレジスタである。

コンデイションニー１〜レジスタもエミュレーション命
令用のレジスタＣＣＲＥ　Ｍと、ネイティブ命令並びに
エミュレーション対象命令用のレジスタＣＣＲに分離さ
れ、プログラムカウンタと同様に、ノーマルモートとエ
ミュレーションモードとで切り替え選択される。

汎用レジスタはＲＯからＲ７とされるが、さらにエミュ
レーション命令専用に、エミユレーション用テンポラリ
レジスタＴ１からＴ３を有する。

尚、ＬＡＴＣＨは算術演算器ＡＵのラッチ回路、ＳＰは
スタックポインタレジスタ、ＦＰはプロシジャコールに
際して自動変数を取得したりするためのベースアドレス
を保持するフレームポインタ、Ａは算術論理演算器ＡＬ
Ｕの一方の入力レジスタ、Ｂは算術論理演算器ＡＬＵの
他方の入力レジスタ、Ｃ１及びＣ２は算術論理演算器Ａ
ＬＵの出力値保有レジスタ、ＭＡＲはバスエラー処理に
利用するためのアドレスレジスタ、ＭＤＲＩ　Ｎは前記
オペランドデータ入力バスＤＭＤ　Ｉ　Ｎから供給され
るデータを一時的に保持するデータレジスタ、ＭＤＲ，
ＯＵ　Ｔはオペランドデータ出力バスＤＭＤＯＵＴに出
力すべきデータを一時的に保持するデータレジスタ、Ｍ
ＵＬＴは乗算器、ＭＵＬＩ及びＭＵＬ２は乗算器ＭＵＬ
Ｔの入力レジスタである。

（命令フォーマット） 第３図には命令フォーマットの基本形態が示される。同
図においてＸは命令の種類に応じたオペレーションコー
トが記述される。Ｒｓにはソースレジスタを指定するた
めのコードが記述され、Ｒｄにはディスティネーション
レジスタを指定するためのコードが記述される。１．　
ｍ　ｍはイミデイエイト値が記述され、ブランチフォー
マットのＣＣは分岐の条件とされるコンデイションコー
トを意味する。

第４図には［２レジスタフオーマツト」の命令セラ１〜
に含まれる命令の一例として、ｒＭＯＶ。

Ｌ」、ｒＬＯＡＤ、ＬＪ、ｒｓＴＯＲＥ、ＬＪ、ｒＭＯ
，Ｖ、ＢＪ、ｒＢＲＡ３２Ｊ、ｒＲＴＥ」、ｒＡＤＤＬ
　Ｉ　ＳＴ、ＬＪ　が示される。これに示される命令の
内、ＡＤＤＬＩＳＴ、Ｌ命令はエミュレーション対象命
令の一つとされる。ＲＴＥ命令はエミュレーションモー
ドからノーマルモードに戻るための命令である。

第５図には［ルジスタ及び４ピツトイミゾイエイトフオ
ーマツト」命令の一例としてｒ　Ｓ　ＨＬＡ、ＬＪ　が
示される。

第６図には「ルジスタ及び８ピットイミゾイエイトフォ
ーマット」命令の一例としてｒＤｃ。

ＮＶＪが示される。この命令ｒＤｃＯＮＶＪはエミュレ
ーション対象命令の一つとされる。

くレジスタ指定） 前記各種命令フォーマットにおけるレジスタ指定フィー
ルドＲｓ、Ｒｄは夫々４ビツトとされ、ノーマルモード
時におけるソースレジスタ指定フィールドＲｓやデイ′
ステイネージョンレジスタ指定フィールドＲｄの値と、
それによって指定されるレジスタとの関係は以下に示さ
れる。

指定フィールド値　　　　指定レジスタ００００　　→
　　　　ＲＯ ０００１→　　　　Ｒ１ ００１０→　　　　Ｒ２ ００１１→　　　　Ｒ３ ０１００→　　　　Ｒ４ ０１０１→　　　　Ｒ５ ０１，１０−）　　　　　　　Ｒ６ ０１１１→　　　　　　Ｒ７ １０００〜１１１１　→不当 ノーマルモートにおいてレジスタ指定フィールＦＲｓ、
Ｒｄに１０００−１１．１１の値が記述されている場合
には不当命令例外処理が行われる。

マイクロコンピュータ１がエミュレーションモートにあ
るときはレジスタ指定フィールドＲｓ。

Ｒｄの値は、ｏｏｏｏ〜０１１１まではノーマルモート
と同様であるが、１０００〜１１１１までに対しては次
に示す態様でレジスタを指定する新たな意義を有する。

下記指定態様は実質的にエミュレーション命令において
有効とされる。

指定フィールド値　　　　指定レジスタ１０００　　→
　　　　Ｔ１ １００１　　　→　　　　Ｔ２ １０１０　　→　　　　Ｔ３ １０１１　　→　　　　ＥＩＲ １１００−＋　　　　　Ｒ５ １１０１→　　　　Ｒｄ １１１０　　→　　　　未使用 １１１１　　→　　　　未使用 上記レジスタ指定態様において、１０００〜１０１１の
値の指定は、テンポラリレジスタＴ１、テンポラリレジ
スタＴ２、テンポラリレジスタＴ３、又はエミュレーシ
ョンインストラクションレジスタＥＩＲの指定とされる
。即ち、斯るレジスタＴｌ、Ｔ２．Ｔ３．ＥＩＲは、エ
ミュレーション命令を実行するときの専用リソースとし
て追加利用可能にされる。

また、上記レジスタ指定態様において、１１００−＋　
Ｒｓは、エミュレーション命令のレジスタ指定フィール
ドＲｓの値が１１００であるなら、当該命令に対応する
エミュレーション対象命令のレジスタ指定フィールドＲ
ｓに指定されているレジスタを指定するという意味を持
つ。同様に、１１０１→Ｒｄは、エミュレーション命令
のレジスタ指定フィールドＲｄの値が１１０１であるな
ら、当該命令に対応するエミュレーション対象命令のレ
ジスタ指定フィールドＲｄに指定されているレジスタを
指定するという意味を持つ。このようなレジスタ指定方
式を採用することにより、エミュレーション対象命令が
指定したレジスタを、エミュレーション命令でアクセス
することが可能になる。

（ＡＤＤＬ　Ｉ　ＳＴ、Ｌ命令） 欣に、エミュレーション対象命令の一例としてＡＤＤＬ
ＩＳＴ、Ｌ命令について説明する。

このＡＤＤＬＩＳＴ、Ｌ命令は、第４図に示されるよう
なフォーマットを有し、第７図に示されるように、当該
命令のレジスタ指定フィールドＩくｄが指しているリス
ト構造に対して、レジスタ指定フィールドＲｓが指して
いるエン１へりを追加する処理を行う。

当該命令はエミュレーション対象命令であって、以下に
示すＥＯ〜Ｅ４の５個のエミュレーション命令によって
実現される。

ＥＯ；　ＬＯＡＤ、Ｌ　　　＠Ｒｓ、ＴＩＥｌ　；　５
ＴＯＲＥ、Ｌ　　Ｒｄ、＠ＲｓＥ２　；ＭＯＶ、Ｌ　　
　　Ｒｓ、ＲｄＥ３　；　ＬＯＡＤ、Ｌ　　　　Ｔｌ、
ＲｓＥ４；ＲＴＥ 第８図には、前記エミュレーションルーチンを構成する
エミュレーション命令フォーマットの具体例が示されて
いる。

このエミュレーションルーチンは、ＡＤＤＬＩＳＴ、Ｌ
命令のレジスタ指定フィールドＲｓによって指・定され
ているレジスタが保有する番地のデータをテンポラリレ
ジスタＴ１にロードして保存しくＥＯ）、ＡＤＤＬＩＳ
Ｔ、Ｌ命令のレジスタ指定フィールドＲｄによって指定
されているレジスタの値を当該ＡＤＤＬＩＳＴ、Ｌ命令
のレジスタ指定フィールドＲ，ｓによって指定されてい
るレジスタが保有する番地に格納しくＥｌ）、ＡＤＤＬ
ＩＳＴ、Ｌ命令のレジスタ指定フィールドＲｓによって
指定されているレジスタが保有する番地のデータを、当
該ＡＤＤＬＩＳＴ、Ｌ命令のレジスタ指定フィールドＲ
ｄによって指定されているレジスタが保有する番地に転
送しくＥ２）、テンポラリレジスタＴ１の値を、ＡＤＤ
ＬＩＳＴ、Ｌ命令のレジスタ指定フィールドＲｓによっ
て指定されているレジスタに格納しくＥ３）、最後にノ
ーマルモードへのリターン処理を行う〔Ｅ４〕。

前記エミュレーションルーチンを構成するエミュレーシ
ョン命令ＥＯ−Ｅ４は、エミュレーション命令空間即ち
エミュレーションＲＯＭ４０に格納され、エミュレーシ
ョン命令空間中のベクタテーブルのベースアドレス（エ
ミュレーション・ベクタ・ベース・アドレス）ＥＶＢＡ
に、ＡＤＤＬＩＳＴ、Ｌ命令のオペレーションコードに
対応して命令デコーダＤＥＣＦから出力されるエントリ
番地を加算したアドレス、例えばＥＶＢＡ＋６４（デシ
マル）番地を先頭に配置される。

第９図にはＡＤＤＬＩＳＴ、Ｌ命令とこれに対応するエ
ミュレーション命令の実行フローの一例が示される。ユ
ーザＲＯＭ４１の命令空間から命令をフェッチして処理
を行うノーマルモートの途中でＡＤＤＬＴＳＴ、Ｌ命令
が検出されると、エミュレーションＲＯＭ４０の命令空
間で命令をフェッチして処理を進めるエミュレーション
モードに切り替えられる。このモード切り替えにより、
ＡＤＤＬＩＳＴ、Ｌ命令は、そのオペレーションコード
のデコード結果とエミュレーション・ベクタ・ベース・
アドレスＥＶＢＡとによって決定される番地から始まる
エミュレーション命令ＥＯ〜Ｅ４によって実現され、再
び、ノーマルモードに戻されて、ＡＤＤＬＩＳＴ、Ｌ命
令に続く命令をユーザＲＯＭ４１の空間で実行していく
。

第１０図には前記ＡＤＤＬＩＳＴ、Ｌ命令をエミュレー
ションによって実現するときの５段パイプライン動作フ
ローの一例が示される。

ここで先ず、５段パイプラインは、命令フェッチ（ＩＦ
）、命令デコート（ＩＤ）、命令実行（ＥＸ）、データ
メモリアクセス（ＭＥＭ）、命令実行結果の書き込み（
ＷＢ）の各処理サイクルを、１命令毎に１サイクルづつ
ずらしながら行うものとする。例えば命令Ｎ２の処理内
容に代表されるように、ネイティブ命令において命令フ
ェッチサイクルでは、プログラムカウンタＰＣＯの値に
従ってユーザＲＯＭ４１をアクセスして命令をフェッチ
する。命令デコードサイクルでは、フェッチした命令を
デコーダＤＥＣＦで解読して制御信号を生成すると共に
、プログラムカウンタＰＣＯの値をインクリメントする
。命令実行サイクルでは、算術論理演算器ＡＬＵなどの
オペレーションによって演算が行われる。データメモリ
アクセスサイクルではユーザＲＡＭ５１のアクセスが行
われる。このネイティブ命令の実行に際してアクセスさ
れるＲＡＭ５やＲＯＭ４の空間は制御信号φ■、φＤに
よりノーマル空間（ユーザＲＯＭ４１、ユーザＲＡＭ５
１が配置された夫々の空間）が選択されている。命令実
行結果の書き込みサイクルでは、その結果が所定のレジ
スタなどに格納される。

ネイティブ命令Ｎ３の命令デコートサイクルＴ３でＡＤ
ＤＬＩＳＴ、Ｌ命令が命令デコーダＤＥＣＦで検出され
ると、当該命令デコードサイクルＴ３において、制御信
号φ■を反転して命令空間をユーザＲＯＭ４．１からエ
ミュレーションＲＯＭ４０に切り替え制御すると共に、
インストラクションレジスタＩＲＱにフェッチされてい
る当該命令のオペレーションコードにおける第０番ビッ
トから第３番ビットにて特定される値を１６倍して得ら
れるような値に、エミュレーション・ベクタ・ベース・
アドレスＥＶＢＡを加算して、エミュレーション命令Ｅ
Ｏの番地を取得し、これをエミュレーションのためのプ
ログラムカウンタＰＣＥＭＯに格納する。そして、プロ
グラムカウンタＰＣＯ〜ＰＣ３を、エミユレーション用
のプログラムカウンタＰ　ＣＥ　Ｍ　Ｏ−Ｐ　ＣＥ　Ｍ
、　３に切り替え制御してそれを機能させる。更に、Ａ
ＤＤＬ　Ｉ　ＳＴ。

Ｌ命令のデコードサイクルＴ３に並行してフェッチされ
る次命令Ｎ４に対してそのデコードサイクル以降をサプ
レス若しくはキャンセルする制御を行う。

ＡＤＤＬＩＳＴ、Ｌ命令のサイクルＴ４ではコンデイシ
ョンコートレジスタをＣＣＲからエミュレーション専用
のＣＣＲＥＭに切り替える。さらにインストラクション
レジスタＩＲＱが保有する命令Ｎ４をインストラクショ
ンレジスタＩＲＢに保存して、エミュレーション終了直
後に利用可能にする。

ＡＤＤＬＩＳＴ、Ｌ命令のサイクルＴ５では。

制御信号φＤを反転しで、データメモリ空間をユーザＲ
ＡＭ５１からエミュレーションＲＡＭ５０に切り替える
。このデータ空間の切り替えタイミングは、パイプライ
ン処理におけるデータメモリアクセス（ＭＥＭ）に割り
当てられたタイミングに同期して行われるから、ＡＤＤ
ＬＩＳＴ、Ｌ命令以前の命令におけるＲＡＭ５アクセス
は必ずノーマル空間で行われる。

サイクルＴ４からＴ７においては、エミュレーション命
令ＥＯ−Ｅ３がプログラムカウンタＰ　ＣＥＭＯの値に
従って順次エミュレーションＲＯＭ４０からインストラ
クションレジスタＩＲＱにフェッチされて、実行される
。このときのデータメモリアクセスは、既に空間切り替
えされたエミュレーションＲＡＭ５０に対し、で行われ
る。

サイクルＴ８でフェッチされたエミュレーション命令Ｅ
４がサイクルＴ９でデコードされて、ＲＴＥ命令である
ことが判定されると、命令空間をエミュレーションＲＯ
Ｍ４．０からユーザＲＯＭ４１に切り替えると共に、プ
ログラムカウンタをＰＣＥＭからＰＣに切り替える。、
更に、前記インストラクションレジスタＩＲＢに待避さ
れていた命令Ｎ４をインストラクションレジスタＩＲＱ
に転送する。したがって、同サイクルＴ９においてＲＯ
Ｍ４からフェッチされた命令は実質的に無効とされ、前
記サイクルＴ４からＴ７でサプレスされた命令Ｎ４が、
その直後に実行可能にされる。

そして、それ以降ノーマル空間で命令フェッチが行われ
る。

前記ＲＴＥ命令のサイクルＴｌｌではＲＡ　Ｍ　５はエ
ミュレーションＲＡＭ、５０からユーザＲＡＭ５１に切
り替えられ、それ以降に続く命令のデータメモリアクセ
スはノーマル空間で行われる。

（ＤＣＯＮＶ命令） 次に別のエミュレーション対象命令としてＤＣＯＮＶ命
令を説明する。

第１１図には当該ＤＣＯＮＶ命令の詳細な命令フォーマ
ットが示される。この命令は、レジスタ指定フィールド
Ｒｓで指定されるレジスタの内容を、コンバートタイプ
指定フィールドＴＢ、ＴＡの内容に応じて変換し、その
結果を再び元のレジスタに戻す処理を行うものである。

コンバートタイプ指定フィールドＴＢ（１’ｙｐｅ　　
Ｂｅｆｏｒｅ）は当該命令実行前のデータタイプを示し
、コンバートタイプ指定フィールドＴＡ（ＴｙｐｅＡｆ
ｔｅｒ）は当該命令実行後のデータタイプを示す。

前記コンバートタイプ指定フィールドの値とデータタイ
プとの関係は以下のようになっている。

ｏｏｏｏ　；符号付きバイト整数 （下８桁有効） ０００１；符号付きワード整数 （下１６桁有効） ００１０；符号付きロングワード整数 （３２桁全ビット有効） ００１１；符号付きエクステント整数 （次しジスタ結合、６４桁有効） ０１００；符号無しバイト整数 （下８桁有効） ０１０１　；符号無しワード整数 （下１６桁有効） ０　］、　１０　；符号無しロングワード整数（３２桁
全ビット有効） ０１１１；符号付きエクステント整数 （次しジスタ結合、６４桁有効） １０００；ＩＥＥＥ　　単精度浮動小数点数（３２桁有
効） １００１　；　ＩＥＥＥ　　倍精度浮動小数点数（６４
桁有効） １０１０　；　ＩＥＥＥ　　拡張倍精度浮動小数点数（
８０桁有効） １０１１；未定義 １１００；ＢＣＤ整数（１０進数８桁）１１０１；ＢＣ
Ｄ整数（１０進１６桁）１１１０；未定義 １１１１　；未定義 このＤＣＯＮＶ命令でサポートするデータフォーマット
変換には複雑な処理を伴うため、当該命令を実現するた
めのエミュレーションには条件分岐が採用されている。

この条件分岐では、ＤＣ○ＮＶ命令のコンバートタイプ
指定フィールドＴＢ。

ＴＡを切り出し、これを分岐先番地のオフセットに反映
させる６次にその処理の概要を説明する。

例えば命令実行前のデータタイプを示すコンバートタイ
プ指定フィールドＴＢの値をｒｏｏｏ。

（符号付きパイ１〜整数）」、当該命令実行後のデータ
タイプを示すコンバートタイプ指定フィールドＴＡの値
をｒｏｌｌｏ（符号無しロングワード整数）」とする。

第１２図に示されるようにユーザＲＯＭ４１２Ｇ間にお
いてＤＣＯＮＶ命令がフェッチされると、命令空間がエ
ミュレーションＲＯＭ４．０に切り替えられ、そのＤＣ
ＯＮＶ命令の命令デコート結果が反映されて取得された
アドレスにより、エミュレーションＲＯＭ４０がアクセ
スされて、エミュレーション命令ＥＯを先頭とするエミ
ュレーションルーチンが開始される。この例に従ったエ
ミュレーションルーチンは、エミュレ−ション命令ＥＯ
からＥ３を実行した後、コンバートの内容に従ってエミ
ュレーション命令Ｅ８を先頭とするルーチンに条件分岐
し、最後にエミュレーション命令ＥｊでＲＴ　Ｅ命令を
実行して再びノーマル空間に戻るようにされる。

即ち、 （ＥＯ；ＭＯＶ、Ｌ　　ＥＲＩ、Ｔ２）インストラクシ
ョンレジスタＩＲＱを介してエミュレーションインスト
ラクションレジスタＥＩＲに保持されているＤＣＯＮＶ
命令がテンポラリレジスタＴ２に転送され、 （Ｅｌ　；ＭＯＶ、Ｂ　　Ｔ２．Ｔ２）そのテンポラリ
レジスタ１゛２に格納されているＤＣＯＮＶ命令のコン
バートタイプ指定フィールドＴＢ、ＴＡの全８ビツトの
値が同テンポラリレジスタＴ２に切り出され。

（Ｅ２；５ＨＬＡ、Ｌ　　Ｔ２．＃３）テンポラリレジ
スタＴ２に切り出された値が３ビツトシフトされ、 （Ｅ３；ＢＲＡ３２　　Ｔ２） プログラムカウンタＰＣＥＭの値にテンポラリレジスタ
〕゛２の値を加算して得られたアドレスのエミュレーシ
ョン命令Ｅ８に分岐され、（Ｅ８〜Ｅｉ） １）　ＣＯＮ　Ｖ命令のレジスタ指定フィールドＲｓで
指定されるレジスタの値を符号付きパイ１〜整数から符
号無しロングワード整数にコンパ−１・する処理が行わ
れ、 （Ｅｊ；ＲＴＥ） 最後にＲＴＥが実行されて、命令空間がユーザＲＯＭ４
１空間に切り替えられる。

上記実施例によれば以下の作用効果がある。

（１）１動作サイクルでは実行することができないＡＤ
ＤＬＩＳＴ、Ｌ命令やＤＣＯＮＶ命令のような高機能命
令をエミュレーションで実現するとき、Ｃｌ５Ｃ型マイ
クロコンピユータの既存の命令セットにおける未定義命
令コードを流用して、これにエミュレーション対象命令
のコードを割当て、当該エミュレーション対象命令を前
記既存の命令セットなどに含まれる命令列でエミュレー
ション可能なように、当該命令列をエミュレーション命
令空間としてエミュレーションＲＯＭ４０に配置してお
く。同エミュレーション命令空間は、エミュレーション
を要しない命令空間としてのユーザＲＯＭ、４１とは別
空間に配置され、フェッチした命令がエミュレーション
対象命令か否かに応じてその命令空間が切り替え制御さ
れる。したがって、ノーマルモードで実行される命令と
エミュレーションモードで実行されるエミュレーション
命令はデコーダＤＥＣＦなど共通の命令デコーダで解読
可能になり、エミュレーション対象命令のような高機能
命令のためにそれ専用のマイクロ・コードＲＯＭを特別
に設けなくても済む。これにより、ハードウェアの複雑
化やチップサイズの大型化を招くことなく、高機能命令
をサポートするマイクロコンピュータを得ることができ
る。

（２）命令のエミュレーション用空間髪別に持つことに
より、命令セットを流用する既存のＣｌ５Ｃ型マイクロ
コンピユータとの関係においてオペレーティングシステ
ムのベクトルハンドラを変更することなくエミュレーシ
ョンを行うことができ。

従来のソフトウェアとの互換性を確保しながら高機能命
令をサポートすることができる。

（３）エミュレーション命令列に含まれるＲＴＥ命令を
実行して、ノーマルモートからエミュレーションモード
に移行した後に再びノーマルモードに戻るときの処理を
実現することにより、その処理を簡単にすることができ
る。

（４）プログラムカウンタを、エミュレーション命令用
Ｐ　ＣＥ　Ｍ　Ｏ〜ＰＣＥＭ３とその他のマクロ命令用
ＰＣＯ〜Ｐ　Ｃ３とで夫々別々に設け、同様にコンディ
ションコードレジスタを、エミュレーション命令用ＣＣ
ＲＥ　Ｍとその他のマクロ命令用ＣＣＲとで夫々別々に
設け、前記命令空間の切り替えに同期してそれらレジス
タも切り替え制御することにより、命令空間を切り替え
てノーマルモートからエミュレーションモードに移行し
て再びノーマルモードに戻ったときの処理の継続性を保
証するときにプログラムカウンタなどの状態保存に余計
な時間を費やさなくても済むと共に、状態保存のための
処理も大部分省略することができる。

、（５）エミュレーション命令の実行にのみ利用可能な
テンポラリレジスタＴ１〜Ｔ３を、エミュレーション命
令実行用のリソースとして追加利用可能にしたり、デー
タメモリ空間もエミュレーション命令実行用（エミュレ
ーションＲＡＭ５０）とその他のマクロ命令実行用（ユ
ーザＲＡＭ５１）とで夫々別々にすることにより、同じ
く、状態保存などに手間をかけずに処理の継続性を保証
する事ができると共に、エミュレーションによる高機能
処理に必要なレジスタや作業領域を大きくすることがで
きる。

（６）フェッチされたエミュレーション対象命令の転送
を受けてこれを保持すると共に、これが保持するエミュ
レーション対象命令の全部または一部を演算部３に転送
可能なエミュレーションインストラクションレジスタＥ
ＩＲを設けておくことにより、エミュレーション命令を
実行するための演算処理に、これに対応するエミュレー
ション対象命令のオペレーションコードやイミイデイエ
イ１〜値を利用可能にすることができる。

（７）エミュレーション対象命令におけるオペレーショ
ンコートの全部又は一部をエミュレーション命令列の先
頭番地に反映させることにより、当該番地を命令デコー
トサイクルを利用して簡単な処理で短時間に得ることが
できるようになる。

（８）命令フェッチ、命令デコート、命令実行など複数
段のパイプライン処理で命令を実行するとき、命令テコ
−１〜サイクルでエミュレーション対象命令を検出した
とき、ごれに並行する命令フェノ９サイクルで既にイン
ストラクションレジスタＩ　ＲＱにフェッチされている
次命令を保存するためのインストラクション待避しジス
タＩＲＢを設けておき、エミュレーション命令列のＲＴ
’　Ｅ命令を実行したとき同レジスタＩＲＢの値をイン
ストラクションレジスタＩ　ＲＱに戻すようにすること
により、命令実行動作効率を向トさせることができる。

以」−本発明者によってなされた発明を実施例に基づい
て具体的に説明したが、本発明はそれに限定されるもの
ではなく、その要旨を逸脱しない範囲において種々変更
することができる。

例えば、エミュレーション対象命令は上記実施例のＡＤ
ＤＬＩＳＴ、Ｌ命令やＤＣＯＮＶ命令に限定されず、比
較的処理ステップ数が多くなるその他の命令として設定
することができる。また、命令フォーマットや命令の種
別は上記実施例に限定されず適宜変更することができる
。

インストラクションレジスタの直列段数やプログラムカ
ウンタの直列段数はマイクロコンピュータの機能に応じ
て変更可能である。さらに、内蔵される演算器の種類や
内部バスの構成も上記実施例に限定されない。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、ＲＡ、、Ｍ、ＲＯ
Ｍ、、周辺ジュールを１チツプに内蔵したマイクロコン
ピュータに適用した場合について説明したが、本発明は
それに限定されるものではなく、ＲＡＭ、ＲＯＭ、周辺
ジュールをオン・チップ化していないマイクロコンピュ
ータにも広くて適用することができる。本発明は、少な
くとも、高機能命令をエミュレーションで実現する条件
のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、高機能命令をエミュレーションで実現すると
き、命令のエミユレーション用空間を別に設け、フェッ
チした命令がエミュレーション対象命令か否かに応じて
命令空間を切り替え制御して、ノーマルモードとエミュ
レーションモートを達成するから、双方の動作モードで
夫々実行される命令は共通の命令デコーダで解読可能に
なり、エミュレーション対象命令のような高機能命令の
ためにそれ専用のマイクロ−コードＲＯＭを特別に設け
なくても済み、これにより、ハードウェアの複雑化やチ
ップサイズの大型化を招くことなく、高機能命令をサポ
ートするマイクロコンピュータを得ることができるとい
う効果がある。

しかも、命令のエミユレーション用空間を別に持つこと
により、命令セットを流用する既存のマイクロコンピュ
ータとの関係においてオペレーティングシステムのベク
トルハンドラを変更することなくエミュレーションを行
うことができ、従来のソフトウェアとの互換性を確保し
ながら高機能命令をサポートすることができる。

ノーマルモードからエミュレーションモードに移行した
後に再びノーマルモートに戻るときの処理を、エミュレ
ーション命令列に含まれるリターン命令を実行するこで
実現することにより、その処理を簡単にすることができ
る。

プログラムカウンタやコンディションコードレジスタな
どをエミュレーション命令用とその他のマクロ命令用と
でそれぞれ別々に設け、命令空間の切り替えに同期して
それらレジスタも切り替え制御することにより、命令空
間を切り替えてノーマルモードからエミュレーションモ
ードに移行して再びノーマルモードに戻ったときの処理
の継続性を保証するときにプログラムカウンタなどの状
態保存に余計な時間を費やさなくても済むという効果が
ある。

エミュレーション命令の実行にのみ利用可能なテンポラ
リレジスタを、エミュレーション命令実行用のリソース
として追加利用可能にしたり、データメモリ空間もエミ
ュレーション命令実行用とその他のマクロ命令実行用と
で夫々別々にすることにより、同じく、状態保存などに
手間をかけずに処理の継続性を保証する事ができると共
に、エミュレーションによる高機能処理に必要なレジス
タや作業領域を大きくすることができる。

フェッチされたエミュレーション対象命令の転送を受け
てこれを保持し、保持したエミュレーション対象命令の
全部または一部を演算部に転送可能なエミュレーション
インストラクションレジスタを設けておくことにより、
エミュレーション命令を実行するための演算処理で、同
エミュレーション命令に対応するエミュレーション対象
命令のオペレーションコードやイミイディエイト値を容
易に利用することができる。

エミュレーション対象命令におけるオペレーションコー
ドの全部又は一部をエミュレーション命令列の先頭番地
に反映させることにより、当該番地を命令デコードサイ
クルを利用して簡単な処理で短時間に得ることができる
ようになる。

命令フェッチ、命令デコート、命令実行など複数段のパ
イプライン処理で命令を実行するとき、命令デコードサ
イクルでエミュレーション対象命令を検出したとき、こ
れに並行する命令フェッチサイクルで既にインストラク
ションレジスタにフェッチされた次命令を保存するため
のインストラクション待避レジスタを設けておき、エミ
ュレーション命令列のリターン命令を実行したとき同レ
ジスタの値をインストラクションレジスタに戻すように
することにより、命令実行動作効率を向上させることが
できる。

【図面の簡単な説明】

第１図は本発明に係るマイクロコンピュータの一実施例
ブロック図、 第２図は本実施例のマイクロコンピュータにおける中央
処理装置の詳細な一例ブロック図、第３図は命令フォー
マットの基本形態説明図、第４図は２レジスタフオーマ
ツト命令の一例説明図、 第５図はルジスタ及び４ピットイミゾイエイトフォーマ
ット命令の一例説明図。 第６図はルジスタ及び８ピツトイミゾイエイトフオーマ
ツト 第７図はエミュレーション対象命令の一例であるＡ．Ｄ
ＤＬＩＳＴ．Ｌ命令をエミュレーションによって実現す
るための処理内容説明図、第８図はＡＤＤＬｒＳＴ．Ｌ
命令に対応するエミュレーション命令列の一例フオーマ
ット図第９図はＡＤＤＬＩＳＴ．Ｌ命令とこれに対応す
るエミュレーションルーチンの実行フローの一例説明図
。 第１０図はＡＤＤＬＩＳＴ．Ｌ命令をエミュレーション
によって実現するときの５段パイプライン動作フローの
一例説明図、 第１１図はエミュレーション対象命令の別の例であるＤ
ＣＯＮＶ命令のフォーマット図、第１２図はＤＣＯＮＶ
命令とこれに対応するエミュレーションルーチンの実行
フローの一例説明図である。 １・・・マイクロコンピュータ、２・・・制御部、３・
・演算部、４・・・ＲＯＭ、５・・・ＲＡＭ、４０・・
・エミュレーションＲＯＭ、４１・・ユーザＲＯＭ、５
０・・・エミュレーションＲＡＭ、５１・・・ユーザＲ
ＡＭ、ＩＲＯ〜ＩＲ５・・インストラクションレジスタ
、ＩＲＢ・・・インス１−ラクション待避レジスタ、Ｅ
ＩＲ・・・エミュレーションインストラクションレジス
タ、ＴＡＧ１〜ＴＡＧ５・・タグレジスタ、ＤＥＣＦ、
ＤＥＣＡ、ＤＥＣＤ、ＤＥＣＭ・・・命令デコーダ、φ
Ｉ、φＤ・・・空間切り替え用制御信号、ｐｃＯ−ＰＣ
３・・・プログラムカウンタ、ＰＣＥＭＯ〜ＰＣＥＭ３
・・・エミユレーション用のプログラムカウンタ、Ｔ１
〜Ｔ３・・・エミユレーション用のテンポラリレジスタ
、ＣＣＲ・・・コンディションコードレジスタ、ＣＣＲ
ＥＭ・・エミユレーション用のコンディションコードレ
ジスタ、Ｃ０ＮＴ・・・制御回路。 第　　１　　図 ■ ／ 第　　７　図 第　　８　図 ／４゜ 第　　９　　図 第１１図 第１２図 平成４年２月１９日 特　　許　　庁　　長　　官　　殿 １、事件の表示 平成２年特許願第３３２８４６号 ２、発明の名称 マイクロコンピュータ ３、補正をする者 事件との関係　　特許出願人 名称　　　（５１０１株式会社日立製作所４、代理人 住所　東京都文京区湯島３丁目２１番５号サンコート湯
島４０１号

Claims (1)

1. 【特許請求の範囲】 １、マクロ命令セットに含まれる所定命令としてのエミ
   ュレーション対象命令を、別のマクロ命令としてのエミ
   ュレーション命令列でエミュレーションするマイクロコ
   ンピュータであって、前記エミュレーション命令の空間
   をその他のマクロ命令空間とは別に持ち、 フェッチした命令がエミュレーション対象命令か否かを
   判定し、エミュレーション対象命令を検出したとき、命
   令空間をエミュレーション命令空間に切り替えるための
   論理を持つ制御手段を含んで、 成るものであることを特徴とするマイクロコンピュータ
   。 ２、前記制御手段は、フェッチした命令がエミュレーシ
   ョン命令としてのリターン命令か否かを判定し、リター
   ン命令を検出したとき、エミュレーション命令空間をそ
   の他のマクロ命令空間に切り替えるための論理を更に含
   んで成るものであることを特徴とする請求項１記載のマ
   イクロコンピュータ。 ３、エミュレーション命令用とその他のマクロ命令用に
   それぞれ専用化されたプログラムカウンタ及びコンディ
   ションコードレジスタを有し、前記制御手段には、命令
   空間の切り替えに応じて前記レジスタを切り替え選択す
   るための論理を更に追加して、 成るものであることを特徴とする請求項１又は２記載の
   マイクロコンピュータ。 ４、エミュレーション命令の実行にのみ利用可能なテン
   ポラリレジスタを設け、 前記制御手段には、エミュレーション対象命令め検出に
   応じて、それらテンポラリレジスタを、エミュレーショ
   ン命令実行用のリソースとして追加利用可能にする論理
   を更に追加して、成るものであることを特徴とする請求
   項１乃至３の何れか１項記載のマイクロコンピュータ。 ５、インストラクションレジスタからエミュレーション
   対象命令の転送を受けてこれを保持すると共に、これが
   保持するエミュレーション対象命令の全部または一部を
   演算部に転送可能なエミュレーションインストラクショ
   ンレジスタを設けて成るものであることを特徴とする請
   求項１乃至４の何れか１項記載のマイクロコンピュータ
   。 ６、前記制御手段に、エミュレーション対象命令におけ
   るオペレーションコードの全部又は一部を用いて、対応
   するエミュレーション命令の番地を演算するための論理
   を更に追加して成るものであることを特徴とする請求項
   １乃至５の何れか１項記載のマイクロコンピュータ。 ７、エミュレーション命令空間における命令実行と、そ
   の他のマクロ命令空間における命令実行とで、それぞれ
   専用化されたデータメモリ空間を別々に持ち、 前記制御手段には、命令空間の切り替えに応じてデータ
   メモリ空間を切り替え制御するための論理を更に追加し
   て、 成るものであることを特徴とする請求項１乃至６の何れ
   か１項記載のマイクロコンピュータ。 ８、命令デコードサイクルで前記制御手段がエミュレー
   ション対象命令を検出したとき、これに並行する命令フ
   ェッチサイクルでフェッチされた次命令を保存する為の
   インストラクション待避レジスタを設け、 前記制御手段には、前記リターン命令を検出したときに
   、インストラクション待避レジスタの値をインストラク
   ションレジスタに戻す為の論理を更に追加して、 成るものであることを特徴とする請求項２記載のマイク
   ロコンピュータ。