[go: up one dir, main page]

JPH04186645A - マイクロ波集積回路の製造方法 - Google Patents

マイクロ波集積回路の製造方法

Info

Publication number
JPH04186645A
JPH04186645A JP2311955A JP31195590A JPH04186645A JP H04186645 A JPH04186645 A JP H04186645A JP 2311955 A JP2311955 A JP 2311955A JP 31195590 A JP31195590 A JP 31195590A JP H04186645 A JPH04186645 A JP H04186645A
Authority
JP
Japan
Prior art keywords
wire
microwave integrated
integrated circuit
wires
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2311955A
Other languages
English (en)
Inventor
Tetsuo Sawai
徹郎 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2311955A priority Critical patent/JPH04186645A/ja
Publication of JPH04186645A publication Critical patent/JPH04186645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、セラミック等の誘電体基板上にトランジスタ
、ダイオード等の半導体素子、コンデンサ、抵抗等の受
動素子及び伝送線路、その他の回路をハイブリッドで構
成したマイクロ波集積回路（ＭＴＣ）の製造方法に関す
る。
〔従来の技術〕
近年の衛星放送、移動体通信等の急速な発達に伴って、
マイクロ波集積回路に対する需要が増大しているが、一
方、マイクロ波集積回路に対する高性能化、小型化に対
する要求も強く、誘電率の高い基板上にヘアチップを装
着した旧Ｃが主流となりつつある。
〔発明が解決しようとする課題〕
ところで半導体デバイス等を用いてこの種のマイクロ波
集積回路を製造するに際し、半導体デバイスとして新ロ
フトのものを使用する場合、設計時の半導体デバイス特
性と実際に製造した半導体デバイス特性とが異ると、例
えばインピーダンス整合がとれなくなる等の欠陥が発生
し、歩留りの低下が避けられず、その解消にはマイクロ
波集積回路全体のパターン変更等、多大の手間を必要と
することとなる。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところは、予め半導体デバイスの製造過程で
その高周波特性を検出し、設計上の特性と比較し、その
差を解消するようワイヤボンディングに際して使用ワイ
ヤの長さ、太さ１本数を調整することにより半導体デバ
イスの特性のずれによる歩留りの低下、設計変更等の煩
わしさを解消し得るようにしたマイクロ波集積回路の製
造方法を提供するにある。
［課題を解決するための手段］ 本発明に係るマイクロ波集積回路の製造方法は、半導体
デバイスを用いたマイクロ波集積回路を製造する方法に
おいて、半導体デバイスの製造過程でその高周波特性を
検出し、検出した特性が所定値と異なる場合に、マイク
ロ波集積回路を組立てる過程で前記半導体デバイスの特
性を所定値と一致させるべく接続用ワイヤの長さ、太さ
又は本数を選定することを特徴とする。
〔作用〕
本発明にあってはこれによって、半導体デバイスの特性
のずれをマイクロ波集積回路の製造過程で接続用ワイヤ
の長さ、太さ９本数を選定することによって特性を所定
値に一致させることが可能となる。
〔実施例］ 以下本発明をその実施例を示す図面に基づき具体的に説
明する。
第１図は本発明に係るマイクロ波集積回路の製造方法の
主要工程を示すフローチャートであり、新ロフトのトラ
ンジスタ、ダイオード等の半導体素子を用いたマイクロ
波集積回路を製造する場合、そのための設計を行い（ス
テ・ノブＳ１）、これを製造する　（ステップＳ２）。
製造途中、即ち基板上に各種素子１回路を構成し終えた
段階で半導体デバイスの高周波特性を測定し、そのデー
タに基づき設計値と同じか否かを判断する（ステップＳ
３）。
設計値と同し場合には所定の条件でワイヤボンディング
を行い（ステップＳ４）、その他の組立工程を経て（ス
テップＳ５）、マイクロ波集積回路を製造した後、製品
としての特性の計測を行い、その評価を行う　（ステッ
プＳ６）。
一方、ステップＳ３での判断において半導体デバイスの
特性が設計値からずれていた場合には、データベースに
基づきマイクロ波集積回路の動作を模擬したシミュレー
ションにてワイヤボンド条件を決定する（ステップＳ７
）。
決定したワイヤボンドデータをワイヤボンダに入力しく
ステップＳ８）、ワイヤボンディングを施し、他の組立
工程を経て（ステップＳ９）、マイクロ波集積回路を製
造した後、その特性を計測し評価する　（ステップ５６
）。
第２図は本発明方法を適用するマイクロ波集積回路の模
式図であり、図中１は基板を示している。
基板１上には入力整合回路２、出力整合回路３及びこの
両者の間に位置して能動デバイスとして電界効果型のト
ランジスタ（ＦＥＴペアチップ）４が形成されている。
そして基板１上に構成されたトランジスタ４の高周波特
性が設計値と一致する場合は既定どおりの条件でワイヤ
ボンディングを行い、トランジスタ４のゲートはワイヤ
４ａにて入力整合回路２に、またドレインはワイヤ４ｂ
にて出力整合回路３に、更にソースはワイヤ４Ｃにてス
ルーホール５に夫々接続する。
しかし、トランジスタ４の高周波特性が設計値からずれ
た場合にはトランジスタ４と、他の回路等を接続するワ
イヤ４ａ、４ｂ、４ｃのいずれか１つ又は複数のワイヤ
について、 ■ワイヤ自体の長さを調節し、 ■ワイヤ自体の太さを調節し、 ■ワイヤ本数をｔｉｔする 等の手段にて、第３図の如きワイヤインダクタンスＬｃ
、Ｌｏ、Ｌｓを変更し、マイクロ波集積回路における入
力整合回路２と出力整合回路３とのインピーダンス整合
を図る。
（ワイヤの長さ調節） 太さ２５μｍのワイヤの長さとワイヤインダクタンスＬ
との関係は表１に示す如くであり、これをグラフ化した
ものを第４図に示す。
（以下余白） 表　　１ 第４図は横軸にワイヤの長さ（ｍｍ）を、また縦軸にワ
イヤインダクタンスＬ　（ｎＨ）をとって示しである。
第４図から明らかなようにワイヤの長さとワイヤインダ
クタンスＬとの間には所定の略直線的な関係があり、調
節すべきインピーダンスに応し、必要なワイヤインダク
タンス（ｎＨ）に対応したワイヤ長さを決定すればイン
ピーダンスの整合が可能となる。
通常、人、出力側のインピーダンスのずれが小さい場合
にはワイヤ長を変えることにより十分インピーダンスの
整合を図れる。
トランジスタにおけるゲートワイヤ４ａ、　　ドレイン
ワイヤ４ｂ、ソースワイヤ４Ｃのいずれのワイヤ長さを
調節するかは次の如くにして判断する。
第５図は周波数が１２ＧＨｚにおいてドレインインダク
タンスＬＤ＋ソースインダクタンスし、を夫々零とし、
ゲートワイヤのインダクタンスしＧ（ｎ）Ｉ）を変化（
ＯｎＨ，０，２ｎＨ，０，４ｎＨ）させたときのＳパラ
メータＳ、１（入力側からみた振幅反射係数）、反射係
数の位相角（°）の変化を示したスミスチャート、第６
図は同じ＜Ｌｃを変化（ＯｎＨ，０，２ｎＨ，０，４ｎ
Ｈ）させたときのＳパラメータＳ２□（出力側からみた
振幅反射係数）、反射係数の位相角（°）の変化を示し
たスミスチャートである。
両者を対比すれば明らかな如く、ゲートインダクタンス
し６の変化に対してはＳパラメータＳＬ＋の変化が大き
く、しかもＳパラメータＳ２□の変化が小さくなってい
ることが解る。従って入力特性のずれが大きい場合には
ゲートインダクタンスし０、換言すればゲートワイヤ４
ａの長さを調節することが効果的であり、しかもこの長
さ調節が出力特性に与える影響が小さいこととなり、ゲ
ートワイヤ４ａの長さ調節は入力特性のずれに対して有
効であるといえる。
第７図は同じく周波数が１２Ｇ）ｌｚにおいてゲートイ
ンダクタンスＬＧ＋　　ソースイングクタンスＬｓを夫
々零とし、ドレインワイヤ４ｂのインダクタンスＬｏ　
（ｎＨ）を変化（ＯｎＨ，０，２ｎＨ，０，４ｎＦｔ）
　させたときのＳパラメータＳ１、（入力側からみた振
幅反射係数）、反射係数の位相角（°）の変化を示した
スミスチャート、第８図は同じくドレインワイヤ４ｂの
インダクタンスし、を変化（ＯｎＨ，０，２ｎ）１，０
．４ｎ）（）させたときのＳパラメータＳ２□（出力側
からみた振幅反射係数）、反射係数の位相角（°）の変
化を示したスミスチャートである。
両者を対比すれば明らかな如く、ドレインインダクタン
スし、の変化に対するＳパラメータＳ２□の変化が大き
く、しかもＳパラメータＳ　Ｌｌの変化が小さくなって
いる。従って出力特性のずれが大きい場合にはドレイン
インダクタンスＬＤ％換言すればドし・インワイヤ４ｂ
の長さを調節することが効果的であり、しかもこの長さ
調節が入力特性に与える影響が小さく、ドレインワイヤ
４ｂの長さ調節は出力特性のずれに対して有効であると
いえる。
（ワイヤの太さ調節） ワイヤの直径とワイヤインダクタンスＬ　（ｎＦｌ）と
の関係は表２に示す如くである。表２は長さ０．４１の
ワイヤについてその直径（μｍ）とワイヤインダクタン
ス（ｎＨ）との関係を示している。
表２ 表２から明らかなように調節すべきインピーダンスに応
じたワイヤインダクタンス（ｎＨ）に対応するワイヤ太
さを選定すれば比較的微小なワイヤインダクタンス調節
を行い得ることが解る。
（ワイヤの本数調節） 第９図はワイヤ本数を変えて接続したマイクロ波集積回
路の模式図であり、トランジスタ４におけるゲートと人
力整合回路２との間はゲートワイヤ４ａ、　４ａの２本
のワイヤにて接続しである。
このようにワイヤ本数を変更する場合は、例えば設計値
が入力側からみて 振幅反射係数（ＳパラメータＳ、、）　　：０．７５、
反射係数の位相角　ニー９７゜ 一方製造されたトランジスタは 振幅反射係数（ＳパラメータＳｚ）　　：０．７反射係
数の位相角　ニー１２０゜ である場合はワイヤを２本用いてゲートインダクタンス
Ｌ６を約半分としてインピーダンスの整合を図る。
〔効果〕
以上の如く本発明方法にあっては半導体デバイスと他の
素子２回路との接続用ワイヤの長さ、太さ又は本数を変
更することによって容易にインピーダンス整合が可能と
なり、製造された半導体デバイスの特性がずれている場
合も、このずれを容易に修正し得て歩留りの低下を防止
し得る等、本発明は優れた効果を奏するものである。
【図面の簡単な説明】
第１図は本発明方法の主要工程を示すフローチャート、
第２図は本発明方法を適用するマイクロ波集積回路の模
式図、第３図はトランジスタ（ＦＥＴ）の模式図、第４
図はワイヤの長さとワイヤインダクタンスとの関係を示
すグラフ、第５図はゲートワイヤの長さとＳパラメータ
Ｓ　＋ｌとの関係を示すスミスチャート、第６図はゲー
トワイヤ長さとＳパラメータＳ２□との関係を示すスミ
スチャート、第７図はドレインワイヤ長さとＳパラメー
タ３１１との関係を示すスミスチャート、第８図はトレ
インワイヤ長さとＳパラメータＳ２□との関係を示すス
ミスチャート、第９図はワイヤ本数を変更した場合のマ
イクロ波集積回路の模式図である。 １・・・基板　　２・・・入力整合回路　３・・・出力
整合回路　４・・・トランジスタ　４ａ・・・ゲートワ
イヤ４ｂ・・・ドレインワイヤ　４ｃ・・・ソースワイ
ヤ特　許　出願人　　三洋電機株式会社 代理人　弁理士　　河　野　　登　失 笑　　　５　　　図 第　　　１　　　　図 第　　　２　　　図 第　　　９　　　図 第　　　３　　　図 第　　　４　　　図 第　　　６　　　　図 第　　　７　　　区

Claims (1)

    【特許請求の範囲】
  1. １．半導体デバイスを用いたマイクロ波集積回路を製造
    する方法において、 半導体デバイスの製造過程でその高周波特性を検出し、
    検出した特性が所定値と異なる場合に、マイクロ波集積
    回路を組立てる過程で前記半導体デバイスの特性を所定
    値と一致させるべく接続用ワイヤの長さ，太さ又は本数
    を選定することを特徴とするマイクロ波集積回路の製造
    方法。
JP2311955A 1990-11-16 1990-11-16 マイクロ波集積回路の製造方法 Pending JPH04186645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2311955A JPH04186645A (ja) 1990-11-16 1990-11-16 マイクロ波集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2311955A JPH04186645A (ja) 1990-11-16 1990-11-16 マイクロ波集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH04186645A true JPH04186645A (ja) 1992-07-03

Family

ID=18023448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2311955A Pending JPH04186645A (ja) 1990-11-16 1990-11-16 マイクロ波集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH04186645A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232383A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体装置
JP2003168764A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置
WO2008111391A1 (ja) * 2007-03-14 2008-09-18 Mitsubishi Electric Corporation 高周波パッケージ
JP2018186600A (ja) * 2017-04-24 2018-11-22 三菱電機株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232383A (ja) * 1996-02-21 1997-09-05 Nec Corp 半導体装置
JP2003168764A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置
WO2008111391A1 (ja) * 2007-03-14 2008-09-18 Mitsubishi Electric Corporation 高周波パッケージ
JPWO2008111391A1 (ja) * 2007-03-14 2010-06-24 三菱電機株式会社 高周波パッケージ
US8130513B2 (en) 2007-03-14 2012-03-06 Mitsubishi Electric Corporation Radio-frequency package
JP4990353B2 (ja) * 2007-03-14 2012-08-01 三菱電機株式会社 高周波パッケージ
JP2018186600A (ja) * 2017-04-24 2018-11-22 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7084708B2 (en) High-frequency amplification device
EP2160761B1 (en) Rf transistor package with input and output matching networks each comprising a split capacitor and corresponding manufacturing method
US7868409B2 (en) Semiconductor integrated circuit with solder bump
JP2008526106A (ja) 集積オンチップ無線周波数信号結合器を備えた無線周波数回路
US7528062B2 (en) Integrated matching network and method for manufacturing integrated matching networks
US9899468B2 (en) Adaptive capacitors with reduced variation in value and in-line methods for making same
JPH04186645A (ja) マイクロ波集積回路の製造方法
US7242266B2 (en) Distributed interconnect
US6661101B2 (en) Semiconductor device
US9748907B2 (en) Output impedance-matching network having harmonic-prevention circuitry
KR102128404B1 (ko) 임피던스 조절이 가능한 mmic 증폭기의 바이어스 회로
JPS63268297A (ja) 高周波回路
US20120068771A1 (en) Heterogeneous integration of harmonic loads and transistor feedback for improved amplifier performance
EP3324433B1 (en) Rf power package having planar tuning lines
JPS6056306B2 (ja) マイクロ波ｉｃ装置とその製造方法
JPH03155142A (ja) ワイヤループ高さの制御方法
JPS6087502A (ja) 高周波帯整合回路の決定方法
US11303254B2 (en) Amplifier
JPS63120481A (ja) 薄膜ハイブリツドｉｃ
JPH06209076A (ja) 高周波集積回路装置の調整方法
JP2003032003A (ja) ９０°移相器の配線レイアウト構造及び方法
JPH05136605A (ja) 高周波集積回路装置
US20200274503A1 (en) High-frequency front-end circuit
JPS62150903A (ja) 高周波混成集積回路装置
JPH05211279A (ja) 混成集積回路